TW517274B - Method of manufacturing semiconductor device and semiconductor device - Google Patents

Method of manufacturing semiconductor device and semiconductor device Download PDF

Info

Publication number
TW517274B
TW517274B TW090132308A TW90132308A TW517274B TW 517274 B TW517274 B TW 517274B TW 090132308 A TW090132308 A TW 090132308A TW 90132308 A TW90132308 A TW 90132308A TW 517274 B TW517274 B TW 517274B
Authority
TW
Taiwan
Prior art keywords
film
mentioned
substrate
semiconductor device
insulating film
Prior art date
Application number
TW090132308A
Other languages
English (en)
Inventor
Kazuo Tomita
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW517274B publication Critical patent/TW517274B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

517274 五、發明說明（1) [發明所屬之技術領域] 本發明有關於半導體裝置之製造方法及半導體裝置，特 別有關於元件分離技術。 [習知之技術] 近年來半導體裝置之微細化、高積體化和高速化具有進 步。另外，以高縱橫比形成之接觸孔之低電阻化，和元件 分離絕緣膜之洩漏電流之減小變為非常重要。 下面將說明習知之半導體裝置。 圖43是剖面圖，用來說明習知之半導體裝置之電路部。 另外，圖44用來說明習知之半導體裝置之標記部。 圖4 3表示在活性區域外形成接觸孔之開口之情況時之 導體裝置之電路部。 ' 在圖43中，元件編號丨〇1是矽基板，1〇2是元件分離絕緣 膜，1曰〇 3是閘極絕緣膜，；[〇 4是第i配線層（閘極電極）， l〇4a是多晶矽膜，1〇4b是鎢膜，1〇5是絕緣膜，是 (以濃度層是層間絕 IT第?配觸線检Λ，/"3是隔離金屬，_ =检 Λ 是隔離金屬，122b是鶴膜。 卜圖44表示形成作為遮罩（用來將N刑换μ ^ 多:¾石夕膜1 04a内)之抗兹劑圖型123 <後之半‘f入到 :己口7處之標記部是指形成有位置 標 域，在*圖型進行曝光之前用*進行光遮罩ϋ， 或是指形成有調正檢杳標$ "'之位置调正， —知°己之區域，用來檢查曝光圖型
517274 五、發明說明（2) (抗蝕劑圖型）和底層之重合。在圖44中，以與圖43相同之 元件編號用來表示相同之部份’而其說明則加以簡化或省 略。另外，圖4 4之元件編號1 2 3表示抗餘劑圖型。 習知技術是使用形成在標記部之元件分離絕緣媒〗〇 2作 為抗蝕劑圖型1 2 3之重合檢查標記。 [發明所欲解決之問題] 但是’在上述之習知之半導體裝置中，會有下面所述之 問題。 "
第1個問題如圖4 3所示，當接觸孔1 2 0開口在活性區域之 外之情況時，接觸孔12〇接觸在元件分離絕緣膜1〇2 此 處之層間絕緣膜1 〇 9和元件分離絕緣膜丨〇 2均為矽氧化膜 因此，當對層間絕緣膜1〇9進行乾式蝕刻，進行接 ' ° 之開口時，不能充分的確保對元件分離絕緣膜1〇2之钮 遠擇比。®此’在元件分離區域和活性區域之境 =件分離絕緣膜102和高濃度擴散層1〇 界 ：： 二广絕緣賴2會被姓刻成為縫隙狀為其問題(參照^ ”種：況，在元件分離 居
之境界，會殘留乾式银刻時牙了度擴放層 大之問題。另外，在元件八水扣展，_有洩漏電流. 濃度擴散層1 08深之縫隙/ 緣膜1 02被蝕刻成為比高 一層增大之問題。障狀之情況時，會有茂漏電流更途 另外，在以上述方式开；士、 成膜隔離金屬1 2 1 a時，不处&觸孔1 2 〇内，利用濺散法 月匕勾一的形成隔離金屬1 2 j a。另
517274 -—〜 五、發明說明（3) 1 2卜1 b不：J:::f】2 =形成涵蓋範圍良好之鶴栓塞 會形成接鏠A為且門巴/^02和高漠度擴散層之境界， 和检塞之可靠度、ΛΙ。/題此種情況，會有接觸電阻增大 - f夕！ ’第2個問題是被使用作為上述之，人於在4 化膜 (元件分離絕緣膜102)之。度重^重合檢查㈣ ΐ:::定錯誤之問題。-， 良好之精確度形成電路元件為 在圖44所示之情況時，.在 例如’ N型換雜劑為其問題，型摻雜劑植入的植入 情況亦同。因此’在多晶石夕m〇4a之指；内之 入N型摻雜劑和p型摻雜劑雙方，或未 j =，會有被植 植入之問題。因此，閘極電極1〇 之摻雜劑被 發生裝置不良。 Θ i曰大，有可能 本發明用來解決上述之習知之問題，复 ^ 靠度之接觸部。另外，纟目的是以良好：確：形f高可 標記。 精確度測定檢查 [解決問題之手段] 本發明之半導體裝置之製造方法，該半 具有:電路部’包含有用以分離活性區域之元/分置離在區基， 第7頁 \\312\2d-code\91-03\90132308.ptd 517274 五、發明說明（4) =“忑邛，该製造方法之特徵 在上述之元件分雛Fμ、+、叮已3之步驟有·· 溝； 刀離£域和上述之標記部，形成元件分離 ί ί C分離溝内形成元件分離絕緣膜； 形成钱：阻擋牛分離絕緣膜之至少邊緣部份之方式， 使用形成在上述標記部上述 記，在上述之電路部形成電路元件。”㈣作為檢查標 本4明之半導體裝置之製造方法，豆中 路元件之步驟包含有： ’、 ^形成上述電 在上述之基板上形成閘極絕緣膜·· 在上述之閘極絕緣膜上形成導電膜； 之Ϊ電膜上形成第"“虫劑圖型；和 上述之第1抗蝕劑圖型作為遮 之導電膜内； 时雜貝植入到上述 在形成上述之第丨抗蝕劑圖型之步驟，使 才示記部之上述㈣阻擔膜作為檢查桿記。〉成在上述 本發明之半導體裝置之製 電路元件之步驟包含有· / ，用以形成上述 在上述之基板上形成矽化物保護膜； 在上述之矽化物保護膜 以上述之第2抗飯劑圖型作為成弟=劑圖型； 護膜進行圖型製作；和 ”、、“ ·、罩對上述之矽化物保 以該圖型製作後之上述 ^ 化物保護膜作為遮罩，在上述 \\312\2d-code\91-03\90132308.ptd 517274 五、發明說明（5) 之基板之上層形成矽化物層 在形成上述之第2抗钱劑圖型之+驟 標記部之上述蝕刻阻擋膜作為檢查/標記’。使用形成在上述 本發明之半導體裝置之製造方；「:： 具有：電路部，包含有用以分離活性區;^導體裝置在基板 部；該製造方法之特徵是所包之-件'離區域 在上述之元件分離區域和之步驟有： 溝； 铩。己部，形成元件分離 :士2元件分離溝内形成元件分離 在上述之活性區域形成閘極電極； 、膜， 在鄰接上述閘極電極之上丄 在形成上述之雜質擴散層之^ 2 ^質擴散層； 絕緣膜； 长上述基板之全面形成 對上述之絕緣膜進行深蝕刻，以覆 緣=开邊ΪΓ之方式形成钮刻阻擔心 分離絕 使用形成在上述標記部之* 記，在上述之電路部形成電路元件Ί g膜作為檢查標 本發明之半導體裝置之製造方法，其 刻阻擋膜和在上述之閘極雷 八 ^成上述之|虫 本發明之半導體裝】2:;;側面形成側壁。 電路元件之步驟包含有：衣k法，其中，用以形成上述 在上述之基板上形成矽化物保護膜； 保護膜上形成第1抗姓劑圖型； 以上述之弟1抗钱劑圖型 t作為遮罩’對上述之石夕化物保 第9頁 \\312\2d-code\91-03\90132308.ptd 517274 五、發明說明（6) 護膜進行圖 以被圖型 基板之上層 在形成上 標記部之上 本發明之 擋膜自行整 本發明之 記是位置調 本發明之 擔膜包含砍 本發明之 擋膜更在上 本發明之 有： 以覆蓋上 絕緣膜； 形成從上 觸孔；和 在上述之 本發明之 離絕緣膜形 基板之表面 本發明之 型製作；和
，，後之上述發化物保護膜作為遮罩，在上述 形成矽化物層； 牡 XL ，之第1抗蝕劑圖型之步驟，使用形成 述蝕刻阻擋膜作為檢查標記。 述 半導體裝置之製造方豆 合的形成。 H、中上述之蝕刻阻 半導體裝置之製造方法，其中，上述 正檢查標記和重合檢查標記。"查‘ 半導體裝置之製 氮化膜。衣"方法，其中’上述之餘刻阻 半導體裝置之製造方法，其中，上 述石夕氮化膜之下ja A 之雀虫刻阻 化Μ之下層包含㈣氧化膜。 +導體裝置之製造大、么 ^ ^ ^ 乂方法，其中，更包含之步驟 述之電路元件之古4^ 方式在上述基板全面形成層間 述層間絕緣膜tt 、表面到達上述基板之表面之接 接觸孔内形成接觸拾塞。 :二體裝置之製造方法，其中，上述之元件八 。上述之疋件&離溝内，使其表®低於上& 半導體裝置之製造方法，其中，上述之元件分
517274 五、發明說明（7) 離絕緣膜形成 基板之表面。 本發明之半 方法製造。 本發明之半 以分離活性區 備有： 元件分離溝 元件分離絕 蝕刻阻擋膜 部份； 層間絕緣膜 接觸孔，從 面0 本發明之半 上述之元件 刻阻擋膜更形 上述之接觸 本發明之半 域之蝕刻阻擋 本發明之半 氮化膜。 本發明之半 成在上述之元 在上述之元件分離溝内，使其表面高於上述 導體裝置，其特徵是使用上述任一種之製造 導體裝置，在基板具有：電路部，包含有用 域之元件分離區域；和標記部；其特徵是具 ，形成在上述之標記部； 緣膜，形成在上述之元件分離溝内； ，覆蓋上述元件分離絕緣膜之表面之至少一 ，形成在上述基板之全面；和 上述之層間絕緣膜之表面到達上述基板之表 導體裝置，其中 分離溝，上述之元件分離絕緣膜和上述之蝕 成在上述電路部之上述元件分離區域； 孔更形成在上述電路部之上述活性區域。 導體裝置，其中，使形成在上述元件分離區 膜覆蓋在上述元件分離絕緣膜之邊緣部份。 導體裝置，其中，上述之蝕刻阻擋膜包含矽 導體裝置，其中，上述之元件分離絕緣膜形 件分離溝内，使其表面低於上述基板之表
\\312\2d-code\91-03\90132308.ptd 第11頁 517274 五、發明說明（8) 面。
本發明之半導體裝置 :在上述之元件心内：：其：=::=之緣; [發明之實施形態] 下面將參照圖面 同或相當之部份附 或省略。 用來說明本發明之實施形態。圖中在 加相同之元件編號而其說明則加以簡化 實施形態1= 圖1是剖面圖，用來說明本發明之實 置之電路部。圖2是剖面圖，用來說明本實；1 二 體裝置之標記部。 她形怨1之半
在圖1中，元件編號101是基板，例如比 有活性區域和用以分離該活性區域之元件分離匕s 記部，形—成有後面所述之檢查標記。101a是形二丄美口票 101内之元件分離溝。1〇2是形成在元件分離溝i〇ia = 件分離絕緣膜，例如膜厚30 0nm之電漿矽氧化膜。作為電t 漿矽氧化膜者，有如以HDPCVD(High Density Plasma“ Chemical Vapor Deposition)法形成之矽氧化膜（以下稱 為「HDP氧化膜」）。1 〇3是閘極絕緣膜，例如膜厚為3nm之 矽氧氮化膜（SiON)或矽氧化膜。 1 0 4是第1配線層之閘極電極，例如積層多晶矽膜丨〇 4 a和 鎢膜104b所形成者。此處之多晶矽膜丨〇4a，例如在非摻雜
\\3l2\2d-code\91-03\90132308.ptd 第12頁
517274 五、發明說明（9) 多晶矽膜内，以1 OkeV，5E1 5ciir2之條件，在n型區域植入 N型摻雜劑（例如磷（P+))，和以3keV，5E15cnr2之條件，在 p型區域植入p型摻雜劑（例如硼（Bfy))。 ★ 1 0 5是作為硬遮罩之絕緣膜，例如膜厚丨〇 〇nm之矽氮化 膜。1 0 6是延伸之低濃度擴散層（n-低濃度層），例如以 3〇keV，iE14cnr2，45度之條件，將砷植入到基板1〇1内所 =成者。107是側壁，例如膜厚5〇nm之矽氮化膜。1〇8是高 /辰度擴散層（n+高濃度層），例如以5 〇 k e V，5 E1 5 c nr2，7度 之條件，將砷植入到基板1〇1内所形成者。1〇9是層間絕"緣 膜’例如膜厚70 0nm之HDP氧化膜。 是蝕刻阻擋膜，例如膜厚3〇nm之矽氮化膜，形成為 覆二在元件为離絕緣膜1 〇 2之表面之至少一部份之方式。 ^外，蝕刻阻擋膜11 〇以覆蓋在活性區域之高濃度擴散層 108和元件分離絕緣膜102之境界之方式，不僅超大的形成 在凡件分離絕緣膜102上，而且超大到高濃度擴散層1〇8 1 2 0疋例如底部直徑為〇 ·】# m之接觸孔，^ 21是形成在 觸孔120内之接觸部（接觸栓塞）。接觸部121具有由TiN/i
2 0nm/20nm構成之隔離金屬丨2ia和鎢栓塞丨2lb。丨22是第 。第2配線層122積層有由TiN/Ti4〇/2〇nm構成之 呙至屬122a和膜厚i〇〇nm之鎢膜122b。 在圖2 +，一以與圖"目同之元件編號用來表示同樣之部 :二另外’兀件編號1 23表示抗蝕劑圖型。圖2表示形成. ㈣圖型123(料遮單用來進行將N型推雜劑植人到多晶
517274
石夕膜104a内）後之半導體裝置之標記部。此處之桿呓 光前形成有用來進行光遮軍之位置調正之Y置調 =f/V己屏之區Λ ’或形成有用以檢查曝光圖型(抗钮劑 ί &之重合檢查標記之區•。形成在圖2所 不之私§己部之蝕刻阻擋膜丨丨〇被使用作為重合檢杳 用來檢查抗#劑圖型1 23和底層之重合。另二，^ 部，作為外標記之㈣阻擋膜11G，例如以2q〜3g^四方 形和0=〜0.4 之幅度形成，作為内標記之抗钮劑圖型 1 2 3 ’例如以1 〇〜1 5 // m四方形形成。
下面將說明本實施形態」之半導體裝置之製造方法 〜圖8用來說明本實施形態〗之半導體裝置之製造方法。 、首先，如圖3所示，在基板101形成熱氧化膜131 /例如 以膜厚30nm形成。其次，在熱氧化膜131上，例如以膜严 UOrnn形成矽氮化膜132。然後，在矽氮化膜132上形成1 蓋活性區域之抗蝕劑圖型（圖中未顯示），以所形成之抗蝕 劑圖型作為遮罩，對矽氮化膜丨32和熱氧化膜131進行乾式 蝕刻。然後，以蝕刻後之矽氮化膜132和埶 遮罩，對基板m進行乾式㈣。利用此種；=7: 1 01内’例如形成深度3 〇 〇 nm之元件分離溝1 〇丨a。 产其次，在兀件分離溝1 〇la内，例如以膜厚5〇〇nm堆積HDp 氧化膜作為元件分離絕緣膜丨02，然後進行CMp研磨。 然後’為著減小溝道分離高低差，例如以膜厚丨5 〇濕 式蝕刻元件分離絕緣膜1 〇 2。 其次，如圖4所示，對矽氮化膜1 3 2和矽氧化膜丨3 }進行
\\312\2d-code\91-03\90132308.ptd
517274
五、發明說明（11) 濕式名虫刻。利用4去 絕緣膜102表面成為相同"之言彳 '板之表面和元件分離 板全面形成你治 间又。八二人，以膜厚30nm在基 板王面形成作為蝕刻阻擋膜110之矽氮化膜。缺德tf 刻阻擋膜1 1 0 μ π ★ h L CL膜 A後，在蝕 1 3 3形成至少心/ “士劑圖型1 3 3。此處之抗蝕劑圖型 其次，如目^ 離絕緣韻2之邊緣部份。 固5所不，以抗蝕劑圖型 阻擋膜110進行渴★為^ 口 作為遮罩，對蝕刻 部之蝕刻阻掙膜ϋ 外，與此同時的，亦對標記 A j擋膑11(1進行圖型製作（參照圖6)。 〆/次，除去抗蝕劑圖型133。然後例如以 乳氮化膜（Si 〇f〇作或pm ρ ,立， 联$成矽 膜103上，以』巴緣膜103。然後，在閘極絕緣 、 膜厚100nm形成非摻雜多晶矽膜1〇“。 ” \，在多晶矽膜1〇4a上形成 進行圖型曝光。利用此種方式，…㈣:4:;= 之遮罩。 乍為將N型摻雜劑植入到該多晶矽膜l〇4a内 部另外’如圖6所示，抗钮劑圖型123亦同時形成在標記 在形成上述之抗蝕劑圖型丨23 擔膜no作為重合檢查標記，用=行飯刻阻 型123和底層之重合檢查。在該重合檢查時，可以以 之精確度計測檢查標記（蝕刻阻擋膜丨1〇)之位置。'^ 可以以良好之精確度進行抗蝕劑圖型123之重人檢查， 另外，標記部之抗蝕劑圖型123是以接近形 之抗蝕劑圖型1 2 3之最小尺度之只斗、隹—闽，在電路口Ρ 心取j人度之尺寸進仃圖型製作。利用
517274 五、發明說明（12) 此種方式，可以抑制曝光裝置（圖中未顯示）之透鏡之像差 之影響’可以長：向重合檢查之精確度。 其次，圖中未顯示者，以抗蝕劑圖型丨23作為遮罩，在N 型區域之多日日矽膜1 〇 4 a内，例如以1 〇 k e V，5 E1 5 c nr2之條 件植入填（P+)作為N型摻雜劑。 與此同樣的，在p型區域之多晶矽膜1〇4a内，以3keV， 5E15cnr2之條件植入硼（BFy)作為p型摻雜劑。 、其次，如圖7所不，在多晶矽膜〗〇4a上，以膜厚丨〇〇nm形 成鎢膜104b。然後，在鎢膜1〇41)上，以膜厚1〇〇1^形成絕 緣膜1 0 5。其次，對絕緣膜1 〇 5進行圖型製作，以圖型製作 後之Μ緣膜1 0 5作為遮罩，對鐫膜1 〇 4 b和多晶石夕膜1 〇 4 a進 行乾式蚀刻。利用此種方式形成閘極電極1 〇 4。 然後，例如以30keV，1E1 4cnr2，45度之條件，將砷 (As+)植入到基板101内，用來形成低濃度擴散層（η_低濃 度層）106。然後，例如以膜厚5〇11111在基板全面形成矽氮化 膜，和進行深蝕刻。利用此種方式，在閘極電極丨〇4之側 面形成側壁1 0 7。然後，以側壁丨0 7作為遮罩，例如以 50keV，5E1 5cnr2之條件，將砷植入到基板丨〇1内，用來形 成具有雜貝〉辰度南於低濃度擴散層1 〇 6之高濃度擴散層（n+ 高濃度層）108。 ’、 " 其次，例如以膜厚1 0 〇 〇 n m形成作為層間絕緣膜1 〇 9之η D Ρ 氧化膜’對層間絕緣膜1 0 9進行3 0 0 n m C Μ Ρ研磨。然後，在 層間絕緣膜1 0 9上形成抗蝕劑圖型1 3 4。 然後，以抗蝕劑圖型134作為遮罩，以對蝕刻阻播膜η〇
才王塞 121b ’ 使用CMP(Chemical Mechanical P〇Hshing)^ 除去不需要之鎢膜。利用此種方式形成鎢栓塞丨2丨b。亦 即’在接觸孔1 2 0内，形成由隔離金屬1 2 1 a和鎢栓塞1 2 1 b 構成之接觸部1 2 1。然後，在接觸部1 2 1上，例如以膜厚
517274
K =比Ϊ飯刻(主㈣條件，對層間絕緣膜進 仃乾式蝕刻。利用此種方式，在/ 成接觸孔120，具有口 po 2 層間絕緣膜109之表面形 ^1]n . * ^ ^ + 〇. 2 # m，從該表面到達蝕刻阻擋 擇t之2: 7 為利用f“虫刻阻播膜110具有高選 對石夕氮化膜具有高選擇比之條件進 使在同時形成深度不同之多個接觸孔時， ，、不g對基板101之活性區域造成蝕刻損壞。 蝕刻（主蝕刻）條件，對蝕刻阻擋膜11()進行蝕刻。利 種方式形成從層間絕緣膜109之表面到達基板1〇1之表 :^接觸孔120。在此處因為膜厚較薄而且均-之蝕刻阻 ^ιιο可以在短時間除去’所以可以減小對基板igi造成 虫刻抽壞。亦即，經由以2個步驟形成接觸孔12〇，可以 Ik小對基板1 〇1和元件分離絕緣膜102造成之蝕刻損壞。另 立/經由在咼濃度擴散層1 0 8和元件分離絕緣膜2 〇 2之境界 邠形成蝕刻阻擋膜U 〇，可以防止元件分離絕緣膜丨〇 2之 緣部份被餘刻。 最後，如圖8所示，在接觸孔丨2〇内，例如以膜厚2〇nm/ 20⑽分別形成由TiN/Ti構成之隔離金屬121&，然後以膜厚 2〇〇nm，利用CVD(Chemical Vap〇r Dep〇siti〇n)法形成嫣予
517274 --— _ 五、發明說明（14) 20/20nm 形成Tiw/ΤΆ 1 成鎢膜122b。然後\料5隔離金屬】22a，和以膜厚】⑽⑽形 製作。利用此種太_+、隔離金屬1 22a和鎢膜〗22b進行圖型 12 2。 在接觸部〗2 1上形成第2配線層 區域之：界:亦：：二：：1 : ’在活性區域和元件分離 1 0 2之境界，形点古门/辰又κ放層1 0 8和元件分離絕緣膜 兄4 形成有作為蝕刻阻犄晅η n + a > 此種方式，在接觸孔m 氮化膜。利用 時），可以減小對美核】/ ^(特別是在過量蝕刻 成茂漏電流报少“好之：觸：：刻損壞。因此，可以形 元：：離==〇二，因為未將上述境界部份之 蝕刻成為縫隙狀，戶=離絕緣膜102之邊緣部份） 狀。因此，可以在善接觸孔120之底部之形 』u在接觸孔i 2 0内， ^ 隔離金屬12la和鶴检塞mb 良^之涵盖乾圍成膜 接觸部1 2 1。 」乂开乂成南可罪度之良好之 另外’在本實施形態1中，口 同時形成㈣阻推膜11〇。另外 =標記部亦 擔膜110被使用作為重合檢查標記之兹刻阻 對比良好，所以可以容易而且 口為触刻阻擔膜110之 刻阻擋膜U。(亦即重合檢查標；J =精確度的測定餘 良好之精確度進行抗蝕劑圖型(例 )。口此，可以以 型1 2 3 )和底層之重合檢查。 圖5所不之抗蝕劑圖 另外’在本實施一中，所說明之情況是利用標記部
W 第18頁 \\312\2d-code\91-03\90132308.ptd 517274 五、發明說明（15) = = 乍為位置重合檢查標記，但是亦可以利 :ΐ’Γ用來進行光罩之位置調正檢查(粗略 查’精細位置調正檢查）。在此種情況，與重 查標記之位置。 子之料度计測位置調正檢 因：’可以以良好之精確度進行光遮罩之位置調正檢 :-:二以，良好之精碟度形成抗餘劑圖型(後面所述 形：r二fT】亦同）。因此’例如可以以良好之精確度 =钱劑圖型123 ’可以防止多晶石夕膜104之N型區域和P 型&域之重疊，和植入位置之偏移。 在本貫施形態1中，所說明者是用以植入N型摻雜 f之抗钱劑圖型123之重合檢查。但是並不只限於此種方 ^ 可以適用在利用閘極電極之圖型製作，製作雙閘氧 化膜h之圖型製作，或類似電路部之電容形成用之圖型製 作之形成之抗蝕劑圖型之重合檢查。 /另外，在本貫施形態1中，所述者是蝕刻阻擋膜丨丨〇超大 升y成到活性區域之尚濃度擴散層1 〇 8之情況，但是至少亦 可$在接觸孔120之底部形成蝕刻阻擋膜11〇。亦即，可以 依照接觸孔1 20之口徑，適當的變更蝕刻阻擋膜丨丨〇之形成 區域。 另外’在本實施形態1中是以矽氮化膜單層形成餘刻阻 擔膜11 0，但是亦可以使用包含矽氮化膜之多層膜。例 如’亦可以形成矽氧化膜（非摻雜矽氧化膜），在該氧化膜
\\312\2d-code\9l.〇3\9〇i32308.ptd 第19頁 517274
五、發明說明（16) 上積層矽氮化膜，用來形成由積層絕緣膜構成之蝕刻阻播 膜1 1 〇。在此種情況，可以缓和元件分離絕緣膜丨02之邊緣 部份之應力（後面所述之實施形態2〜5亦同）。 另外，作為硬遮罩之絕緣膜1 0 5並不只限於矽氮化膜， 亦可以使用矽氧化膜，亦可以使用石夕氧化膜和矽氮化膜之 積層膜。另外，代替絕緣膜1 〇 5者，亦可以使用通常之抗 餘劑圖型（後面所述之實施形態2〜5亦同）。 另外，亦可以使高濃度擴散層1〇8之表面矽化物化（鈷矽 化物’欽石夕化物等）和低電阻化。在此種情況亦可以利用 飯刻阻擒膜11 0作為檢查標記（後面所述之實施形態2、4亦 同）。 f施形熊2 區^上^之貫施形態1中’形成元件分離絕緣膜’使活性 二:表面和元件分離絕緣膜之表面成為相同之高
占為彡丨Γ二σ亥元件分離絕緣膜表面之邊緣部份之方式’形 成姓刻阻擋膜。 〜^ I 在本實施形態2 φ , 綾眩夕本； < 中’使電路部和標記部中之元件分離絕 膜表面2邊緣ΐί性區域之基板陷落’在其元件分離絕緣 圖9是剖面圖/升；成姓刻阻擔膜。 置之電路部。圖]η用來說明本發明之實施形態2之半導體裝 裝置之標記部。用來說明本發明之實施形態2之半導體 在圖9和圖1 〇中 表示相同之部份，’使用與圖1或圖2相同之元件編號用來 ’而其說明則加以簡化或省略。
第20頁 517274
如圖9所示 元件分離溝内，用來…分離絕緣膜m埋入到 於基板m之表面。另外成兀丄，緣膜102使其表面低 膜形成覆蓋元件分離絕彖：刻：擋膜111之石夕氮化 在元件分離絕緣膜102上二；Ϊ少邊緣部份。另外， ^ ^刀之兀件分離溝101W則壁，被餘刻阻撞膜lu覆 另2 ?圖10所示’與電路部同樣的，在標記部亦 之邊緣部份之方式形成㈣阻擔膜
,Φ /成在払6己°卩之蝕刻阻擋膜111被使用作為重合檢名 考示記，用來檢查電路部之抗触劑圖型123和 人·;
於後面說明）。 -曰H 口 U 下面將說明本實施形態2之半導體裝置之製造方法。圖 1 1〜圖1 6用來說明本實施形態2之半導體裝置之製造方 法。 、
片百先，如圖11所示，例如以膜厚30nm在基板1〇1形成熱 氧化膜131。其次，例如以膜厚15〇nm在熱氧化膜131上形 成矽氮化膜132。然後，以覆蓋活性區域之方式在矽氮化 膜132上形成抗蝕劑圖型（圖中未顯示），以所形成之抗蝕 劑圖型作為遮罩，對矽氮化膜丨32和熱氧化膜丨31進行乾式 餘刻。然後’以被钮刻後之石夕氮化膜1 3 2和熱氧化膜1 31作 為遮罩，對基板1 〇 1進行乾式蝕刻。利用此種方式，在基 板101内形成例如深度3〇〇nm之元件分離溝l〇ia。
其次’在元件分離溝1 0 1 a内，以膜厚5 0 0 n m堆積例如H D P
\\3l2\2d-code\91-03\90132308.ptd 第21頁 517274 五、發明說明（18) f化膜’以其作為元件分離絕緣膜1。2，然後進行CMP研 後’對元件分離絕緣膜1〇2進行例如膜厚亀m之濕式 其次，如圖12所示，對矽氮化膜132和矽氧化膜131進# 濕式㈣。利用此種方式形成元件分離絕緣 == 件分離絕緣膜1〇2之表面低於基板1〇1之表面。其次使：膜 厚30ηπι在基板全面形成作為蝕^ ^ 、 然後’在蝕刻阻擋膜U1上來赤j之矽虱化膑。 田胰i 1 1上形成抗蝕劑圖型J 3 5。此處 蝕劑圖型1 35形成覆蓋元件分離絕緣膜〗〇2之邊緣部份。 其次，b圖13所示，以抗钕劑圖型135作 1阻擒膜⑴進行濕式㈣。同時對標記部之㈣阻撐膜虫 11 1進行圖型製作（參照圖丨4)。 、 巧，除去抗银劑圖型！35。然後，例如以膜厚^形成 矽乳虱化膜（Sz ON)作為閘極絕緣膜1〇3。然後，在閘極 緣膜103上，以膜厚1〇〇11111形成非摻雜多晶石夕膜1〇“。、 其-人，在多晶矽膜l〇4a上形成抗蝕劑圖型123，作為 罩用來將N型摻雜劑植入到該多晶矽膜丨〇 “内。 '、、 邛另外，如圖14所示，抗蝕劑圖型123亦同時形成在標記 在形成上述之抗#劑圖型123之後，以標記部之姓刻阻 控膜111作為重合檢查標記’用來進行電路部之抗蝕劑 底層之MM Q在該重合檢查時’可以以良好 之精確度計測檢查標記（#刻阻擋膜丨丨丨）之位置。因此，
I \\312\2d-code\91-03\90132308.ptd 第22頁 517274
五、發明說明（19) 可以以良好之精確度進行抗 另外’以接近形成在電路 度之尺寸’對標記部之抗|虫 用此種方式可以抑制曝光裳 提高重合檢查之精確f。 蝕劑圖型123之重合檢查。 部之抗蝕劑圖型1 2 3之最小尺 劑圖型1 2 3進行圖型製作。利 置之透鏡之像差之影響，可以 内 其次’利用與實施形態1同樣 ，植入N型和P型摻雜劑。 之方法’在多晶矽膜104a 其次’如圖1 5所示 成鎢膜1 0 4 b。然後， 膜 105。 ’以膜厚100nm在多晶矽膜1〇4a上形 在鎢膜104b上，以膜厚1〇〇11形成絕緣 然後，對絕緣膜105進行圖型製作，以被圖型製作後之 絕緣膜105作為遮罩，對鎢膜1〇413和多晶石夕膜1〇4&進行乾 式#刻。利用此種方式形成閘極電極丨〇 4。 然後，例如以30keV，iE14cnr2，45度之條件，將砷（As+ )植入到基板101内，用來形成低濃度擴散層（n_低濃度層） 10 6 :、、;、後例如以膜厚50nm在基板全面形成石夕氮化膜， 和進行深蝕刻。利用此種方式，在閘極電極丨〇4之側面形 成側壁107。然後，以側壁107作為遮罩，例如以5〇keV， 5 E1 5 c m 2之條件，將砷植入到基板丨〇 1内，用來形成具有 雜負》辰度兩於該低濃度擴散層1 〇 6之高濃度擴散層（n+高濃 度層）108。 其次’以膜厚1 0 0 0 n m形成例如H D P氧化膜，以其作為層 間絕緣膜109，對層間絕緣膜109進行300nm之CMP研磨。然 後’在層間絕緣膜1 〇 9上形成抗蝕劑圖型1 3 4。
\\312\2d-code\91-03\90l32308.ptd 第23頁 517274 五、發明說明（20) 具有高選擇比ΐ : f^34作為遮罩，以對蝕刻阻擋膜111 膜109之表面且有口彳^ 9式形成接觸孔120，在層間絕緣 ⑴之表面。此L = ’從該表面到達飯刻阻擋膜 件，亦即以對Λ化ΛΛ擔膜111具有高選擇比之條 使同時形成深=有南選擇比之條件進行蝕刻，即 才/成冰度不同之多個接 之活性區域造成蝕刻損壞。 』小曰對基板101 層108'且有ί : : t離絕緣膜102和基板1〇1(高濃度擴散 層1〇8)/、有n遥擇比之蝕刻（過 上之钱刻阻擋膜1U進行蝕列。剎用士插士干斗對基板101 1 2f)，怂Μ μ ^ ^ β 刻利用此種方式形成接觸孔 曰間七、、彖膑109之表面到達基板1〇1之表面。在此 ΐ之^ 一之膜厚較薄之蝕刻阻擋膜111可以在短時間内除 板1 (Π牙卩-由μ以2個步驟形成接觸孔12 〇，可以減小對基 板101和凡件分離絕緣膜102之蝕刻損壞。另外，經由 =散侧和元件分離絕緣膜…^ 备、，可以防止兀件分離絕緣膜102之邊緣部份被蝕 刻。
最後，如圖16所示，在接觸孔12〇内，例如以膜厚 2〇nm/2〇nm分別形成由TiN/Ti構成之隔離金屬i2u，和以 膜厚200nm利用CVD法形成鎢栓塞121b，使用CMp法除去不 需要之鎢膜。利用此種方式形成鎢栓塞。亦即，在接觸孔 1 2 0内，形成由隔離金屬1 21 a和鎢栓塞丨2〗b構成之接觸部 121。然後，在接觸部121上，例如以膜厚2〇/2〇nm形成TiN 第24頁 \\312\2d-code\91-03\90132308.ptd 517274 發明說明（21) 〜 /Tl ’作為隔離金屬〗22a，然後以膜厚i〇〇nin形成鶴膜 122b。然後，對隔離金屬122a和鎢膜122b進行圖型制 利用此種方式在接觸部121上形成第2配線層122。衣作。 在上述方式之本實施形態2中，在活性區域和元 區域之境界，亦即在高濃度擴散層丨〇8和元件分離2離 1〇2之境界形成㈣阻播膜U1。利用此種方式可以減豪膜 成接觸孔時（特別是過度餘刻時）對基板1()1造成之^虫咸小形 裒：ί外，可以形成洩漏電流很小之良好之接觸接："貝 为外，在形成接觸孔1 20時，因為上述之境界 σ。 件分離絕緣膜102，亦即元件分離邊知之元 會被蝕刻成為縫隙狀，所以可以故盖H 之邊緣部份不 你处π 束狀所以可以改善接觸孔120之启却 y 。因此，在接觸孔12〇内可以成膜涵蓋範圍声妬σ之 離金屬!2la和鶴栓塞121b，爛 盍-圍良好之隔 觸部1 2 1。 〇 j罪度之良好之接 1外，在本實施形態2，不只是在電路 同k形成餘刻阻擔膜U1。另外 ^不q亦 播膜⑴被使用作為重合檢查標記。因钮刻阻 對比良好，所以可以容易而且以良 確】=111之 擋膜ill ’亦即重合檢查標記之位 確又測疋蝕刻阻 之精確度進行重合檢查。 b，可以以良好 另外在本貫施形態2中，使元件分離喷 面’比活性區域之表面陷落。利用此種方„之表 增加形成在元件分離絕緣膜102和活性區式，立可以有效的 亦即形成在元件分離絕緣膜1 02之邊緣部C :: 1 :P :， 1切之钱刻阻擋膜
517274 五、發明說明（22) 111之膜厚。因此，當與貫施形態1比較時，可以使接觸孔 1 2 0形成時對基板1 0 1造成之蝕刻損壞減小。另外，經由使 元件分離絕緣膜1 0 2之表面陷落，可以提高電晶體之電流 驅動能力，例如可以使eDRAM(embeded DRAM)之邏輯部有 效的高速化（後面所述之實施形態3亦同）。 實施形熊1 在上述之實施形態2中，使電路部和標記部之元件分離 絕緣膜之表面比活性區域陷落，利用圖型製作用來在該元 件分離絕緣膜表面之邊緣部份形成蝕刻阻擋膜。 *在本實施形態3中，使電路部和標記部之元件分離絕緣 膜之表面比活性區域陷落，只在該元件分離絕緣膜表面之 邊緣部份自打整合的形成蝕刻阻擋膜。另外，在本實施形 態3中^於高濃度擴散層之上層，形成矽化物層。 圖1 7疋剖面圖，用來說明本發明之實施形態3之半 電路部，圖18用來說明本發明之實施形態3之半導 體裝置之標記部。 f圖17和圖18中，使用與圖 來表示相同之部份，而甘> 〇口， 々日丨』心兀什、、扁號用 如圖17所示，以膜二;广明則加以簡化或省略。 元件分離溝内，iii2_5(Lnm將元件分離絕緣膜102埋人到 板101之表面《另70件分離絕緣膜102之表面低於基 自行整合的形成作H70件分離絕緣膜102之邊緣部份， 在元件分離絕緣：二？阻擋膜112之矽氮化膜。另外， 膜102之元件分離澧1〇1上，亦即在未埋入有元件分離絕緣 /霉1 〇 1 a之側壁，被蝕刻阻擋膜1 1 2覆蓋。
\\312\2d-code\91-03\90132308.pta 第26頁 517274
另外，在高濃度擴散層108之上層形成矽化物層。 另外，如圖18所示’與電路部同樣的，在標曰記部亦 虫刻阻播膜112成為覆蓋元件分離絕緣膜1〇2之邊緣份 形成在標記部之蝕刻阻擋膜丨〗2被使用作為重合檢查伊习。 :月己’。用來檢查抗蝕劑圖型123和底層之重合(將於後面； 利用此種方式可以獲得與實施形態2同樣之效果。 下面將說明本實施形態3之半導體裝置之製造方法。 19〜圖24用來說明本實施形態3之半導體裝置之製造方θ 法。 —首先，進行圖19所示之步驟。圖19所示之步驟，因 貫施形態2之圖1 1所示之步驟相同，所以其說明加以省” 、其次，如圖20所示，對矽氮化膜丨32和矽氧化膜131進行 濕式钱刻。利用此種方式形成元件分離絕緣膜丨〇 2，使元 件分離絕緣膜102之表面低於基板1 〇1之表面。 然後’例如以膜厚3nm形成矽氧氮化膜（s i ON )作為閘極 絕緣膜103。其次，在閘極絕緣膜103上，以膜厚1〇〇11111形 成非摻雜多晶矽膜1 〇 4 a。 ;二後’利用與貫施形態1同樣之方法，在多晶 内，植入N型和p型摻雜劑。 、 其次，在多晶矽膜l〇4a上，以膜厚100nm形成鶴膜 104b。然後，在鎢膜1〇413上，以膜厚丨⑽⑽形成絕緣膜（矽 氮化膜）1 0 5。 、
517274 五、發明說明（24) 其次’對絕緣膜1 〇 5進行圖型製作，以被圖型製作後之 絕緣膜1 05作為遮罩，對鎢膜丨〇4b和多晶矽膜丨〇4a進行乾 式蝕刻。然後，例如以3〇kev，1E1 4cnr2，45度之條件將 坤（As+)植入到基板101内，用來形成低濃度擴散層（『低 濃度層）1 0 6。 然後’例如以膜厚5〇nm在基板全面形成矽氮化膜，然後 進仃洙蝕刻。利用此種方式在閘極電極丨〇 4之側面形成側 壁107，和以覆蓋元件分離絕緣膜丨〇2之邊緣部份之方式， 自行整合的形成蝕刻阻擋膜丨丨2。 其次，如圖21所示，以側壁107作為遮罩，例如以 50keV，5E15C„r2之條件，將砷植入到基板1〇1内，用來形 f具有雜質濃度高於低濃度擴散層丨〇6之高濃度擴散層（n+ 高濃度層）108。
，後，在基板全面形成由矽氧化膜構成之矽化物保 1〇〇 ° N 其次，在矽化物保護膜136上，形成抗蝕劑圖型 為遮罩用來對該矽化物保護膜136進行圖型掣 抗蝕劑圖型（124)在形成矽化物之部份成為開口。处 部另外，如圖22所示，抗蝕劑圖型124亦同時形成在標記 在形成上述之抗蝕劑圖型丨2 4之後， 擋膜112作為重合檢查標記，用來進行抗二丨圖：二刻阻 層之重合檢查。在該重合檢查時，可以 σ氐 測檢查標記（蝕刻阻擋膜u 2)之位置。 ^之精確度計 u此，可以以良好
517274 五、發明說明（25) -----— 二精確度.十測檢查標記(蝕刻阻擋膜η 2)之位置。因此， ϋ以以良好之精確度進行抗钱劑圖型i24之重合檢查。 =外’以接近形成在電路部之抗蝕劑圖型（i24)之最小 1又之2，，例如以最小尺寸〜最小尺寸之2倍程度之尺 、對私δ己部之抗蝕劑圖型丨2 4進行圖型製作。利用此種 ί L可以抑制由於透鏡之像差，亦即曝光裝置間之像差之 衫a ，可以提高重合檢查之精確度。 *其-人，如圖2 3所不，在基板全面例如形成鈷等之金屬 膜’然後，打熱處理化物化）。利用此種方式，在未被 夕化Ϊ保4膜1 3 6覆盍之部份，亦即，在高濃度擴散層1 0 8 冗層形成矽化物層125。然後，濕式蝕刻的除去矽化物 保護膜136。 ★然後，例如以膜厚1 0 0 0nm形成HDp氧化膜作為層間絕緣 膜109，對該層間絕緣膜1〇9進行3〇〇· iCMp研磨。缺後， 在層間絕緣膜109上形成抗蝕劑圖型134。然後，以抗蝕劑 圖，134作為遮罩，以對活性區域丨〇8和蝕刻阻擋膜11?具 有尚遥擇比之蝕刻條件，對層間絕緣膜丨〇 9進行乾式蝕 刻。利用此種方式形成接觸孔12〇，在層間絕緣膜ι〇9之表 面具有口徑0· 2 //m，從該表面達到基板1〇1之表面。 最後如圖24所不，在接觸孔120内，例如以膜厚2〇nm/ 20nm分別形成由TiN/Ti構成之隔離金屬121&，然後，以 厚20〇nm利用CVD法形成鎢栓塞121b，使用CMp法除去、 要之鎢膜。利用此種方式形成鎢栓塞121b。亦即，* 孔1 2 0内，形成由隔離金屬丨2丨a和鎢栓塞丨2丨b構成之接觸
517274 五、發明說明（26)
TiN/Ti作為後隔離在金接m2。1 ^後例$以膜厚2〇/20龍形成 配線層1 22。 、仕接觸部〗21上形成第2 區域之以界式：、j 活性區域和元件分離 了以形成洩漏電流很小之良好 另外，在形成接觸孔12〇時，因為上m接j獨接合。 分離絕緣膜m，亦即元件分離絕^ 成為縫隙狀，所以可以改善接觸孔12。邊之=^^^^^ 入s *此，可以在接觸孔12〇内成膜涵蓋範圍良好之隔離 =一一，可以形成高可靠度圍之良 另外，在本實施形態3中，不只在電路部，而且 2Γί形成㈣_mi2 °另外’形成在標記部^虫 二=2:Λ用作為重合檢查標記。飯刻阻擔膜112因 ，具有良好之對比，所以可以容易而^良好之精確度測 疋蝕刻阻擋膜1 1 2，亦即重合檢查標記之位置。因此，又、 以以良好之精確度進行重合檢查。 ’ 口 另外，在本實施形態3中，因為自行整合的形成餘刻阻 私膜11 2，所以步驟數可以比實施形態2減少。 抑制半導體裝置之製造成本。 因此，可以 、、3l2\2d.code\91-03\90132308.ptd 第30頁 517274 五、發明說明（27) 下面將說明本實施形態3之半導體裝置之變化例。 圖25是剖面圖，用來說明實施形態3之半導體裝置之變 化例。 與本實施形態3之半導體裝置之不同部份是在形成石夕化 物層1 2 5之後，在基板之全面例 膜j 2 6。 j如以膜；3 0 0nm形成矽氮化 如本變化例之方式，經由开彡 > ：FM on ★舌人丄 Λ Α 乂成石夕亂化膜126，即使接觸 =合Λ :: 度之情況時，因為接觸孔。之 實施形紅 了以形成良好之接觸孔12〇。 在上述之實施形態1中，形#_ .A . . # v 成兀件分離絕緣膜使活性區 域之基板之表面和元件分離絕緣膜之表面成高 银刻阻擔膜。 象膜表面之邊緣部份之方式形成 2ίίΐ形態4中，在該元件分離絕緣膜表面之邊緣部 使ί路部和標記部之元件分離絕緣膜 之表面问於活性區域之基板。 m面圖，用來說明本發明之實 導體 =置之電路部。圖27用來說明本發明 體裝置之標記部。 小心干夺 在，26和，27中，因為與圖！或圖2相同之編號用來 表不同樣之部份，所以將其說明簡化或省略。 ::圖：所示’使元件分離絕緣膜1〇2形成為其表面高於 基板1〇1之表面。另外，作為蝕刻阻擋膜113之矽氮化膜形
\\312\2d-code\91-03\90132308.ptd
第31頁 517274 五、發明說明（28) 成為覆蓋元件分離絕緣膜1 〇 2之邊緣部份。 另外，如圖2 7所示，與電路部同樣的，在標記部亦形成 蝕刻阻擋膜1 1 3成為覆蓋該元件分離絕緣膜1 〇 2之邊緣部 份。形成在標記部之蝕刻阻擋膜11 3被使用作為重合檢查 標記，用來檢查抗蝕劑圖型1 23和底層之重合（將於後面說 明）。 ' 下面將說明本實施形態4之半導體裝置之製造方法。圖 28〜圖33用來說明本實施形態4之半導體裝置之製造方 法。 ' 首先，如圖28所示，在基板101例如以膜厚3 〇nm形成熱 氧化膜131。其次，在熱氧化膜131上例如以膜厚15〇nm& 成矽氮化膜132。然後，在矽氮化膜132上形成抗蝕劑圖型 圖中未顯示）使其覆蓋活性區域，以所形成之抗蝕劑圖型 2遮罩，對矽氮化膜132和熱氧化膜131進行乾式蝕刻。 =後，以被蝕刻後之矽氮化膜丨32和熱氧化膜丨31作為遮 ，對基板101進打乾式蝕刻。利用此種方式 =，例如形成深度30 0nm之元件分離溝1〇la。立 件分離溝1 〇 1 a内，例如以 ^TTTN /、 牡兀 件分Μ @ @ _ η9 ,, 膜厗50 0ηιη堆積HDP氧化膜作為元 仵刀離絕緣膜102，然後進行CMp研磨。 然後，對元件分離絕緣胺】 蝕刻。 、彖膑102進仃例如膜厚50nm之濕式 八次，如圖2 9所示，#4» 斤 、η > 子夕氮化膜1 3 2和石夕氣化膜1 3 1】隹少 利用此種方式形成元件分離絕緣膜102，使元 件刀难絕緣之表面高於基板1()1之表面。、其*使以^
517274 五、發明說明（29) 厚3 0 n m在基板全面形成矽氧化膜作 後，在靖且擔膜⑴上形成抗二為:型:^ 劑==為覆蓋元件分離絕緣=之 刻阻擋膜113進行濕式#刻。同 對名虫 膜113進行圖型製作(參照圖31)。才對之蝕刻阻擋 其次，除去抗蝕劑圖型〗37。然後 , 繼化膜(⑽)作為閉極絕緣膜 膜= 形成 緣膜103上，以膜厘〗nnnm fw …、後在閉極絕 _ 1 ±， 、 m形成非摻雜多晶矽膜l〇4a。 木將N型摻雜劑植入到該多晶石夕膜】…内。 （卓用 部另外’如圖31所示’抗峨型123亦同時形成在標記 擋為述重之二圖f = 層之重人γ 4 ^ 一枯5己，用來進行抗蝕劑圖型1 23和底 二ί:;ί2=合檢查時，可以以良好之精確度計 良好之精確Ϊ進Ζ膜113…^ ^ 兑从 又進仃抗蝕劑圖型1 23之重合檢查。 之浐為^丨標圮部之抗蝕劑圖型1 23是以接近形成在電路邻 之抗蝕劑圖型丨2 3夕昙1 σ — 牧从π风隹冤路部 此種方式可以抑制透取/之尺傻度莫之尺寸進行圖型製作。利用 之精確度。 ]透鏡之像差之影響，可以提高重合檢查 和p型摻雜劑只。4恶1同樣的，在多晶矽膜104a内植入N型 \\312\2d- code\9l-〇3\9〇i323〇8.ptd 第33頁 517274
、其次，如圖32所示，以膜厚100nm在多晶矽膜1〇4a上形 成鶴膜104b。然後，以膜厚1〇〇11111形成絕緣膜1〇5。其次， 對絕緣膜105進行圖型製作，以被圖型製作後之絕緣膜1〇5 作為遮罩’對鎢膜丨〇4b和多晶矽膜1 〇4a進行乾式蝕刻。利 用此種方式形成閘極電極丨〇 4。 然後，例如以3 〇 k e V，1 E1 4 c πτ2，4 5度之條件，在基板 101内植入砷（As+)，用來形成低濃度擴散層（『低濃度層 )1〇6。然後，例如以膜厚5〇nm在基板全面形成矽氮化膜， 然後進行深蝕刻。利用此種方式，在閘極電極丨〇4之側面 形成側壁1 0 7。然後，以側壁丨〇 7作為遮罩，例如以 5〇keV，5E15cir2之條件，將砷植入到基板1〇1内，用來形 成具有雜質濃度高於該低濃度擴散層丨〇6之高濃度擴散/ (n+高濃度層）1 〇 8。 〃 θ 其次，以膜厚lOOOnm形成例如HDP氧化膜作為層間絕 膜109，對該層間絕緣膜109進行膜厚3〇〇nmtCMp研磨。然 後’在層間絕緣膜1 〇 9上形成抗|虫劑圖型丨3 4。 然後，以抗蝕劑圖型134作為遮罩，以對蝕刻阻浐 具有高選擇比之蝕刻（主蝕刻）條件，對層間絕緣膜% 9 行乾式蝕刻。利用此種方式形成接觸孔丨2〇，在声間纟” 膜1 0 9之表面具有口徑〇 · 2 /z m，從該表面到達蝕刻阻^ 膜11 3之表面。此處以對蝕刻阻檔膜丨丨3具有高選"曰 即，對石夕氮化膜具有高選擇比）之條件，進行蝕刻，Z 即使同時形成深度不同之多個接觸孔之情況時， 基板1 0 1之活性區域造成餘刻損壞。
517274 五、發明說明（31) _ 另外，以對元件分雜 之蝕刻（過度蝕刻）條件 < =膜102和基板101具有高選擇比
° ^，J 面之接觸孔120。此處之祕臈1 09之表面到達基板101之表 可以在短時間内被除去。句介―之膜厚較薄之飯刻阻擂膜 12〇，可以減小對基板101f即，利用2個步驟形成接觸孔 刻損壞。另外，經由在古!件分離絕緣膜102造成之蝕 膜1 02之境界部份形成#辰度擴散層1 08和元件分離絕緣 .n二i 刻阻擋膜1 13，可以防止元件分離 絶，膜1 02之邊緣部份被蝕刻。 卞刀雕 所示，.在接觸孔12G内，例如以膜厚20nm/ 200刀wit由TlN/Tl構成之隔離金屬121a，然後以膜厚 2^m ’利用CVD法形成嫣栓塞mb，使用cMp法除去 要，鎢膜。利、用此種方式形成鶴检塞i m。亦即，在接觸 ，形成由隔離金屬121a和鎢栓塞][21b構成之接觸 部121。然後_，在接觸部121上，例如以膜厚2〇/2〇nm形成 ΤιΝ/Τι作為隔離金屬122a，和以膜厚1〇〇nm形成鎢膜 12 2b :、、：後’對隔離金屬1 2 2 a和鎢膜1 2 2 b進行圖型裝置。 利用此種方式在接觸部121上形成第2配線層122。、 在此種方式之本實施形態4中，在活性區域和元件分離 區域之境界，亦即在高濃度擴散層丨〇8和元件分離絕緣膜 1 0 2之境界，形成矽氮化膜作為蝕刻阻擋膜11 3。利用此種 方式’在形成接觸孔1 2 0時（特別是過度餘刻時）可以減小 對基板1 0 1造成之钱刻損壞。因此，可以形成洩漏電流很 小之良好之接觸接合。
Μ \\312\2d-code\91-03\90132308.ptd 第35頁 517274
五、發明說明（32) 另外，在形成接觸孔丨2〇時，因為上述之境界 ^離絕緣膜102，亦即元件分離絕 °知之元 會：㈣成為縫隙狀，所以可以改善接觸孔 7片、。因此，在接觸孔12〇 二之 膜隔籬今屬1 9 1 j t涵盍範圍成 隹至屬1 2 1 a和鎢栓塞1 2 1 b，可以形成高可貪痒 风 之接觸部121。 风同了罪度之良好 另外，在本實施形態4中，不只在電路部， 同時形成蝕刻阻擋膜113。另外，使；^亦 刻阻擔膜113作為重合檢查標記。因為餘刻阻;膜'''之钱 比良好，所以可以容易而且以良好之精確定 膜11 3，亦即重合檢查標記之位置。因此，可、以』且萬 =度進行抗蝕劑圖型(例如，圖3。所示之抗蝕齊心之 IZd) ’和底層（下層圖型）之重合檢查。 另外，在本實施形態4中，形成元件分離 件分離絕緣膜1 〇 2之表面高於活性區域之表 j 兀
構造，可以以eDRAM之DRAM部抑制，可以抑制茂 面所述之實施形態5亦同）。 、/；，L 之另丄ΐί實施形態4中，經由調整元件分離絕緣臟 i二λ/，可以使元件分離絕緣膜102之表面高於基 Π 但是亦可以不對元件分離絕緣膜102進行濕 Α蚀刻。 :外=由在元件分：絕緣膜102近傍密集配置-虛擬 圖型’亦可以使元件分離絕緣膜丨〇 2突出。 f施形態5
\\312\2d-code\91-03\90132308.ptd
Μ 7274 五、發明說明（33) 在上述之實施形態4中，使電路部 邱 絕緣膜之表面形成高於活性區域之美柄'° °疋，牛分離 其元件分離絕緣膜表面之邊邻®型製作在 在實施形態5中，使電路邻毒/Λ，刻阻播膜。 之表面高於活性區域之Α板口:以之元件分離絕緣膜 伤自行整合的形成蝕刻阻擋 本：面 南濃度擴散層之上層形成有石夕化物層 裝置之電路部。圖3用5 ===貫㈣態5之半導體 體裝置之標記部 明本發明之貫施形態5之半導 來：圖=圖？中’使用與圖26和圖27相同之元件編號用 來表不相同之部份，而其說明則加以簡化或省略。 =圖34所示，形成元件分離絕緣膜1〇2使其表面高於基 反片之表，面另外，自行整合的形成作為蝕刻阻擋膜1 1 4 之矽氮化膜，成為覆蓋元件分離絕緣膜丨0 2之邊緣部份。 另外，如圖35所示，與電路部同樣的，在標記部亦形成 有蝕刻阻擋膜11 4成為覆蓋在元件分離絕緣膜丨〇 2之邊緣部 份。形成在標記部之蝕刻阻擋膜丨丨4被使用作為重合檢查 標記’用來檢查抗蝕劑圖型1 2 4和底層之重合（將於後面說 明）。 下面將說明本實施形態5之半導體裝置之製造方法。圖 36〜圖41用來說明本實施形態5之半導體裝置之製造方 法0 首先，進行圖36所示之步驟。圖36所示之步驟因為與實
\\312\2d-code\91-03\90132308.ptd 第 37 頁 517274 五'發明說明（34) ----— 施形，4之圖28所示之步驟相同，故其說明加以省略。 j次，如圖37所示，對矽氮化膜132和矽氧化膜131進行 u式蝕刻。利用此種方式形成元件分離絕緣膜丨〇 2，使元 件y刀離絕緣膜1 〇 2之表面高於基板丨〇 i之表面。 然後’例如以膜厚3nm形成矽氧氮化膜（Si〇N)作為閘極 絕緣膜103。其次，在閘極絕緣膜1〇3上，以膜厚1〇〇_形 成非摻雜多晶矽膜l〇4a。然後，利用與實施形態i同樣之 =法，在多晶矽膜l〇4a内植入N型和p型摻雜劑。其次，在 多晶石夕膜104a上，以膜厚10〇11111形成鎢膜1〇41)。然後，在 鎢膜104b上，以膜厚ι〇〇ηηι形成絕緣膜（矽氮化膜）1〇5。 其-人’對絕緣膜1 〇 5進行圖型製作，以被圖型製作後之 絕緣膜1 0 5作為遮罩，對鎢膜1 〇 4 b和多晶矽膜1 〇 4 a進行乾 式餘刻。然後，例如以3〇keV，1E1 4cnr2，45度之條件， 將珅（As+)植入到基板1〇1内，用來形成低濃度擴散層（rr 低濃度層）106。 然後，例如以膜厚5Onm在基板全面形成矽氮化膜，和進 4亍餘刻。利用此種方式’在閘極電極1 〇 4之侧面形成侧壁 1 〇 7，和自行整合的形成蝕刻阻擋膜1 1 4成為覆蓋元件分離 絕緣膜1 0 2之邊緣部份。 其次，如圖3 8所示，以側壁1 〇 7作為遮罩，例如以 5 0keV，5E15cnr2之條件，將砷植入到基板内，用來形 成具有雜質濃度高於低濃度擴散層1 〇 6之高濃度擴散層（# 高濃度層）108。 ^ " 然後，在基板1 01之全面，形成由矽氧化膜構成之石夕化
517274 五、發明說明（35) 物保護膜1 3 6 其次，在矽化物保護膜〗36上， 為遮罩用來對該石夕化物保護膜型。⑷作 抗型(124)在形成石夕化物之部份此處之 部。 圖39所示，抗钱劑圖軸亦同時形成在標記 在形成上述之抗蝕劑圖型丨24之後， 擋膜114作為重合檢查標記，用來進之钮刻阻 層之重合檢查。在該重合檢查時： ':型」24和底 測作為檢查標記之蝕刻阻 Χ良好之精確度計 良好之精確度進行抗㈣圖型檢：此，可以以 ^外，以接近形成在電路部之抗蝕^^ ^ ^ ^ ^ ^ ^ ^ ^ :度之[寸，例如最小尺寸〜最大尺寸度小 方對^己，之抗钱劑圖型J 24進行圖型製作7 方式，可以抑制透鏡之像差，亦即 '種 之影響，可以提高重合檢查之精確度。』先衣置間之像差 膜其ί進：Γ二示，在基板全面例如形成錄等之金屬 =保=覆蓋之部份，亦即，在高以 保i膜二物層125。然後，以濕式㈣除去梦化物 膜二f，二如以膜厚1()0°nffl形成HDP氧化膜作為層間絕緣 膑109，對層間絕緣膜1〇9進行3〇〇nni2CMp研磨。然後， 層間絕緣膜1 G9上形成抗钮劑圖型1 34。然後，以抗餘劑圖 第39頁 W332\2d-code\91-03\90132308.ptd 517274 五、發明說明（36) 型1^34作為遮罩，利用對活性區域1〇8和蝕刻阻擋膜ιι4具 有咼選擇比之蝕刻條件，對層間絕緣膜〗〇 9進行乾式蝕 刻。利用此種方式形成接觸孔12〇，在層間絕緣膜ι〇9之表 面，有口徑0· 2 ，從該表面到達基板1〇1之表面。 最後如圖4 1所示，在接觸孔1 2 0内，例如以膜厚2 〇nm/ 20·分別形成由TiN/Tl構成之隔離金屬121&，然後以 20 0nm利用CVD法形成鎢栓塞121b，使用CMp法除去不兩要 之鎢:用來形成鎢栓塞12几。亦即，在接觸孔12〇内，带 成由隔離金屬121a和鎢栓塞12113構成之接觸部ΐ2ι。缺y 後，在接觸部121上，例如以膜厚2〇/2〇nm形成作 隔離金屬，和以膜厚1〇〇nm形成鎢膜12礼。然後對隔為 屬122a和鎢膜122b進行圖型製作。利用此種方式在觸 1 2 1上形成第2配線層1 2 2。 妾觸4 在上述方式之本實施形態5中，在活性區域 區域之境界，亦即在高濃度擴散層108和元 離 式可以減小形成接觸孔12〇時，對基板1〇1造成之蝕^方 壞。另外，可以形成洩漏電流很小之良好之接觸^知 另外，在形成接觸孔120時，因為上述之境界 〇。 件分離絕緣膜102，亦即元件分離絕緣膜1〇2之邊^之元 會被蝕刻成為縫隙狀，所以可以改善接觸孔之底部份不 狀。因此，可以在接觸孔丨2 〇内成膜涵蓋範圍良之形 金屬121a和鎢栓塞121b，可以形成高可靠度之之隔離 部1 2 1。 又子之接觸 \\312\2d-code\91-03\90l32308.ptd 第40頁 517274 五、發明說明（37) ^卜，在本實施形態5巾，不只在電路#，亦在標 二形成蝕刻阻擋膜114。然後使用形成在標記部之㈣ 播膜114作為重合檢查標記。因為該蝕刻阻擋膜⑴ =二比’/斤广可以容易而且以良好之精確度測定敍刻 阻擋Ml 1 4，亦即重合檢查標記之位置。因此，可以以 好之精確度進行抗蝕劑圖型（124)和底層之重合檢查。义 腺〗1/卜说在’轭形悲5中’因為自行整合的形成蝕刻阻擋 制半導體裝置之製造成本。 因此，可以抑 下面將說明本實施形態5之半導體裴置之變化例。 圖42是剖面圖，用來說明實施形態5之半導體裝置之 化例。 又 與本貫施形態5之半導體裝置之不同部份是在形成矽化 物層125之後，在基板全面例如以膜厚3〇〇nm形成矽氮化膜 126。 a 、 如本變化例之方式，經由形成矽氮化膜126，即使 孔120之重合大於側壁幅度之情況時，接觸孔12〇之形狀亦 不會成為縫隙狀，可以形成良好之接觸孔丨2 〇。 [發明之效果] 依照本發明時，經由使蝕刻阻擋膜覆蓋在元件分離 膜之邊緣部份’用來使接觸孔之形成時，元件分離絕緣膜 =會被蝕刻。利用此種方式可以形成高可靠度之接觸栓、 另外’在標記部之元件分離絕緣膜上形成蝕刻阻擋膜， \\312\2d-code\91-03\90132308.ptd 第41頁 使用該名虫刻 阻擋膜作為檢查標記。因此，1 確度形成檢查標記。 [元件編號之說明] 101 基板（半導體基板） l〇la 元件分離溝 102 元件分離絕緣膜（HDP氧化膜） 103 閘極絕緣膜（矽氧化膜） 104 閘極電極 l〇4a 多晶矽膜 l〇4b 鎢膜 105 絕緣膜 106 低濃度擴散層（ΓΓ低濃度層） 107 側壁（矽氮化膜） 108 南濃度擴散層（n+高濃度層） 109 層間絕緣膜（H D P氧化膜） U0、111、 11 2、11 3、1 1 4 蝕刻阻擋膜 120 接觸孔' 121 接觸部（接觸栓塞） 121a 隔離金屬 121b 鶴检塞 122 第2配線層 122a 隔離金屬 122b 鎢膜 123 抗蝕劑圖型
\\312\2d-code\91-03\90132308.ptd
517274 五、發明說明（39) 124 抗蝕劑圖型 125 石夕化物層 126 矽氮化膜 131 熱氧化膜 132 矽氮化膜 133 、 134 >135 ^137 136 矽化物保護 抗I虫劑圖型
\\312\2d-code\91-03\90132308.ptd 第43頁 517274 圖式簡單說明 圖1是剖面圖，用來說明本發明之實施形態1之半導體裝 置之電路部。 圖2 (a )、（ b)是剖面圖，用來說明本發明之實施形態1之 半導體裝置之標記部。 圖3用來說明本發明之實施形態1之半導體裝置之製造方 法（其1)。 圖4用來說明本發明之實施形態1之半導體裝置之製造方 法（其2)。 圖5用來說明本發明之實施形態1之半導體裝置之製造方 法（其3)。 圖6 (a )、（ b)用來說明本發明之實施形態1之半導體裝置 之製造方法（其4 )。 圖7用來說明本發明之實施形態1之半導體裝置之製造方 法（其5 )。 圖8用來說明本發明之實施形態1之半導體裝置之製造方 法（其6 )。 圖9是剖面圖，用來說明本發明之實施形態2之半導體裝 置之電路部。 圖10(a)、（b)用來說明本發明之實施形態2之半導體裝 置之標記部。 圖11用來說明本發明之實施形態2之半導體裝置之製造 方法（其1)。 圖1 2用來說明本發明之實施形態2之半導體裝置之製造 方法（其2)。
\\312\2d-code\91-03\90132308.ptd 第44頁 517274 圖式簡單說明 圖1 3用來說明本發明之實施形態2之半導體裝置之製造 方法（其3 )。 圖1 4 (a )、（ b)用來說明本發明之實施形態2之半導體裝 置之製造方法（其4)。 圖1 5用來說明本發明之實施形態2之半導體裝置之製造 方法（其5 )。 圖1 6用來說明本發明之實施形態2之半導體裝置之製造 方法（其6)。 圖1 7是剖面圖，用來說明本發明之實施形態3之半導體 裝置之電路部。 圖1 8 ( a )、（ b)用來說明本發明之實施形態3之半導體裝 置之標記部。 圖1 9用來說明本發明之實施形態3之半導體裝置之製造 方法（其1 )。 圖2 0用來說明本發明之實施形態3之半導體裝置之製造 方法（其2)。 圖2 1用來說明本發明之實施形態3之半導體裝置之製造 方法（其3)。 圖2 2 (a )、（ b)用來說明本發明之實施形態3之半導體裝 置之製造方法（其4)。 圖2 3用來說明本發明之實施形態3之半導體裝置之製造 方法（其5 )。 圖24用來說明本發明之實施形態3之半導體裝置之製造 方法（其6 )。
\\312\2d-code\91-03\90132308.ptd 第45頁 517274 圖式簡單說明 圖2 5是剖面圖，用來說明本發明之實施形態3之半導體 裝置之變化例。 圖2 6是剖面圖，用來說明本發明之實施形態4之半導體 裝置之電路部。 圖2 7 (a )、（ b)用來說明本發明之實施形態4之半導體裝 置之標記部。 圖2 8用來說明本發明之實施形態4之半導體裝置之製造 方法（其1 )。 圖2 9用來說明本發明之實施形態4之半導體裝置之製造 方法（其2)。 圖3 0用來說明本發明之實施形態4之半導體裝置之製造 方法（其3)。 圖3 1 (a )、（ b)用來說明本發明之實施形態4之半導體裝 置之製造方法（其4)。 圖3 2用來說明本發明之實施形態4之半導體裝置之製造 方法（其5)。 圖3 3用來說明本發明之實施形態4之半導體裝置之製造 方法（其6 )。 圖34是剖面圖，用來說明本發明之實施形態5之半導體 裝置之電路部。 圖3 5 ( a )、（ b )用來說明本發明之實施形態5之半導體裝 置之標記部。 圖3 6用來說明本發明之實施形態5之半導體裝置之製造 方法（其1)。
\\312\2d-code\91-03\90132308.ptd 第46頁 517274 圖式簡單說明 圖3 7用來說明本發明之實施形態5之半導體裝置之製造 方法（其2 )。 圖3 8用來說明本發明之實施形態5之半導體裝置之製造 方法（其3)。 圖3 9 (a )、（ b)用來說明本發明之實施形態5之半導體裝 置之製造方法（其4)。 圖4 0用來說明本發明之實施形態5之半導體裝置之製造 方法（其5)。 圖4 1用來說明本發明之實施形態5之半導體裝置之製造 方法（其6 )。 圖4 2是剖面圖，用來說明本發明之實施形態5之半導體 裝置之變化例。 圖4 3是剖面圖，用來說明習知之半導體裝置之電路部。 圖44(a)、（b)用來說明習知之半導體裝置之標記部。
\\312\2d-code\91-03\90132308.ptd 第 47 頁

Claims (1)

  1. 六、申請專利範圍 1 · 一種半導體裝置之制皮 有：電路部，包含有用以衣八k方法，該半導體裝置在基板具 和標記部，·該製造方刀離活性區域之元件分離區域； 在上述之元件分離區域含之步驟有： 溝， _ 述之軲圮部，形成元件分離 在上述之元件分離溝 以覆蓋在上述元伴八1 7成70件分離絕緣膜； 形成蝕刻阻擋膜··和刀雔絕緣膜之至少邊緣部份之方式， 使用形成在上述椤 、、 圮，在上述之電路Α 上述蝕刻阻擋膜作為檢查標 9上士士 士丨形成電路元件。 • U申麵專利範圍第】 中用以形成上述電跋+ | 體裝置之製造方法，其 在卜、f夕U 件之步驟包含有： .I 土反上形成閘極絕緣膜； 極絕緣膜上形成導電膜； 述之¥電膜上形成第"充蝕劑圖型.和 以上述之第1抗I虫劑圖型作Α护I i，和 之導電膜内； d…乍為遮罩，將雜質植入到上述 在形成上述之第丨抗蝕劑圖型之步驟，使用 私記部之上述蝕刻阻擋膜作為檢查標記。 y 述 3.如申請專利範圍第i項之半導—體$裝置 中用以形成上述電路元件之步驟包含有：衣&方法，其 在上述之基板上形成梦化物保護膜； 在上述之矽化物保護膜上形成第2抗蝕劑圖型. 以上述之第2抗㈣圖型作為遮罩，對上述之梦化物保 \\312\2d-code\91-03\90132308.ptd 第48頁 六、申請專利範圍 護膜進行圖型製作；和 以該圖型製作後之上述矽化物保護膜作為遮罩，在上 之基板之上層形成石夕化物層； 在形成上述之第2抗蝕劑圖型之步驟，使用形成在上述 標記部之上述姓刻阻擋膜作為檢查桿記。 4. 一種半導體裝置之製造方法，該;導體 有：電路部，包含有用以分離活置在基板/、 俨#卹· 制 區或之兀件分離區域； 和私a己邛，該衣仏方法之特徵是所包含之步驟 在上述之元件分離區域和± · 溝； 上迷之軚圮部，形成元件分離 在上述之元件分離溝内丑彡+ # 士 u、+、 卞刀雕/再円形成兀件分離絕緣膜； 在上述之活性區域形成閘極電極； 在鄰接上述閘極電極之上水 在形成上述之雜質擴散声^板^成雜質擴散層； 絕緣膜； 政層之後’在上述基板之全面形成 對上述之絕緣膜進行深蝕刻， 緣膜之邊緣部份之方式彤士、& 义之凡件分離絕 # ® π β + u ? 成蝕刻阻擋膜；和 使用形成在上述標記部之上述蝕 記，在上述之電路部形成電路元件。β 、作為撿查標 5.如申請專利範圍第4項之 中形成上述之蝕刻阻擋膜—衣置之衣造方法，其 侧壁。 在上边之閘極電極之側面形成 6·如申請專利範圍第4或5 其中上述之钱刻阻擔膜自行整合的；：置之製造方法， 517274 _ 六、申請專利範圍 7·如申凊專利範圍第1至5項中任一項之丰#雕 制 造方法:其中更包含之步驟有貝之丰¥肢裝置之製 絕緣膜； 電路70件之方式在上述基板全面形成層間 觸=成：上述層間絕緣膜之表面到達上述基板之表面之接 在上述之接觸孔内形成接觸栓塞。 8 ·如申請專利笳圍筮 造方法，其中上述：弟/5項中任-項之半導體裝置之製 離溝内，使复表面古=^刀離絕緣膜形成在上述之元件分 災二表面向於上述基板之表面。 分離活ί ^ ^體裝置’在基板具有··電路部，包含有用以 有：/ Μ之兀件分離區域；和標記部；其特徵是具備 元件分離溝，形成在上述之標記部； 元件刀離、、、巴緣膜，形成在上述之元· 蝕刻阻擋膜，霜芸μ、+、一从ν协 雕/再鬥， 部份； 復盍上述兀件分離絕緣膜之表面之至少一 層間絕緣膜，形成在上述基板之全面；和 接觸孔，從上述之層間絕緣膜之表面到達上述基板之表 面。 _ I 〇 ·如申請專利範圍第9項之半導體裝置，其中 述標記部之上述蝕刻阻擋膜，被使用作為上述=立在上 路元件形成甩之檢查標記。 电略。卩之電 II ·如申凊專利範圍第9項之半導體裝置，其中 第50頁 \\312\2d-code\91-03\90132308.ptd 517274 六、申請專利範圍 上述之元件分離溝，上述之元件分離絕緣膜和上述之蝕 刻阻擋膜更形成在上述電路部之上述元件分離區域； 上述之接觸孔更形成在上述電路部之上述活性區域。 1 2.如申請專利範圍第11項之半導體裝置，其中形成在 上述元件分離區域之蝕刻阻擋膜覆蓋在上述元件分離絕緣 膜之邊緣部份。 1 3.如申請專利範圍第9至1 2項中任一項之半導體裝置， 其中上述之#刻阻擋膜包含石夕氮化膜。 1 4.如申請專利範圍第9至1 2項中任一項之半導體裝置， 其中上述之元件分離絕緣膜形成在上述之元件分離溝内， 使其表面低於上述基板之表面。 1 5.如申請專利範圍第9至1 2項中任一項之半導體裝置， 其中上述之元件分離絕緣膜形成在上述之元件分離溝内， 使其表面高於上述基板之表面。
    \\312\2d-code\91-03\90132308.ptd 第51頁
TW090132308A 2001-06-22 2001-12-26 Method of manufacturing semiconductor device and semiconductor device TW517274B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001190397A JP4907014B2 (ja) 2001-06-22 2001-06-22 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
TW517274B true TW517274B (en) 2003-01-11

Family

ID=19029173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090132308A TW517274B (en) 2001-06-22 2001-12-26 Method of manufacturing semiconductor device and semiconductor device

Country Status (5)

Country Link
US (1) US6806549B2 (zh)
JP (1) JP4907014B2 (zh)
KR (1) KR100439552B1 (zh)
DE (1) DE10222589A1 (zh)
TW (1) TW517274B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480636B1 (ko) * 2002-11-22 2005-03-31 삼성전자주식회사 반도체 장치의 제조방법
KR100615593B1 (ko) * 2004-05-06 2006-08-25 주식회사 하이닉스반도체 리세스채널을 구비한 반도체소자의 제조 방법
KR100685735B1 (ko) * 2005-08-11 2007-02-26 삼성전자주식회사 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
JP2008041895A (ja) * 2006-08-04 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2010135346A (ja) * 2007-03-15 2010-06-17 Nec Corp 半導体装置及びその製造方法
CN101806998B (zh) * 2010-03-15 2012-05-09 彩虹集团公司 硅基电润湿微显示器件下基板的制作方法
JP2012059959A (ja) * 2010-09-09 2012-03-22 Rohm Co Ltd 半導体メモリおよびその製造方法
US9461143B2 (en) * 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
CN104752403B (zh) * 2013-12-26 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种测试结构及其制造方法
DE102022212501A1 (de) 2022-11-23 2024-05-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verbesserte Endpunkt-Erkennung eines Halbleiterätzvorgangs

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599136A (en) * 1984-10-03 1986-07-08 International Business Machines Corporation Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials
JPH09134954A (ja) 1995-11-08 1997-05-20 Toshiba Microelectron Corp 半導体装置およびその製造方法
US6197481B1 (en) * 1998-09-17 2001-03-06 Taiwan Semiconductor Manufacturing Company Wafer alignment marks protected by photoresist
JP2000100928A (ja) 1998-09-21 2000-04-07 Kawasaki Steel Corp 半導体装置およびその製造方法
US6239476B1 (en) * 1998-10-21 2001-05-29 Advanced Micro Devices, Inc. Integrated circuit isolation structure employing a protective layer and method for making same
JP2000150633A (ja) * 1998-11-12 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP2000294490A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2000340644A (ja) * 1999-05-27 2000-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
US6159822A (en) * 1999-06-02 2000-12-12 Vanguard International Semiconductor Corporation Self-planarized shallow trench isolation
JP4666700B2 (ja) * 1999-08-30 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2001077189A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
US6432797B1 (en) * 2001-01-25 2002-08-13 Chartered Semiconductor Manufacturing Ltd. Simplified method to reduce or eliminate STI oxide divots

Also Published As

Publication number Publication date
DE10222589A1 (de) 2003-01-09
US20020197819A1 (en) 2002-12-26
KR100439552B1 (ko) 2004-07-12
JP4907014B2 (ja) 2012-03-28
KR20030001232A (ko) 2003-01-06
JP2003007815A (ja) 2003-01-10
US6806549B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
TWI278964B (en) Semiconductor device and method of manufacturing the same
JP4249435B2 (ja) 受動素子を有する集積回路素子
TWI304247B (en) Method for fabricating semiconductor device
TWI353023B (en) Semiconductor device and method for fabricating th
TWI260703B (en) Multi-layer gate stack structure comprising a metal layer for a FET device, and method for fabricating the same
TW517274B (en) Method of manufacturing semiconductor device and semiconductor device
TW201138068A (en) Semiconductor device and method for manufacturing the same
TW200913232A (en) Semiconductor device having a resistor and methods of forming the same
TWI375302B (en) Semiconductor device and method for manufacturing the same
TW200926279A (en) Semiconductor device having seal ring structure and method of forming the same
JPH0665225B2 (ja) 半導体記憶装置の製造方法
TWI336101B (en) Semiconductor device with a bulb-type recess gate and method for manufacturing the same
TWI249779B (en) Method for manufacturing NAND flash device
TW201133843A (en) Semiconductor device with buried gate and method for fabricating the same
TWI234280B (en) Semiconductor device with fuses
TW201140751A (en) Through silicon via lithographic alignment and registration
JP4290548B2 (ja) アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法
TW396511B (en) Method for manufacturing a semiconductor device
KR20100030014A (ko) 반도체 소자의 제조방법
TWI324365B (en) Method for manufacturing semiconductor device
TW541686B (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP5521541B2 (ja) 半導体装置の製造方法
TW200826240A (en) Self aligned contact
TW201005826A (en) Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
TW541660B (en) Semiconductor device and production method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees