JPS6223117A - 酸化膜の選択形成方法 - Google Patents
酸化膜の選択形成方法Info
- Publication number
- JPS6223117A JPS6223117A JP16239085A JP16239085A JPS6223117A JP S6223117 A JPS6223117 A JP S6223117A JP 16239085 A JP16239085 A JP 16239085A JP 16239085 A JP16239085 A JP 16239085A JP S6223117 A JPS6223117 A JP S6223117A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- photo resist
- etching
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明ばＡｌ２Ｏ３，Ｓｉｏ２などの酸化膜を選択的に
形成する方法に関する。
形成する方法に関する。
従来の技術
Ｓｉ○２＋Ａｌ７２０３ などの酸化膜は、半導体素
子などの保護膜、電気的絶縁膜、不純物拡散マスクなど
に応用され、素子の構成に必要不可欠な膜となっている
。
子などの保護膜、電気的絶縁膜、不純物拡散マスクなど
に応用され、素子の構成に必要不可欠な膜となっている
。
これらの酸化膜は、通常半導体などの基板の表面に全面
に蒸着され、フォトレジストでノくターンを形成したの
ちフォトレジストをマスクとしてエツチングすることに
よりパターンが形成される。
に蒸着され、フォトレジストでノくターンを形成したの
ちフォトレジストをマスクとしてエツチングすることに
よりパターンが形成される。
発明が解決しようとする問題点
しかし、上述のようなパターン形成方法では、した５１
０２膜だけをパターン形成することは、蒸着したＳｉｏ
２膜をエツチングする際に最初にノくターン形成されて
いたＳ １０２膜も同時にエツチングされるため困難で
あった。そこで従来は最初はＳｉ３Ｎ４膜をパターン形
成したのちＳｉｏ２膜を蒸着してパターン形成するとい
うように、ノくターン形成のだめのエツチング液に対し
てエツチングの選択性のある膜を組み合わせて用いるな
どの方法が行なわれていた。しかし、この方法では膜の
机み合わせに限界があり、素子設計がプロセス設計の自
由度が制約されてしまうという問題点があった。
０２膜だけをパターン形成することは、蒸着したＳｉｏ
２膜をエツチングする際に最初にノくターン形成されて
いたＳ １０２膜も同時にエツチングされるため困難で
あった。そこで従来は最初はＳｉ３Ｎ４膜をパターン形
成したのちＳｉｏ２膜を蒸着してパターン形成するとい
うように、ノくターン形成のだめのエツチング液に対し
てエツチングの選択性のある膜を組み合わせて用いるな
どの方法が行なわれていた。しかし、この方法では膜の
机み合わせに限界があり、素子設計がプロセス設計の自
由度が制約されてしまうという問題点があった。
問題点を解決するための手段
本発明はこのような従来の酸化膜のパターン形成に関す
る問題点を解決するためになされたもので、酸化膜を形
成する領域にホトレジストの開孔部を設ける工程と、酸
素ガスを用いた反応性スパッタ蒸着法により前記ホトレ
ジストの開孔部に前記酸化膜を選択的に形成する工程と
を備えたパターン形成方法である。
る問題点を解決するためになされたもので、酸化膜を形
成する領域にホトレジストの開孔部を設ける工程と、酸
素ガスを用いた反応性スパッタ蒸着法により前記ホトレ
ジストの開孔部に前記酸化膜を選択的に形成する工程と
を備えたパターン形成方法である。
作 用
本発明は上述のような方法によりホトレジストの開孔部
では酸化膜が蒸着され、一方しシストの表面は反応性ス
パッタ蒸着中に同時に生成される酸素ラジカルによって
ホトレジストの表面がエツチングされるのでホトレジス
トの表面には酸化膜は蒸着されない。このようにして本
発明では酸化膜が選択的にパターン形成されるのでエツ
チングを必要としない。
では酸化膜が蒸着され、一方しシストの表面は反応性ス
パッタ蒸着中に同時に生成される酸素ラジカルによって
ホトレジストの表面がエツチングされるのでホトレジス
トの表面には酸化膜は蒸着されない。このようにして本
発明では酸化膜が選択的にパターン形成されるのでエツ
チングを必要としない。
実施例
第１〜第３図に本発明を半導体基板上へのＳ ｉ ０２
膜の選択形成に応用した一実施例を示す。まず、第１図
に示すように半導体基板１の表面にホトレジスト２でパ
ターン形成する。次にたとえばＳｉをターゲットとして
酸素ガスを流しながら反応性スパッタ蒸着すると第２図
に示すようにホトレジスト２の開孔部にのみＳ ｉ Ｏ
２膜３が蒸着される。
膜の選択形成に応用した一実施例を示す。まず、第１図
に示すように半導体基板１の表面にホトレジスト２でパ
ターン形成する。次にたとえばＳｉをターゲットとして
酸素ガスを流しながら反応性スパッタ蒸着すると第２図
に示すようにホトレジスト２の開孔部にのみＳ ｉ Ｏ
２膜３が蒸着される。
一方ホトレジスト２０表面は反応性スパッタ蒸着時に生
成される酸素ラジカルによってエツチングされるので５
１０２膜は形成されない。所望の膜厚の５ＩＯ２膜３が
蒸着されれば、たとえば酸素プラズマ照射などの方法に
よりホトレジスト２を完全に除去すると第３図に示すよ
うになりＳ ｚ ０２膜をエツチングすることなく３１
０２膜をパターン形成することができる。上述の工程に
おける反応性スパッタ蒸着はたとえばＳｔメタ−ットを
用いたマ１３．５６ＭＨ２の高周波でスパッタを行なっ
た。
成される酸素ラジカルによってエツチングされるので５
１０２膜は形成されない。所望の膜厚の５ＩＯ２膜３が
蒸着されれば、たとえば酸素プラズマ照射などの方法に
よりホトレジスト２を完全に除去すると第３図に示すよ
うになりＳ ｚ ０２膜をエツチングすることなく３１
０２膜をパターン形成することができる。上述の工程に
おける反応性スパッタ蒸着はたとえばＳｔメタ−ットを
用いたマ１３．５６ＭＨ２の高周波でスパッタを行なっ
た。
Ｓｉ ターゲットと半導体基板１との間隔を９ｃｒｎと
すると５分間で約３００人のＳ ｉＯ２膜２が蒸着され
る。
すると５分間で約３００人のＳ ｉＯ２膜２が蒸着され
る。
なお、上述の本発明の第１の実施例ではＳ ｉＯ２膜を
選択形成する場合について説明したが、Ａ ｌ ２０
ｓ ｒ Ｔ ｉ Ｏ２１Ｃｒ ２０ ｓ ＋ Ｚ ｎ
Ｏなどの酸化膜も同様に、それぞれＡ ｌ ｙ Ｔ ｉ
＋ Ｃｒ ｒ Ｚ ｎなどのターゲットを用い、酸素ガ
スで反応性スパッタ蒸着することにより選択形成できる
ことはもちろんである。
選択形成する場合について説明したが、Ａ ｌ ２０
ｓ ｒ Ｔ ｉ Ｏ２１Ｃｒ ２０ ｓ ＋ Ｚ ｎ
Ｏなどの酸化膜も同様に、それぞれＡ ｌ ｙ Ｔ ｉ
＋ Ｃｒ ｒ Ｚ ｎなどのターゲットを用い、酸素ガ
スで反応性スパッタ蒸着することにより選択形成できる
ことはもちろんである。
％Ｋ、Ａｌ２Ｏ３，ＴｉＯ２，Ｃｒ２Ｏ３などのように
耐薬品性が強くエツチングが困難な酸化膜でも容易に選
択形成できることは本発明の利点である。
耐薬品性が強くエツチングが困難な酸化膜でも容易に選
択形成できることは本発明の利点である。
また、Ｉｎ Ｏ５ｎ０２などの透明電極も選択２３ ν
形成可能であシ、受光素子などの光素子への応用も可能
である。
である。
発明の効果
上述したような本発明の方法によれば、エツチングを行
なわずに酸化膜を形成することができるので工程が簡略
化され、また素子設計やプロセス設計の自由度が増加す
るなどの効果がある。
なわずに酸化膜を形成することができるので工程が簡略
化され、また素子設計やプロセス設計の自由度が増加す
るなどの効果がある。
臼
第１ｖ〜第３図は本発明の一実施例の工程断面図である
。 １・・・・・・半導体基板、２・・・・・・ホトレジス
ト、３・・・・・・Ｓ １０２膜。
。 １・・・・・・半導体基板、２・・・・・・ホトレジス
ト、３・・・・・・Ｓ １０２膜。
Claims (3)
- （１）酸化膜を形成する領域にホトレジストの開孔部を
設ける工程と、酸素ガスを用いた反応性スパッタ蒸着法
により前記ホトレジストの開孔部に前記酸化膜を選択的
に形成する工程とを備えたことを特徴とする酸化膜の選
択形成方法。 - （２）酸化膜がＡｌ＿２Ｏ＿３、ＴｉＯ＿２あるいはＣ
ｒ＿２Ｏ＿３であることを特徴とする特許請求の範囲第
１項記載の酸化膜の選択形成方法。 - （３）酸化膜がＩｎ＿２Ｏ＿３あるいはＳｎＯ＿２であ
ることを特徴とする特許請求の範囲第１項記載の酸化膜
の選択形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16239085A JPS6223117A (ja) | 1985-07-23 | 1985-07-23 | 酸化膜の選択形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16239085A JPS6223117A (ja) | 1985-07-23 | 1985-07-23 | 酸化膜の選択形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6223117A true JPS6223117A (ja) | 1987-01-31 |
Family
ID=15753670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16239085A Pending JPS6223117A (ja) | 1985-07-23 | 1985-07-23 | 酸化膜の選択形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223117A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480926A (ja) * | 1990-07-24 | 1992-03-13 | Semiconductor Energy Lab Co Ltd | 酸化物絶縁膜の作製方法 |
| US6144057A (en) * | 1990-07-24 | 2000-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including a field effect transistor |
| US7335570B1 (en) | 1990-07-24 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulating films, capacitances, and semiconductor devices |
-
1985
- 1985-07-23 JP JP16239085A patent/JPS6223117A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480926A (ja) * | 1990-07-24 | 1992-03-13 | Semiconductor Energy Lab Co Ltd | 酸化物絶縁膜の作製方法 |
| US6144057A (en) * | 1990-07-24 | 2000-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including a field effect transistor |
| US7335570B1 (en) | 1990-07-24 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulating films, capacitances, and semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08172202A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPH11231161A (ja) | 単一チャンバ内で平面光導波路を製作する方法 | |
| JPS6223117A (ja) | 酸化膜の選択形成方法 | |
| JPS61273546A (ja) | 金属シリサイドフオトマスクの製造方法 | |
| JPH1020471A (ja) | 露光マスクの製造方法 | |
| JPS6252550A (ja) | フオトマスク材料 | |
| JPS61185928A (ja) | パタ−ン形成法 | |
| JPS6014474A (ja) | 薄膜トランジスタの製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6358446A (ja) | パタ−ン形成方法 | |
| JP2745988B2 (ja) | フォトマスクの製造方法 | |
| JPH07301907A (ja) | フォトマスク及びその製造方法 | |
| JPS58110044A (ja) | パタ−ン形成方法 | |
| JPS6024933B2 (ja) | 電子線感応性無機レジスト | |
| JPS58213425A (ja) | 電子ビ−ム直接露光用位置合わせマ−クとその製造方法 | |
| JPH09197650A (ja) | レベンソン型位相シフトマスク及びその製造方法 | |
| JPS6227385B2 (ja) | ||
| JPS62293207A (ja) | 光導波路の製造方法 | |
| JPS59100537A (ja) | 電極配線形成方法 | |
| JPS6255653A (ja) | フオトマスクの製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JPH0247848B2 (ja) | ||
| GB2331843A (en) | Patterning thin films on substrates | |
| JPS61245161A (ja) | Ｘ線用マスクの製造方法 |