CN112908856A - 闪存器件的制备方法 - Google Patents

闪存器件的制备方法 Download PDF

Info

Publication number
CN112908856A
CN112908856A CN202110258184.1A CN202110258184A CN112908856A CN 112908856 A CN112908856 A CN 112908856A CN 202110258184 A CN202110258184 A CN 202110258184A CN 112908856 A CN112908856 A CN 112908856A
Authority
CN
China
Prior art keywords
opening
flash memory
floating gate
gate layer
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110258184.1A
Other languages
English (en)
Other versions
CN112908856B (zh
Inventor
王旭峰
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110258184.1A priority Critical patent/CN112908856B/zh
Publication of CN112908856A publication Critical patent/CN112908856A/zh
Application granted granted Critical
Publication of CN112908856B publication Critical patent/CN112908856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种闪存器件的制备方法，包括提供衬底，在所述衬底上依次形成第一介质层、浮栅层及第二介质层；依次刻蚀所述第二介质层及浮栅层以形成开口，所述开口显露出所述第一介质层，刻蚀完成后所述浮栅层形成浮栅尖端；在所述开口的侧壁上形成侧墙；在所述开口中填充擦除栅层；对所述擦除栅层进行退火工艺，且所述退火工艺的工艺气体为氮气。本发明避免浮栅尖端产生钝化，以提高闪存器件的擦除速率。

Description

闪存器件的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种闪存器件的制备方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非易失性存储器中研究的热点，并且闪存被广泛用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中。闪存作为一种非易失性存储器，其工作原理是通过改变晶体管或存贮单元的临界电压来控制栅极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存作为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。闪存的工作原理是通过对浮栅注入或者释放电荷改变存储单元的阈值电压来达到存储或释放数据的目的，擦除的过程是通过隧道效应将电荷拉出浮栅，编程则是通过沟道效应将电荷注入浮栅。若浮栅产生钝化，导致浮栅放电能力降低，影响闪存器件的擦除电压，最终使闪存器件的擦除速率降低。
发明内容
本发明的目的在于提供一种闪存器件的制备方法，以提高闪存器件的擦除速率。
为了达到上述目的，本发明提供了一种闪存器件的制备方法，包括：
提供衬底，在所述衬底上依次形成第一介质层、浮栅层及第二介质层；
依次刻蚀所述第二介质层及浮栅层以形成开口，所述开口显露出所述第一介质层，刻蚀完成后所述浮栅层形成浮栅尖端；
在所述开口的侧壁上形成侧墙；
在所述开口中填充擦除栅层；
对所述擦除栅层进行退火工艺，且所述退火工艺的工艺气体为氮气。
可选的，所述退火工艺的退火温度为820℃～860℃，所述退火工艺的退火时间为30min～60min。
可选的，所述退火工艺的退火温度为850℃，所述退火工艺的退火时间为60min。
可选的，依次刻蚀所述第二介质层及浮栅层以形成开口，所述开口显露出所述第一介质层以及在所述开口的侧壁上形成侧墙的步骤包括：
刻蚀所述第二介质层以形成显露出所述浮栅层的第一开口，在所述第一开口的侧壁上形成第一侧墙；
以所述第一侧墙为掩模刻蚀所述浮栅层以形成显露出所述第一介质层的第二开口，所述第二开口与所述第一开口连通并构成所述开口；
横向湿法刻蚀以减薄所述第一侧墙，以显露出所述浮栅尖端；
在所述第二开口的侧壁上、所述第一侧墙上及所述浮栅尖端上形成第二侧墙，所述第一侧墙及所述第二侧墙构成所述侧墙。
可选的，在所述第二开口的侧壁上及所述第一侧墙上形成第二侧墙之前，还包括：
对所述第二开口底部的衬底进行离子注入以在所述衬底中形成源区。
可选的，在所述开口中填充擦除栅层后，还包括：
在所述擦除栅层上形成氧化层。
可选的，对所述擦除栅层进行退火工艺后，还包括：
刻蚀去除所述第二介质层，以显露出所述第一侧墙的侧面；
以所述第一侧墙为掩模依次刻蚀所述浮栅层及所述第一介质层，以形成显露出所述衬底的表面的第三开口。
可选的，在显露出所述衬底的表面后，还包括：
在所述第三开口的侧壁上形成第三侧墙，所述第三侧墙覆盖所述浮栅层的侧面。
可选的，在所述第三开口的侧壁上形成第三侧墙后，还包括：
在所述第三侧墙及所述第一侧墙上形成字线栅层。
可选的，在所述第三侧墙及所述第一侧墙上形成字线栅层后，还包括：
对所述字线栅层的外侧的衬底进行离子注入以在所述衬底中形成漏区。
在本发明提供的一种闪存器件的制备方法中，在开口中填充形成擦除栅层后，通过对擦除栅层进行退火工艺，退火能够防止后续工艺对擦除栅层的影响，且退火工艺提供的工艺气体为氮气，氮气为惰性气体，化学性质较稳定，氮气不易与浮栅尖端发生反应，使浮栅尖端不易产生钝化，从而保证了浮栅尖端放电能力，提高了闪存器件的擦除速率。
附图说明
图1为本发明一实施例提供的闪存器件的制备方法的方法流程图；
图2～14本发明一实施例提供的闪存器件的制备方法相应步骤的剖面示意图；
图15为闪存器件的制备方法制备的闪存器件与本发明一实施例提供的闪存器件的制备方法制备的闪存器件的擦除电压对比图；
其中，附图标记为：
10-衬底；21-第一介质层；22-第二介质层；31-浮栅层；32-擦除栅层；33-字线栅层；41-第一侧墙；42-第二侧墙；43-第三侧墙；51-第一开口；52-第二开口；53-第三开口；61-源区；62-漏区；70-氧化层。
具体实施方式
在闪存器件的制备中，在对擦除栅层进行退火时是在氧气的环境下进行的，然而在退火过程中，氧气会沿着擦除栅层和浮栅的侧墙边界渗透到浮栅层，导致浮栅层发生一定程度的氧化，造成浮栅尖端钝化，浮栅尖端的钝化会直接影响闪存的擦除电压，导致闪存器件的擦除速率低。
基于此，本实施例提供了提供一种闪存器件的制备方法，在开口中填充形成擦除栅层后，通过对擦除栅层进行退火工艺，退火能够防止后续工艺对擦除栅层的影响，且退火工艺提供的工艺气体为氮气，氮气为惰性气体，化学性质较稳定，氮气不易与浮栅尖端发生反应，使浮栅尖端不易产生钝化，从而保证了浮栅尖端放电能力，提高了闪存器件的擦除速率。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1本实施例提供的闪存器件的制备方法的方法流程图，图2～14本实施例提供的闪存器件的制备方法相应步骤的剖面示意图。请参考图1，闪存器件的制备方法包括：
步骤S1：提供衬底，在衬底上依次形成第一介质层、浮栅层及第二介质层；
步骤S2：依次刻蚀第二介质层及浮栅层以形成开口，开口显露出第一介质层，刻蚀完成后浮栅层形成浮栅尖端；
步骤S3：在开口的侧壁上形成侧墙；
步骤S4：在开口中填充擦除栅层；
步骤S5：对擦除栅层进行退火工艺，且退火工艺的工艺气体为氮气。
下面结合附图对本发明提供的闪存器件的制备方法进行更加详细的描述。
请参考图2，执行步骤S1：提供衬底10，在衬底10上依次形成第一介质层21、浮栅层31及第二介质层22。
具体的，提供衬底10，衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种。在衬底10上依次形成第一介质层21、浮栅层31及第二介质层22，具体是在衬底10上形成第一介质层21，在第一介质层21上形成浮栅层31，在浮栅层31上形成第二介质层22，第一介质层21是为了隔离衬底10与浮栅层31，第二介质层22是为了后续形成侧墙，浮栅层31作为存储电荷的区域，在本实施例中，浮栅层31的材质为多晶硅。
请参考图3及图4，执行步骤S2：依次刻蚀第二介质层22及浮栅层31以形成开口，开口显露出第一介质层21，刻蚀完成后浮栅层31形成浮栅尖端(图4中圆形虚框中所示)。
具体的，刻蚀第二介质层22以形成显露出浮栅层31的第一开口51，然后以第一侧墙41为掩模刻蚀浮栅层31以形成显露出第一介质层21的第二开口52，第二开口52与第一开口51连通并构成开口，在刻蚀完成后，在第一侧墙41下被遮挡的部分浮栅层31形成台阶状的浮栅尖端(图4中圆形虚框中所示)。
请参考图3～图7，执行步骤S3：在开口的侧壁上形成侧墙。
具体的，在第一开口51的侧壁上形成第一侧墙41，第一侧墙41覆盖第一开口51内第二介质层22的侧面，在形成第二开口52后，对第二开口52底部的衬底10进行离子注入以在衬底10中形成源区61；以及，对第一侧墙41进行横向湿法刻蚀以减薄第一侧墙41的至少部分厚度，显露出浮栅尖端(图6中圆形虚框中所示)。再在第二开口52的侧壁上、第一侧墙41上及浮栅尖端上形成第二侧墙42，第二侧墙42覆盖第二开口52内显露的浮栅层31的表面及第一侧墙41的至少部分表面，第一侧墙41及第二侧墙42构成侧墙。
请参考图8及图9，执行步骤S4：在开口中填充擦除栅层32。
具体的，在开口中形成侧墙之后，在开口中填充形成擦除栅层32，擦除栅层32的材质为多晶硅。进而，在擦除栅层32上形成氧化层70，氧化层70用于保护擦除栅层32。
请参考图9，执行步骤S5：对擦除栅层32进行退火工艺，且退火工艺的工艺气体为氮气。
具体的，对擦除栅层32进行退火工艺，退火能够修复晶格缺陷，使擦除栅层32保持稳定，以防止后续工艺对擦除栅层32的影响。在本实施例中，退火工艺提供的工艺气体为氮气，氮气为惰性气体，化学性质较稳定，氮气不易与浮栅层31发生反应，使浮栅尖端不易产生钝化，从而保证了浮栅尖端放电能力，提高了闪存器件的擦除速率。在本实施例中，退火工艺提供的工艺气体为氮气，但不限于此，也可为其它可用于退火工艺的惰性气体。退火工艺的退火温度为820℃～860℃，退火工艺的退火时间为30min～60min；在本实施例中，退火工艺优选的退火温度为850℃，退火工艺优选的退火时间为60min，但不限于此退火温度与退火时间。
请参考图10及图11，进一步地，对擦除栅层32进行退火工艺后，还包括：刻蚀去除第二介质层22，以显露出第一侧墙41的侧面；以及，以第一侧墙41为掩模依次刻蚀浮栅层31及第一介质层21，以形成显露出衬底10的表面的第三开口53。
请参考图12，进一步地，在显露出衬底10的表面后，还包括：在第三开口53的侧壁上形成第三侧墙43，第三侧墙43覆盖浮栅层31的侧面。由于采用沉积工艺形成第三侧墙43，第三侧墙43同样会覆盖于衬底10上。
请参考图13，进一步地，在第三开口53的侧壁上形成第三侧墙43后，还包括：在第三侧墙43及第一侧墙41上形成字线栅层33，字线栅层33的材质为多晶硅。
请参考图14，进一步地，在第三侧墙43及第一侧墙41上形成字线栅层33后，还包括：对字线栅层33的外侧的衬底10进行离子注入以在衬底10中形成漏区62。
图15为闪存器件的制备方法制备的闪存器件与本实施例提供的闪存器件的制备方法制备的闪存器件的擦除电压对比图，请参考图15，分别对采用常规闪存器件的制备方法制备的闪存器件与采用本实施例提供的闪存器件的制备方法制备的闪存器件进行测试，具体是测试闪存器件的擦除电压以判断是否提高了闪存器件的擦除效率。图中的横坐标为1～12表示有12个闪存器件分别为1号～12号，图中的纵坐标表示擦除电压值，单位为V(伏特)，纵坐标示出从8V～11V，图中示出了两条折线，其中一条A为测量12个采用常规闪存器件的制备方法制备的闪存器件的擦除电压的折线，另一条B为测量12个采用本实施例提供的闪存器件的制备方法制备的闪存器件的擦除电压的折线。经过对比可以明显看出，采用本实施例提供的闪存器件的制备方法制备的闪存器件的擦除电压均比采用常规闪存器件的制备方法制备的闪存器件的擦除电压低，而擦除电压越低代表擦除速率越快，因此表明采用本实施例提供的闪存器件的制备方法，能够提高闪存器件的擦除效率。
综上，在本发明提供的一种闪存器件的制备方法中，在开口中填充形成擦除栅层后，通过对擦除栅层进行退火工艺，退火能够防止后续工艺对擦除栅层的影响，且退火工艺提供的工艺气体为氮气，氮气为惰性气体，化学性质较稳定，氮气不易与浮栅尖端发生反应，使浮栅尖端不易产生钝化，从而保证了浮栅尖端放电能力，提高了闪存器件的擦除速率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种闪存器件的制备方法，其特征在于，包括：
提供衬底，在所述衬底上依次形成第一介质层、浮栅层及第二介质层；
依次刻蚀所述第二介质层及浮栅层以形成开口，所述开口显露出所述第一介质层，刻蚀完成后所述浮栅层形成浮栅尖端；
在所述开口的侧壁上形成侧墙；
在所述开口中填充擦除栅层；
对所述擦除栅层进行退火工艺，且所述退火工艺的工艺气体为氮气。
2.如权利要求1所述的闪存器件的制备方法，其特征在于，所述退火工艺的退火温度为820℃～860℃，所述退火工艺的退火时间为30min～60min。
3.如权利要求2所述的闪存器件的制备方法，其特征在于，所述退火工艺的退火温度为850℃，所述退火工艺的退火时间为60min。
4.如权利要求1所述的闪存器件的制备方法，其特征在于，依次刻蚀所述第二介质层及浮栅层以形成开口，所述开口显露出所述第一介质层以及在所述开口的侧壁上形成侧墙的步骤包括：
刻蚀所述第二介质层以形成显露出所述浮栅层的第一开口，在所述第一开口的侧壁上形成第一侧墙；
以所述第一侧墙为掩模刻蚀所述浮栅层以形成显露出所述第一介质层的第二开口，所述第二开口与所述第一开口连通并构成所述开口；
横向湿法刻蚀以减薄所述第一侧墙，以显露出所述浮栅尖端；
在所述第二开口的侧壁上、所述第一侧墙上及所述浮栅尖端上形成第二侧墙，所述第一侧墙及所述第二侧墙构成所述侧墙。
5.如权利要求4所述的闪存器件的制备方法，其特征在于，在所述第二开口的侧壁上及所述第一侧墙上形成第二侧墙之前，还包括：
对所述第二开口底部的衬底进行离子注入以在所述衬底中形成源区。
6.如权利要求1所述的闪存器件的制备方法，其特征在于，在所述开口中填充擦除栅层后，还包括：
在所述擦除栅层上形成氧化层。
7.如权利要求4所述的闪存器件的制备方法，其特征在于，对所述擦除栅层进行退火工艺后，还包括：
刻蚀去除所述第二介质层，以显露出所述第一侧墙的侧面；
以所述第一侧墙为掩模依次刻蚀所述浮栅层及所述第一介质层，以形成显露出所述衬底的表面的第三开口。
8.如权利要求7所述的闪存器件的制备方法，其特征在于，在显露出所述衬底的表面后，还包括：
在所述第三开口的侧壁上形成第三侧墙，所述第三侧墙覆盖所述浮栅层的侧面。
9.如权利要求8所述的闪存器件的制备方法，其特征在于，在所述第三开口的侧壁上形成第三侧墙后，还包括：
在所述第三侧墙及所述第一侧墙上形成字线栅层。
10.如权利要求9所述的闪存器件的制备方法，其特征在于，在所述第三侧墙及所述第一侧墙上形成字线栅层后，还包括：
对所述字线栅层的外侧的衬底进行离子注入以在所述衬底中形成漏区。
CN202110258184.1A 2021-03-09 2021-03-09 闪存器件的制备方法 Active CN112908856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110258184.1A CN112908856B (zh) 2021-03-09 2021-03-09 闪存器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110258184.1A CN112908856B (zh) 2021-03-09 2021-03-09 闪存器件的制备方法

Publications (2)

Publication Number Publication Date
CN112908856A true CN112908856A (zh) 2021-06-04
CN112908856B CN112908856B (zh) 2024-05-14

Family

ID=76107073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110258184.1A Active CN112908856B (zh) 2021-03-09 2021-03-09 闪存器件的制备方法

Country Status (1)

Country Link
CN (1) CN112908856B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172490A1 (en) * 2005-02-02 2006-08-03 Macronix International Co., Ltd. Method of improving flash memory performance
CN101958240A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 浮栅放电尖角的制作方法
CN102637647A (zh) * 2012-04-25 2012-08-15 上海宏力半导体制造有限公司 闪存的存储单元的形成方法
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN103855098A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 闪存的存储单元的形成方法
CN106206598A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN106206451A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
US20170221911A1 (en) * 2016-01-29 2017-08-03 United Microelectronics Corp. Flash memory and method of fabricating the same
CN108122920A (zh) * 2017-12-13 2018-06-05 武汉新芯集成电路制造有限公司 提高浮栅型闪存擦除效率的方法以及浮栅型闪存
CN112086460A (zh) * 2020-10-26 2020-12-15 上海华虹宏力半导体制造有限公司 快闪存储器及快闪存储器的形成方法
CN112234096A (zh) * 2020-10-27 2021-01-15 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172490A1 (en) * 2005-02-02 2006-08-03 Macronix International Co., Ltd. Method of improving flash memory performance
CN101958240A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 浮栅放电尖角的制作方法
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN102637647A (zh) * 2012-04-25 2012-08-15 上海宏力半导体制造有限公司 闪存的存储单元的形成方法
CN103855098A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 闪存的存储单元的形成方法
US20170221911A1 (en) * 2016-01-29 2017-08-03 United Microelectronics Corp. Flash memory and method of fabricating the same
CN106206598A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN106206451A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN108122920A (zh) * 2017-12-13 2018-06-05 武汉新芯集成电路制造有限公司 提高浮栅型闪存擦除效率的方法以及浮栅型闪存
CN112086460A (zh) * 2020-10-26 2020-12-15 上海华虹宏力半导体制造有限公司 快闪存储器及快闪存储器的形成方法
CN112234096A (zh) * 2020-10-27 2021-01-15 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Also Published As

Publication number Publication date
CN112908856B (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
US7667259B2 (en) Non-volatile semiconductor device and method of fabricating embedded non-volatile semiconductor memory device with sidewall gate
JP2008288503A (ja) 半導体装置
CN103426826A (zh) 闪存单元及其形成方法
US8546862B2 (en) Memory cell, an array, and a method for manufacturing a memory cell
CN106024889B (zh) 半导体器件及其制造方法
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR100806787B1 (ko) 플래쉬 반도체 소자의 제조방법
KR100830329B1 (ko) 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치
US7118968B2 (en) Method for manufacturing interpoly dielectric
JP2009177124A (ja) 非揮発性メモリ素子の製造方法
CN112908856B (zh) 闪存器件的制备方法
CN113394222A (zh) 闪存的制备方法
CN110277399B (zh) Sonos存储器及其制造方法
CN113903789A (zh) 闪存存储器及其制造方法、操作方法
CN102800675A (zh) 一种电荷俘获非挥发存储器及其制造方法
KR100800902B1 (ko) 플래시 메모리 소자 제조 방법
CN115000076A (zh) 提高sonos存储器可靠性的方法
WO2022041768A1 (zh) 分栅式闪存器件及其制备方法、电子设备
US8569822B2 (en) Memory structure
KR100640529B1 (ko) 플래시 메모리 소자의 제조 방법
CN118382298A (zh) 半导体结构的形成方法
CN114823684A (zh) 分栅快闪存储单元及其制备方法
CN115411041A (zh) 分栅快闪存储单元及其制备方法
CN115835633A (zh) 一种闪存半导体器件的形成方法
CN113013175A (zh) 一种sonos器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant