TWI618224B - 記憶體結構及其製造方法 - Google Patents

Abstract

一種記憶體結構，包括基底、多個堆疊結構、至少一個隔離結構、第二導體層與第二介電層。堆疊結構設置於基底上。各個堆疊結構包括依序設置在基底上的第一介電層與第一導體層。在相鄰兩個堆疊結構之間具有第一開口，且第一開口延伸至基底中。隔離結構設置於第一開口中，且覆蓋第一介電層的側壁。在隔離結構中具有凹陷，而使得隔離結構的頂部輪廓為漏斗狀。第二導體層設置於堆疊結構上，且填入第一開口中。第二介電層設置於第二導體層與第一導體層之間。

Description

記憶體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種具有淺溝槽隔離(Shallow Trench Isolation，STI)結構的記憶體及其製造方法。

隨著半導體元件積集度的提高，半導體元件的尺寸也隨著不斷地縮小，且半導體元件之間的影響也愈來愈多。一般而言，半導體元件之間是藉由隔離結構來彼此隔離，避免過多的影響，並提升元件的可靠度。在記憶體元件中，若隔離結構的高度太低，容易產生程式化時的互相干擾，且可能會對穿隧介電層造成傷害，而使得記憶體元件的可靠度降低。若隔離結構的高度太高，會導致閘極耦合率（Gate Coupling Ratio，GCR）下降，而降低記憶體元件的效能。

本發明提供一種記憶體結構與其製造方法，其可有效地提高記憶體元件的效能與可靠度。

本發明提出一種記憶體結構，包括基底、多個堆疊結構、至少一個隔離結構、第二導體層與第二介電層。堆疊結構設置於基底上。各個堆疊結構包括依序設置在基底上的第一介電層與第一導體層。在相鄰兩個堆疊結構之間具有第一開口，且第一開口延伸至基底中。隔離結構設置於第一開口中，且覆蓋第一介電層的側壁。在隔離結構中具有凹陷，而使得隔離結構的頂部輪廓為漏斗狀。第二導體層設置於堆疊結構上，且填入第一開口中。第二介電層設置於第二導體層與第一導體層之間。

本發明提出一種記憶體結構的製造方法，包括以下步驟。在基底上形成多個堆疊結構。各個堆疊結構包括依序設置在基底上的第一介電層與第一導體層。在相鄰兩個堆疊結構之間具有第一開口，且第一開口延伸至基底中。在第一開口中形成至少一個隔離結構。隔離結構覆蓋第一介電層的側壁。在隔離結構中具有凹陷，而使得隔離結構的頂部輪廓為漏斗狀。在堆疊結構上形成第二介電層。在第二介電層上形成第二導體層。第二導體層填入第一開口中。

基於上述，在本發明的記憶體結構及其製造方法中，在隔離結構中具有凹陷，而使得隔離結構的頂部輪廓為漏斗狀。由於記憶體結構具有頂部輪廓為漏斗狀的隔離結構，所以隔離結構在第一開口的側壁保有一定的高度，且覆蓋住第一介電層的側壁，因此隔離結構可保護第一介電層的側壁，且可防止程式化時的互相干擾，以提升記憶體元件的可靠度。此外，由於在頂部輪廓為漏斗狀的隔離結構中具有凹陷，因此可有效地提升閘極耦合率，進而提升記憶體元件的效能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1A，在基底100上依序形成第一介電材料層102、第一導體材料層104、緩衝材料層106與罩幕材料層108。基底100可為半導體基底，如矽基底。第一介電材料層102的材料例如是氧化矽，且例如是以熱氧化法形成。第一導體材料層104的材料例如是摻雜多晶矽，且例如是以化學氣相沉積法形成。緩衝材料層106的材料例如是氧化矽，且例如是以化學氣相沉積法形成。罩幕材料層108的材料例如是氮化矽，且例如是以化學氣相沉積法形成。

接著，在罩幕材料層108上形成圖案化光阻層110。圖案化光阻層110可藉由微影製程所形成。

然後，請參照圖1B，以圖案化光阻層110為罩幕，移除部份罩幕材料層108、部份緩衝材料層106、部份第一導體材料層104、部份第一介電材料層102與部份基底100，而形成第一開口112，且依序在基底100上形成第一介電層102a、第一導體層104a、緩衝層106a與罩幕層108a。第一介電層102a可用以作為穿隧介電層，且第一導體層104a可用以作為浮置閘極。

接下來，移除圖案化光阻層110。圖案化光阻層110的移除方法例如是乾式去光阻法或濕式去光阻法。

之後，請參照圖1C，可在第一開口112的表面上形成襯材料層114。舉例來說，襯材料層114可形成在第一開口112中的基底100的表面上、第一介電層102a的側壁上、第一導體層104a的側壁上與緩衝層106a的側壁上。襯材料層114的材料例如是氧化物，如氧化矽。襯材料層114的形成方法例如是臨場蒸氣產生法(ISSG)或電漿式氧化製程(Plasma Oxidation)。

繼之，形成填入第一開口112中的第一隔離材料層116。第一隔離材料層116可位於襯材料層114上。在第一隔離材料層116中具有第二開口118。第一隔離材料層116的材料例如是氧化物，如氧化矽。第一隔離材料層116的形成方法例如是進行增強高深寬比溝填製程(eHARP)。

隨後，在第一隔離材料層116上形成填滿第二開口118的第二隔離材料層120。第二隔離材料層120的材料例如是氧化物，如旋塗式玻璃(SPIN-ON GLASS，SOG)。第二隔離材料層120的形成方法例如是旋轉塗佈法。

再者，請參照圖1D，移除位於第一開口112以外的第二隔離材料層120與第一隔離材料層116。移除方法例如是化學機械研磨法。

接著，請參照圖1E，進行第一乾蝕刻製程，以移除位於第一開口112中的部份第一隔離材料層116與部份第二隔離材料層120，進而降低第一隔離材料層116的高度與第二隔離材料層120的高度。第一乾蝕刻製程例如是反應性離子蝕刻(RIE)製程。此外，在第一乾蝕刻製程中，可同時移除部份襯材料層114。

然後，請參照圖1F，進行第一濕蝕刻製程，以移除罩幕層108a。第一濕蝕刻製程所使用的蝕刻劑例如是熱磷酸。

接下來，請參照圖1G，進行第二乾蝕刻製程，以移除位於第一導體層104a的側壁上的部份第一隔離材料層116，而形成第一隔離層116a。第二乾蝕刻製程例如是SiCoNi蝕刻製程。此外，在第二乾蝕刻製程中，可同時移除部份襯材料層114，而形成襯層114a，且可同時移除部份第二隔離材料層120，亦可同時移除緩衝層106a，而在基底100上形成多個堆疊結構122。堆疊結構122包括依序設置在基底100上的第一介電層102a與第一導體層104a。

之後，請參照圖1H，進行第二濕蝕刻製程，以移除位於第二開口118中的部份第二隔離材料層120，而形成第二隔離層120a。第二隔離層120a的頂部低於第一隔離層116a的頂部。此外，在第二乾蝕刻製程中，可同時移除部份第一隔離層116a與部份襯層114a。第二濕蝕刻製程所使用的蝕刻劑例如是稀釋氫氟酸。第二濕蝕刻製程對第二隔離材料層120的移除速度例如是大於對第一隔離層116a的移除速度。

此外，可由第一隔離層116a與第二隔離層120a在第一開口112中形成至少一個隔離結構124。在此實施例中，是以形成多個隔離結構124為例進行說明，但本發明並不以此為限。隔離結構124覆蓋第一介電層102a的側壁。第一隔離層116a的材料例如是增強高深寬比溝填製程氧化物(eHARP oxide)。隔離結構124更可包括襯層114a。襯層114a位於第一隔離層116a與基底100之間以及第一隔離層116a與堆疊結構122之間。襯層114a的材料例如是臨場蒸氣產生氧化物(ISSG oxide)。

另外，由於第二隔離層120a的頂部低於第一隔離層116a的頂部，因此在隔離結構124中具有凹陷126，而使得隔離結構124的頂部輪廓為漏斗狀。凹陷126可位於第二隔離層120a。隔離結構124的頂部例如是低於堆疊結構122的頂部。凹陷126的形狀例如是弧形。凹陷126的寬度例如是相鄰兩個堆疊結構122的間距的25%至50%。

接下來，請參照圖1I，在堆疊結構122上形成第二介電層128。第二介電層128可用以作為閘間介電層。第二介電層128可為多層結構或單層結構。多層結構例如是氧化矽層/氮化矽層/氧化矽層的複合層。單層結構例如是氧化矽層。

隨後，在第二介電層128上形成第二導體層130。第二導體層130填入第一開口112中。在此實施例中，第二導體層130是以填滿第一開口112為例來進行說明。第二導體層130可用以作為控制閘極。第二導體層130的材料例如是摻雜多晶矽，且例如是以化學氣相沉積法形成。

基於上述實施例可知，在上述記憶體結構132的製造方法中，在隔離結構124中具有凹陷126，而使得隔離結構124的頂部輪廓為漏斗狀。由於記憶體結構132具有頂部輪廓為漏斗狀的隔離結構124，所以隔離結構124在第一開口112的側壁保有一定的高度，且覆蓋住第一介電層102a的側壁，因此隔離結構124可保護第一介電層102a的側壁，且可防止程式化時的互相干擾，以提升記憶體元件的可靠度。此外，由於在頂部輪廓為漏斗狀的隔離結構124中具有凹陷126，因此可有效地提升閘極耦合率，進而提升記憶體元件的效能。

以下，藉由圖1I來說明上述實施例的記憶體結構132。

請參照圖1I，記憶體結構132包括基底100、多個堆疊結構122、至少一個隔離結構124、第二導體層130與第二介電層128。堆疊結構122設置於基底100上。各個堆疊結構122包括依序設置在基底100上的第一介電層102a與第一導體層104a。在相鄰兩個堆疊結構122之間具有第一開口112，且第一開口112延伸至基底100中。隔離結構124設置於第一開口112中，且覆蓋第一介電層102a的側壁。在隔離結構124中具有凹陷126，而使得隔離結構124的頂部輪廓為漏斗狀。隔離結構124包括第一隔離層116a與第二隔離層120a。第一隔離層116a設置於第一開口112中，且在第一隔離層116a中具有第二開口118。位於第一開口112的側壁上的第一隔離層116a的頂部高於第一介電層102a的頂部。第二隔離層120a設置於第二開口118中。第二隔離層120a的頂部低於第一隔離層116a的頂部。隔離結構124更包括襯層114a。襯層114a設置於第一隔離層116a與基底100之間以及第一隔離層116a與堆疊結構122之間。第二導體層130設置於堆疊結構122上，且填入第一開口112中。第二介電層128設置於第二導體層130與第一導體層104a之間。此外，第二介電層128更可設置於第二導體層130與隔離結構124之間。

綜上所述，在上述記憶體結構及其製造方法中，由於在隔離結構中具有凹陷，而使得隔離結構的頂部輪廓為漏斗狀，因此可有效地防止程式化時的互相干擾並提升閘極耦合率，進而提升記憶體元件的可靠度與效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

102‧‧‧第一介電材料層

102a‧‧‧第一介電層

104‧‧‧第一導體材料層

104a‧‧‧第一導體層

106‧‧‧緩衝材料層

106a‧‧‧緩衝層

108‧‧‧罩幕材料層

108a‧‧‧罩幕層

110‧‧‧圖案化光阻層

112‧‧‧第一開口

114‧‧‧襯材料層

114a‧‧‧襯層

116‧‧‧第一隔離材料層

116a‧‧‧第一隔離層

118‧‧‧第二開口

120‧‧‧第二隔離材料層

120a‧‧‧第二隔離層

122‧‧‧堆疊結構

124‧‧‧隔離結構

126‧‧‧凹陷

128‧‧‧第二介電層

130‧‧‧第二導體層

132‧‧‧記憶體結構

圖1A至圖1I為本發明一實施例的記憶體結構的製造流程剖面圖。

Claims (14)

1. 一種記憶體結構，包括：一基底；多個堆疊結構，設置於該基底上，其中各該堆疊結構包括依序設置在該基底上的一第一介電層與一第一導體層，在相鄰兩個堆疊結構之間具有一第一開口，且該第一開口延伸至該基底中；至少一隔離結構，設置於該第一開口中，且覆蓋該第一介電層的側壁，其中在該至少一隔離結構中具有一凹陷，而使得該至少一隔離結構的頂部輪廓為漏斗狀，其中該至少一隔離結構包括：一第一隔離層，設置於該第一開口中，且在該第一隔離層中具有一第二開口，其中位於該第一開口的側壁上的該第一隔離層的頂部高於該第一介電層的頂部；一第二隔離層，設置於該第二開口中，其中該第二隔離層的頂部低於該第一隔離層的頂部；以及一襯層，位於該第一隔離層與該基底之間以及該第一隔離層與該些堆疊結構之間；一第二導體層，設置於該些堆疊結構上，且填入該第一開口中；以及一第二介電層，設置於該第二導體層與該第一導體層之間。
2. 如申請專利範圍第1項所述的記憶體結構，其中該至少一隔離結構的頂部低於該些堆疊結構的頂部。
3. 如申請專利範圍第1項所述的記憶體結構，其中該凹陷的形狀包括弧形。
4. 如申請專利範圍第1項所述的記憶體結構，其中該凹陷的寬度為相鄰兩個堆疊結構的間距的25%至50%。
5. 如申請專利範圍第1項所述的記憶體結構，其中該凹陷位於該第二隔離層。
6. 如申請專利範圍第1項所述的記憶體結構，其中該襯層的材料包括臨場蒸氣產生氧化物，該第一隔離層的材料包括增強高深寬比溝填製程氧化物，該第二隔離層的材料包括旋塗式玻璃。
7. 一種記憶體結構的製造方法，包括：在一基底上形成多個堆疊結構，其中各該堆疊結構包括依序設置在該基底上的一第一介電層與一第一導體層，在相鄰兩個堆疊結構之間具有一第一開口，且該第一開口延伸至該基底中；在該第一開口中形成至少一隔離結構，其中該至少一隔離結構覆蓋該第一介電層的側壁，且在該至少一隔離結構中具有一凹陷，而使得該至少一隔離結構的頂部輪廓為漏斗狀，其中該至少一隔離結構的形成方法包括：形成填入該第一開口中的一第一隔離材料層，其中在該第一隔離材料層中具有一第二開口；在該第一隔離材料層上形成填滿該第二開口的一第二隔離材料層；移除位於該第一開口以外的該第二隔離材料層與該第 一隔離材料層；進行一第一乾蝕刻製程，以移除位於該第一開口中的部份該第一隔離材料層與部份該第二隔離材料層；進行一第二乾蝕刻製程，以移除位於該第一導體層的側壁上的部份該第一隔離材料層，而形成一第一隔離層；以及進行一濕蝕刻製程，以移除位於該第二開口中的部份該第二隔離材料層，而形成一第二隔離層，其中該第二隔離層的頂部低於該第一隔離層的頂部；在該些堆疊結構上形成一第二介電層；以及在該第二介電層上形成一第二導體層，其中該第二導體層填入該第一開口中。
8. 如申請專利範圍第7項所述的記憶體結構的製造方法，其中該些堆疊結構與該第一開口的形成方法包括：在該基底上依序形成一第一介電材料層、一第一導體材料層、一緩衝材料層與一罩幕材料層；在該罩幕材料層上形成一圖案化光阻層；以該圖案化光阻層為罩幕，移除部份該罩幕材料層、部份該緩衝材料層、部份該第一導體材料層、部份該第一介電材料層與部份該基底，而形成該第一開口，且依序在該基底上形成該第一介電層、該第一導體層、緩衝層與罩幕層；以及移除該圖案化光阻層。
9. 如申請專利範圍第7項所述的記憶體結構的製造方法， 其中該至少一隔離結構的形成方法更包括：在形成該第一隔離層之前，在該第一開口的表面上形成一襯材料層。
10. 如申請專利範圍第9項所述的記憶體結構的製造方法，其中該襯材料層的形成方法包括臨場蒸氣產生法或電漿式氧化製程，該第一隔離材料層的形成方法包括進行增強高深寬比溝填製程，該第二隔離材料層的形成方法包括旋轉塗佈法。
11. 如申請專利範圍第7項所述的記憶體結構的製造方法，其中該第一乾蝕刻製程包括反應性離子蝕刻製程。
12. 如申請專利範圍第7項所述的記憶體結構的製造方法，其中該第二乾蝕刻製程包括SiCoNi蝕刻製程。
13. 如申請專利範圍第7項所述的記憶體結構的製造方法，其中該濕蝕刻製程所使用的蝕刻劑包括稀釋氫氟酸。
14. 如申請專利範圍第7項所述的記憶體結構的製造方法，其中該濕蝕刻製程對該第二隔離材料層的移除速度大於對該第一隔離層的移除速度。