KR20060100084A - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 게이트 전극과 활성 영역간 접촉 면적을 증가시키기 위한 스텝 게이트 영역 형성시 상기 활성 영역을 리세스시키는 공정을 먼저 진행하고 소자 분리용 트렌치를 형성하여 활성 영역 상부의 라운드 모양을 유지하며, 상기 리세스 공정 진행시 활성 영역간의 절연물질인 HDP 산화막을 형성되지 않았기 때문에 실리콘 혼(Horn)의 발생을 방지하는 기술을 나타낸다.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도들.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 게이트 전극과 활성 영역간 접촉 면적을 증가시키기 위한 스텝 게이트 영역 형성시 상기 활성 영역을 리세스시키는 공정을 먼저 진행하고 소자 분리용 트렌치를 형성하여 활성 영역 상부의 라운드 모양을 유지하며, 상기 리세스 공정 진행시 활성 영역간의 절연물질인 HDP 산화막을 형성되지 않았기 때문에 실리콘 혼(Horn)의 발생을 방지하는 기술을 나타낸다.

반도체 소자의 디자인 룰이 감소하면서 게이트의 폭이 감소하고 이에 따라 채널 길이가 감소하게 되면서 소자의 신뢰성 확보가 어려워졌다. 이 때문에 채널 길이를 증가시키기 위하여 게이트가 지나가는 반도체 기판의 활성 영역을 소정 깊이 리세스시켜 게이트 전극과 활성 영역의 접촉 면적을 증가시켜 전하가 이동하는 경로를 길게 만들어 주어 채널 길이를 증가시키는 리세스 게이트를 형성한다.

상술한 종래 기술에 따른 반도체 소자의 제조 방법에서 소자 분리 영역 형성 공정 진행 후 반도체 기판을 리세스시키는 공정을 진행하기 때문에 리세스된 활성 영역에서는 소자 분리 영역 형성 공정 진행시 상기 소자 분리 영역 상부의 라운드 모양이 없어지게 되어 소자의 특성이 열화되는 문제점이 있다. 또한, 리세스 공정 진행시 활성 영역간의 절연물질인 HDP 산화막과 활성 영역인 실리콘층을 동시에 식각하기 때문에 두 영역의 경계지역에 실리콘이 솟아있는 모양으로 남겨지는 혼(Horn)이 형성되고 이로인해 소자 구동시 누설 전류가 발생하는 문제점이 있다.

상기 문제점을 해결하기 위하여, 게이트 전극과 활성 영역간 접촉 면적을 증가시키기 위한 스텝 게이트 영역 형성시 상기 활성 영역을 리세스시키는 공정을 먼저 진행하고 소자 분리용 트렌치를 형성하여 활성 영역 상부의 라운드 모양을 유지하며, 상기 리세스 공정 진행시 활성 영역간의 절연물질인 HDP 산화막을 형성하기 전이기 때문에 실리콘 혼(Horn)의 발생이 방지되는 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.

본 발명에 따른 반도체 소자의 제조 형성 방법은

반도체 기판 상부에 스텝 게이트 영역을 노출시키는 감광막 패턴을 형성하는 단계와,

상기 감광막 패턴을 마스크로 상기 반도체 기판을 식각하여 스텝 게이트 영역을 형성한 후 상기 감광막 패턴을 제거하는 단계와,

상기 반도체 기판 상부에 패드 산화막, 하드 마스크층 및 평탄화된 버퍼 산화막을 형성하는 단계와,

상기 버퍼 산화막 상부에 소자 분리용 마스크 패턴을 형성하는 단계;

상기 소자 분리용 마스크를 식각 마스크로 상기 버퍼 산화막, 하드 마스크층, 패드 산화막 및 소정 깊이의 반도체 기판을 식각하여 소자 분리 영역을 정의하는 트렌치를 형성하는 단계와,

전체 표면 상부에 상기 트렌치를 매립하는 HDP 산화막을 형성하는 단계와,

상기 패드 산화막이 노출될때까지 평탄화 식각 공정을 수행하는 단계와,

상기 패드 산화막을 제거하는 단계

를 포함하는 것을 특징으로 한다.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.

도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 제조 형성 방법을 도시한 단면도들이다.

도 1a를 참조하면, 반도체 기판(100) 상부에 스텝 게이트 영역(120)을 노출시키는 감광막 패턴(110)을 형성한다.

도 1b를 참조하면, 감광막 패턴(110)을 마스크로 반도체 기판(100)을 식각하여 단차가 형성되는 스텝 게이트 영역(120)을 형성한 후 감광막 패턴(110)을 제거한다.

도 1c를 참조하면, 반도체 기판(100) 상부에 패드 산화막(130), 하드 마스크 층(140) 및 평탄화된 버퍼 산화막(150)을 형성한다. 여기서, 패드 산화막(130)은 식각 방지막 역할을 하며, 하드 마스크층(140)은 폴리실리콘층 또는 실리콘 질화막으로 형성한다.

도 1d를 참조하면, 버퍼 산화막(150) 상부에 소자 분리용 마스크(160)를 형성한다. 여기서, 버퍼 산화막(150)은 생략 할 수 도 있다.

도 1e 및 도 1f를 참조하면, 소자 분리용 마스크(160)를 식각 마스크로 버퍼 산화막(150), 하드 마스크층(140), 패드 산화막(130) 및 소정 깊이의 반도체 기판(100)을 식각하여 소자 분리 영역을 정의하는 트렌치(170)를 형성한다. 여기서, 하드 마스크층(140)은 HBr 또는 Cl₂를 사용하여 식각한다. 또한, 패드 산화막(130)의 식각 공정은 CxHyFz 계열의 가스를 사용하여 상부에 라운드 모양으로 형성되도록 수행하는 것이 바람직하며, 더 바람직하게는 CxHyFz 계열의 CHF₃를 50 내지 100 sccm의 유량으로 20 내지 50 mTorr 압력하에서 수행한다.

또한, 소자 분리 영역을 정의하는 트렌치(170) 형성 공정은 HBr 가스를 이용하여 수행하는 것이 바람직하다.

도 1g를 참조하면, 트렌치(170)를 매립하는 갭필 산화막(180)을 형성한다.

도 1h를 참조하면, 패드 산화막(130)이 노출될때까지 평탄화 식각 공정을 수행한 후 패드 산화막(130)을 제거한다.

여기서, 패드 산화막(130)은 HBr 또는 Cl₂를 사용한건식 또는 습식 식각 공정을 수행하여 제거하는 것이 바람직하다.

본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판의 활성 영역 상에 스텝 게이트 영역을 형성하는 공정에서 스텝 게이트 영역의 리세스 공정을 진행한 후 소자 분리용 트렌치를 형성하여 상기 소자 분리용 트렌치 상부의 라운드 모양을 유지할 수 있어 전기적 특성 및 수율이 향상되는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

1. 반도체 기판 상부에 스텝 게이트 영역을 노출시키는 감광막 패턴을 형성하는 단계;

   상기 감광막 패턴을 마스크로 상기 반도체 기판을 식각하여 스텝 게이트 영역을 형성한 후 상기 감광막 패턴을 제거하는 단계;

   상기 반도체 기판 상부에 패드 산화막, 하드 마스크층 및 평탄화된 버퍼 산화막을 형성하는 단계;

   상기 버퍼 산화막 상부에 소자 분리용 마스크 패턴을 형성하고 상기 버퍼 산화막, 하드 마스크층, 패드 산화막 및 소정 깊이의 반도체 기판을 식각하여 소자 분리 영역을 정의하는 트렌치를 형성하는 단계;

   전체 표면 상부에 상기 트렌치를 매립하는 HDP 산화막을 형성하는 단계;

   상기 패드 산화막이 노출될때까지 평탄화 식각 공정을 수행하는 단계; 및

   상기 패드 산화막을 제거하는 단계;

   를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 하드 마스크층은 폴리실리콘층 또는 실리콘질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제 2 항에 있어서,

   상기 하드 마스크층은 HBr 또는 Cl₂를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
4. 제 1 항에 있어서,

   상기 패드 산화막 식각 공정은 CxHyFz 계열의 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
5. 제 4 항에 있어서,

   상기 식각 공정은 CxHyFz 계열의 CHF₃를 50 내지 100 sccm의 유량으로 20 내지 50 mTorr의 압력하에서 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
6. 제 1 항에 있어서,

   상기 트렌치 형성 공정은 HBr 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
7. 제 1 항에 있어서,

   상기 하드 마스크층 및 패드 산화막은 건식 또는 습식 식각 공정을 수행하여 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법.

Images