KR20070114462A - 반도체소자의 랜딩플러그컨택 형성방법 - Google Patents

반도체소자의 랜딩플러그컨택 형성방법 Download PDF

Info

Publication number
KR20070114462A
KR20070114462A KR1020060048048A KR20060048048A KR20070114462A KR 20070114462 A KR20070114462 A KR 20070114462A KR 1020060048048 A KR1020060048048 A KR 1020060048048A KR 20060048048 A KR20060048048 A KR 20060048048A KR 20070114462 A KR20070114462 A KR 20070114462A
Authority
KR
South Korea
Prior art keywords
landing plug
plug contact
film
forming
hard mask
Prior art date
Application number
KR1020060048048A
Other languages
English (en)
Inventor
황경호
이원모
임지민
김규태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060048048A priority Critical patent/KR20070114462A/ko
Publication of KR20070114462A publication Critical patent/KR20070114462A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체소자의 랜딩플러그컨택 형성방법은, 반도체기판 위에 게이트스택을 형성하는 단계와, 게이트스택 측면에 게이트스페이서막을 형성하는 단계와, 게이트스페이서막 사이의 공간이 매립되도록 전면에 랜딩플러그컨택용 도전막을 증착하는 단계와, 랜딩플러그컨택용 도전막 위에 랜딩플러그컨택용 도전막의 일부 표면을 노출시키는 하드마스크막패턴을 형성하는 단계와, 하드마스크막패턴을 이용한 식각으로 노출된 랜딩플러그컨택용 도전막을 제거하는 단계와, 랜딩플러그컨택용 도전막이 제거된 부분이 매립되도록 전면에 절연막을 형성하는 단계와, 그리고 절연막 및 랜딩플러그컨택용 도전막의 상부를 평탄화하여 분리된 랜딩플러그컨택을 형성하는 단계를 포함한다.
랜딩플러그컨택, 자기정렬컨택(SAC), 브리지

Description

반도체소자의 랜딩플러그컨택 형성방법{Method of fabricating the landing plug contact in the semiconductor device}
도 1 내지 도 11은 본 발명의 일 실시예에 따른 반도체소자의 랜딩플러그컨택 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
도 12 내지 도 18은 본 발명의 다른 실시예에 따른 반도체소자의 랜딩플러그컨택 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 랜딩플러그컨택(LPC; Landing Plug Contact) 형성방법에 관한 것이다.
반도체 메모리소자의 집적도가 증가함에 따라, 트랜지스터와 커패시터로 구성되는 디램(DRAM; Dynamic Random Access Memory) 소자의 경우, 반도체기판의 불순물영역과 비트라인 및 스토리지노드 사이의 전기적 연결을 위해 랜딩플러그컨택(landing plug contact)을 이용하고 있다. 즉 게이트스택으로 이루어지는 워드라인 사이의 공간 중에서 반도체기판의 불순물영역과 접하는 공간에 도전막을 채워 랜딩플러그컨택을 형성하고, 비트라인컨택 및 스토리지노드컨택을 이 랜딩플러그컨 택에 연결되도록 형성한다.
랜딩플러그컨택을 형성하기 위해서는, 게이트스택과 랜딩플러그컨택 사이를 절연하기 위한 게이트스페이서막을 반도체기판 위의 게이트스택 측면에 형성한다. 그리고 전면에 절연막을 증착한 후에 평탄화를 수행한다. 이어서 자기정렬컨택(SAC; Self Align Contact) 식각을 수행하여 랜딩플러그컨택이 형성될 게이트스택 사이로 반도체기판이 노출되도록 한다. 다음에 게이트스택 사이의 공간이 채워지도록 랜딩플러그컨택용 도전막, 예컨대 폴리실리콘막을 증착한 후에 평탄화시켜 인접하는 랜딩플러그컨택을 상호 분리시킨다.
그런데 이와 같은 랜딩플러그컨택 형성과정에서, 자기정렬컨택(SAC) 식각시 과도한 식각으로 인하여 게이트스페이서막도 함께 식각되거나, 또는 게이트스택 상부에 위치하여 하부의 게이트도전막을 보호하기 위한 하드마스크질화막의 손실(loss)이 과도하게 발생될 수 있다. 게이트스페이서막이 함께 식각되는 경우, 랜딩플러그컨택과 게이트스택 사이의 전기적인 절연이 이루어지지 않게 되어 소자의 오동작을 유발할 수 있다. 또한 하드마스크질화막의 손실이 과도하게 발생되는 경우에는, 게이트스택과 비트라인컨택 사이의 브리지(bridge)나, 게이트스택과 스토리지노드컨택 사이의 브리지가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 랜딩플러그컨택 형성과정에서 게이트스페이서막이나 하드마스크질화막의 지나친 손실을 억제함으로써 브리지로 인한 소자의 오동작이 억제되도록 하는 반도체소자의 랜딩플러그컨택 형성방법을 제공하 는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체소자의 랜딩플러그컨택 형성방법은, 반도체기판 위에 게이트스택을 형성하는 단계; 상기 게이트스택 측면에 게이트스페이서막을 형성하는 단계; 상기 게이트스페이서막 사이의 공간이 매립되도록 전면에 랜딩플러그컨택용 도전막을 증착하는 단계; 상기 랜딩플러그컨택용 도전막 위에 상기 랜딩플러그컨택용 도전막의 일부 표면을 노출시키는 하드마스크막패턴을 형성하는 단계; 상기 하드마스크막패턴을 이용한 식각으로 상기 노출된 랜딩플러그컨택용 도전막을 제거하는 단계; 상기 랜딩플러그컨택용 도전막이 제거된 부분이 매립되도록 전면에 절연막을 형성하는 단계; 및 상기 절연막 및 랜딩플러그컨택용 도전막의 상부를 평탄화하여 상호 분리된 랜딩플러그컨택을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 랜딩플러그컨택용 도전막은 폴리실리콘막으로 형성할 수 있다.
상기 하드마스크막패턴은 질화막으로 형성할 수 있다.
상기 절연막은 보론포스포러스실리게이트글라스(BPSG)막으로 형성할 수 있다.
상기 평탄화는 화학적기계적폴리싱 방법을 사용하여 수행할 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체소자의 랜딩플러그컨택 형성방법은, 반도체기판 위에 게이트스택을 형성하는 단계; 상기 게이트스택 측면에 게이트스페이서막을 형성하는 단계; 상기 게이트스페이서 막 사이의 공간이 매립되도록 전면에 랜딩플러그컨택용 도전막을 증착하는 단계; 상기 랜딩플러그컨택용 도전막의 상부를 제거하여 상호 분리된 랜딩플러그컨택을 형성하는 단계; 상기 게이트스택 및 랜딩플러그컨택 위에 상기 랜딩플러그컨택의 일부를 노출시키는 마스크막패턴을 형성하는 단계; 상기 마스크막패턴을 이용한 식각으로 상기 노출된 랜딩플러그컨택을 제거하는 단계; 및 상기 랜딩플러그컨택이 제거된 부분을 절연막으로 매립시키는 단계를 포함하는 것을 특징으로 한다.
상기 랜딩플러그컨택용 도전막은 폴리실리콘막 또는 에피성장된 단결정 실리콘막으로 형성할 수 있다.
상기 랜딩플러그컨택용 도전막의 상부를 제거하여 상호 분리된 랜딩플러그컨택을 형성하는 단계는, 콜로다이 또는 연무질실리카를 연마제로 이용한 화학적기계적폴리싱 방법을 사용하여 수행할 수 있다.
상기 마스크막패턴을 이용한 식각으로 상기 노출된 랜딩플러그컨택을 제거하는 단계는, 건식식각방법을 사용하여 수행할 수 있다.
상기 랜딩플러그컨택이 제거된 부분을 절연막으로 매립시키는 단계는, 상기 랜딩플러그컨택이 제거된 부분이 매립되도록 전면에 절연막을 형성하는 단계와, 그리고 화학적기계적폴리싱 방법을 사용한 평탄화로 상기 게이트스택이 노출되도록 하는 단계를 포함할 수 있다.
이 경우, 상기 화학적기계적폴리싱 방법을 사용한 평탄화는, 세리아 계열의 연마제가 첨가된 고선택비 슬러리를 이용하여 수행할 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 내지 도 11은 본 발명의 일 실시예에 따른 반도체소자의 랜딩플러그컨택 형성방법을 설명하기 위하여 나타내 보인 도면들이다. 도 2는 도 1의 선 II-II'를 따라 절단하여 나타내 보인 단면도이다. 도 7은 도 6의 선 VII-VII'를 따라 절단하여 나타내 보인 단면도이다. 도 9는 도 8의 선 IX-IX'를 따라 절단하여 나타내 보인 단면도이다. 그리고 도 11은 도 10의 선 XI-XI'를 따라 절단하여 나타내 보인 단면도이다.
먼저 도 1 및 도 2를 참조하면, 반도체기판(100)은 소자분리막(101)에 의해 한정되는 복수개의 셀영역(102)을 갖는다. 반도체기판(100)의 셀영역(102)에는 리세스채널용 트랜치(103)가 배치된다. 리세스채널용 트랜치(103)에는 게이트절연막(110)이 배치된다. 이와 같은 구조가 준비되면, 게이트절연막(110) 위에 스트라이프 형태의 게이트스택(120)을 형성한다. 게이트스택(120)은 폴리실리콘막(121), 텅스텐실리사이드막(122) 및 하드마스크 질화막(123)이 순차적으로 적층되는 구조를 갖는다. 다음에 폴리실리콘막(121) 및 텅스텐실리사이드막(122)의 측면과, 반도체기판(100)의 노출부분 위에 측벽산화막(131)을 형성하고, 전면에 게이트스페이서막(132) 및 USG(Undoped Silicate Glass)막(133)을 순차적으로 형성한다.
다음에 도 3을 참조하면, USG막(133), 게이트스페이서막(132) 및 측벽산화막(131)에 대한 식각을 순차적으로 수행하여, 랜딩플러그컨택이 형성될 영역의 반 도체기판(100)이 노출되도록 한다. 이때 반도체기판(100)을 약간 오버식각(over etch)한다.
다음에 도 4 및 도 5를 참조하면, 전면에 랜딩플러그컨택용 도전막(140)을 증착한다. 랜딩플러그컨택용 도전막(140)을 증착함으로써, 랜딩플러그컨택이 형성될 영역, 즉 게이트스택(120) 사이의 공간이 랜딩플러그컨택용 도전막(140)에 의해 매립된다. 랜딩플러그컨택용 도전막(140)은 폴리실리콘막으로 형성할 수 있다. 이어서 랜딩플러그컨택용 도전막(140)의 상부를 평탄화시킨다. 이 평탄화는 화학적기게적폴리싱(CMP; Chemical Mechanical Polishing)방법을 사용하여 수행할 수 있다.
다음에 도 6 및 도 7을 참조하면, 랜딩플러그컨택용 도전막(140) 위에 하드마스크막패턴(150)을 형성한다. 이 하드마스크막패턴(150)은 랜딩플러그컨택이 형성될 부분의 랜딩플러그컨택용 도전막(140)은 덮는 반면, 나머지 랜딩플러그컨택용 도전막(140)은 노출시키는 개구부(151)를 갖도록 형성된다. 상기 하드마스크막패턴(150)은 질화막으로 형성할 수 있다. 이어서 하드마스크막패턴(150)을 식각마스크로 한 식각으로 노출된 랜딩플러그컨택용 도전막(140)을 제거한다. 이후 세정공정을 수행하여 폴리머를 제거한 후에 하드마스크막패턴(150)을 제거한다.
다음에 도 8 및 도 9를 참조하면, 전면에 층간절연막(160)을 형성한다. 층간절연막(160)은 보론포스포러스실리게이트글라스(BPSG; Boron Phoshpo견 Silicate Glass)막으로 형성할 수 있다. 층간절연막(160)은, 랜딩플러그컨택이 형성될 영역에서는 랜딩플러그컨택용 도전막(도 7의 140) 위를 덮으며, 랜딩플러그컨택이 형성되지 않는 영역에서는 게이트스택(120) 사이의 공간을 매립한다.
다음에 도 10 및 도 11을 참조하면, 랜딩플러그컨택용 도전막(140) 및 층간절연막(160)에 대한 평탄화를 수행하여, 게이트스택(120)에 의해 상호 분리되는 랜딩플러그컨택(141)을 형성한다. 상기 평탄화는 화학적기게적폴리싱(CMP) 방법을 사용하여 수행한다.
도 12 내지 도 18은 본 발명의 다른 실시예에 따른 반도체소자의 랜딩플러그컨택 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 12를 참조하면, 반도체기판(200) 위에 게이트스택(220)을 형성한다. 게이트스택(220)은 폴리실리콘막/텅스텐실리사이드막(221) 및 하드마스크 질화막(223)이 순차적으로 배치되도록 형성된다. 비록 도면에 나타내지는 않았지만, 게이트스택(220) 하부에는 게이트절연막(미도시)이 배치된다. 게이트스택(220)을 형성한 후에는, 게이트절연막 및 게이트스택(230) 측면에 게이트스페이서막(230)을 형성한다. 게이트스페이서막(230)은 질화막으로 형성할 수 있다.
다음에 도 13을 참조하면, 전면에 랜딩플러그컨택용 도전막(240)을 형성하여, 게이트스택(220) 사이의 빈 공간이 랜딩플러그컨택용 도전막(240)에 의해 매립되도록 한다. 랜딩플러그컨택용 도전막(240)은 폴리실리콘막 또는 에피성장된 단결정 실리콘막으로 형성한다.
다음에 도 14를 참조하면, 랜딩플러그컨택용 도전막(도 13의 240)에 대한 평탄화를 수행하여 상호 분리된 랜딩플러그컨택(241)을 형성한다. 상기 평탄화는, 콜로다이(collodai) 또는 연무질실리카(fummed silica)를 연마제(abrasive)로 이용한 화학적기계적폴리싱(CMP)방법을 사용하여 수행할 수 있다. 이와 같은 평탄화에 의 해 랜딩플러그컨택(241) 사이로 게이트스택(220) 상부가 노출된다.
다음에 도 15를 참조하면, 게이트스택(220) 및 랜딩플러그컨택(241) 위에 마스크막패턴(250)을 형성한다. 마스크막패턴(250)은 포토레지스트막으로 형성한다. 상기 마스크막패턴(250)에 의해 랜딩플러그컨택이 형성되지 않은 영역의 랜딩플러그컨택(241)이 노출된다.
다음에 도 16을 참조하면, 상기 마스크막패턴(도 15의 260)을 식각마스크로 한 식각으로 랜딩플러그컨택(241)의 노출부분을 제거하여, 이 부분에서 반도체기판(200)이 노출되도록 한다. 상기 식각은 건식식각방법을 사용하여 수행한다. 상기 식각을 수행한 후에는 마스크막패턴(260)을 제거한다.
다음에 도 17을 참조하면, 전면에 절연막(260)을 형성한다. 이 절연막(260)에 의해 랜딩플러그컨택이 형성되지 않는 영역의 게이트스택(220) 사이의 공간이 모두 매립된다. 상기 절연막(260)은 SOG(Spin On Glass) 계열의 산화막으로 형성할 수 있다.
다음에 도 18을 참조하면, 상기 절연막(260)에 대한 화학적기계적폴리싱(CMP)방법을 사용한 평탄화로 게이트스택(260)이 노출되도록 한다. 이 평탄화는, 세리아(ceria) 계열의 연마제가 첨가된 고선택비(High Selectivity) 슬러리를 이용하여 수행한다. 여기서 고선택비는 게이트스택(220)을 구성하는 하드마스크 질화막(223)과 절연막(260) 사이의 선택비가 높은 것을 의미한다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 랜딩플러그컨택 형성방법에 의하면, 랜딩플러그컨택용 도전막을 층간절연막보다 먼저 형성하고, 후속으로 상호 분리된 랜딩플러그컨택을 만들어줌으로써, 층간절연막에 대한 자기장렬컨택공정을 수행할 필요가 없으며, 이에 따라 랜딩플러그컨택 형성을 위한 자기정렬컨택 페일(fail)을 방지할 수 있다. 그리고 게이트스페이서 식각 후에 랜딩플러그컨택용 도전막을 증착함으로 랜딩플러그컨택이 오픈되지 않는(not open) 현상의 발생을 방지할 수 있다. 이 외에도 게이트스페이서막이나, 게이트스택을 구성하는 하드마스크 질화막에 대한 손실이 억제되어 게이트스택과 비트라인컨택 사이의 브리지 또는 게이트스택과 스토리지노드컨택 사이의 브리지를 최소한으로 억제시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (11)

  1. 반도체기판 위에 게이트스택 및 게이트스페이서막을 형성하는 단계;
    상기 게이트스페이서막 사이를 매립하는 랜딩플러그컨택용 도전막을 형성하는 단계;
    상기 랜딩플러그컨택용 도전막의 일부를 노출시키는 하드마스크막패턴을 형성하는 단계;
    상기 하드마스크막패턴을 이용한 식각으로 상기 노출된 랜딩플러그컨택용 도전막을 제거하는 단계;
    상기 랜딩플러그컨택용 도전막이 제거된 부분이 매립되도록 전면에 절연막을 형성하는 단계; 및
    상기 절연막 및 랜딩플러그컨택용 도전막의 상부를 평탄화하여 상호 분리된 랜딩플러그컨택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  2. 제1항에 있어서,
    상기 랜딩플러그컨택용 도전막은 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  3. 제1항에 있어서,
    상기 하드마스크막패턴은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  4. 제1항에 있어서,
    상기 절연막은 보론포스포러스실리게이트글라스(BPSG)막으로 형성하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  5. 제1항에 있어서,
    상기 평탄화는 화학적기계적폴리싱 방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  6. 반도체기판 위에 게이트스택 및 게이트스페이서막을 형성하는 단계;
    상기 게이트스페이서막 사이를 매립하는 랜딩플러그컨택을 형성하는 단계;
    상기 랜딩플러그컨택의 일부를 노출시키는 하드마스크막패턴을 형성하는 단계;
    상기 하드마스크막패턴을 이용한 식각으로 상기 노출된 랜딩플러그컨택을 제거하는 단계;; 및
    상기 랜딩플러그컨택이 제거된 부분을 절연막으로 매립시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  7. 제6항에 있어서,
    상기 랜딩플러그컨택용 도전막은 폴리실리콘막 또는 에피성장된 단결정 실리콘막으로 형성하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  8. 제6항에 있어서,
    상기 랜딩플러그컨택을 형성하는 단계는, 콜로다이 또는 연무질실리카를 연마제로 이용한 화학적기계적폴리싱 방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  9. 제6항에 있어서,
    상기 마스크막패턴을 이용한 식각으로 상기 노출된 랜딩플러그컨택을 제거하는 단계는, 건식식각방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 랜딩플러그 컨택 형성방법.
  10. 제6항에 있어서, 상기 랜딩플러그컨택이 제거된 부분을 절연막으로 매립시키는 단계는,
    상기 랜딩플러그컨택이 제거된 부분이 매립되도록 전면에 절연막을 형성하는 단계; 및
    화학적기계적폴리싱 방법을 사용한 평탄화로 상기 게이트스택이 노출되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
  11. 제10항에 있어서,
    상기 화학적기계적폴리싱 방법을 사용한 평탄화는, 세리아 계열의 연마제가 첨가된 고선택비 슬러리를 이용하여 수행하는 것을 특징으로 하는 반도체소자의 랜딩플러그컨택 형성방법.
KR1020060048048A 2006-05-29 2006-05-29 반도체소자의 랜딩플러그컨택 형성방법 KR20070114462A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060048048A KR20070114462A (ko) 2006-05-29 2006-05-29 반도체소자의 랜딩플러그컨택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060048048A KR20070114462A (ko) 2006-05-29 2006-05-29 반도체소자의 랜딩플러그컨택 형성방법

Publications (1)

Publication Number Publication Date
KR20070114462A true KR20070114462A (ko) 2007-12-04

Family

ID=39141213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048048A KR20070114462A (ko) 2006-05-29 2006-05-29 반도체소자의 랜딩플러그컨택 형성방법

Country Status (1)

Country Link
KR (1) KR20070114462A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110159677A1 (en) * 2009-12-30 2011-06-30 Hynix Semiconductor Inc. Method of fabricating landing plug contact in semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110159677A1 (en) * 2009-12-30 2011-06-30 Hynix Semiconductor Inc. Method of fabricating landing plug contact in semiconductor memory device

Similar Documents

Publication Publication Date Title
US9082784B2 (en) Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
KR101116359B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR101205053B1 (ko) 반도체 소자 및 그 형성방법
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US20130049209A1 (en) Semiconductor device with damascene bit line and method for manufacturing the same
CN110061001B (zh) 半导体元件及其制作方法
KR20100057203A (ko) 반도체 장치의 배선 구조물 및 이의 형성방법
KR100434511B1 (ko) 다마신 배선을 이용한 반도체 소자의 제조방법
KR101185988B1 (ko) 반도체 메모리소자의 랜딩플러그컨택 형성방법
KR20080024702A (ko) 반도체 소자 및 그 제조 방법
US8598012B2 (en) Method for fabricating semiconductor device with buried gates
KR20090008675A (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
KR100772687B1 (ko) 반도체 소자 제조방법
US8119512B1 (en) Method for fabricating semiconductor device with damascene bit line
JP5107499B2 (ja) 半導体装置
KR100791343B1 (ko) 반도체 소자 및 그 제조 방법
KR20070114462A (ko) 반도체소자의 랜딩플러그컨택 형성방법
KR100755673B1 (ko) 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자
KR20040057485A (ko) 반도체소자 제조 방법
KR20010058351A (ko) 반도체 소자의 제조방법
KR20110013033A (ko) 매립게이트를 구비한 반도체장치 제조 방법
KR100745070B1 (ko) 반도체 소자의 랜딩 플러그 형성방법
KR100886713B1 (ko) 반도체 소자의 제조방법
KR20070002325A (ko) 반도체 소자 제조방법
KR20080095669A (ko) 콘택 구조물 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination