CN103531532A - 接触窗的形成方法 - Google Patents
接触窗的形成方法 Download PDFInfo
- Publication number
- CN103531532A CN103531532A CN201210249302.3A CN201210249302A CN103531532A CN 103531532 A CN103531532 A CN 103531532A CN 201210249302 A CN201210249302 A CN 201210249302A CN 103531532 A CN103531532 A CN 103531532A
- Authority
- CN
- China
- Prior art keywords
- coating
- layer
- spin
- contact hole
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000010410 layer Substances 0.000 claims abstract description 184
- 239000011248 coating agent Substances 0.000 claims abstract description 128
- 238000000576 coating method Methods 0.000 claims abstract description 128
- 239000000463 material Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 238000004528 spin coating Methods 0.000 claims description 67
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 230000015654 memory Effects 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000003701 mechanical milling Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 abstract 4
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000003628 erosive effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- UEOHLCHONPSSGX-UHFFFAOYSA-N [B].[P].O=[Si] Chemical compound [B].[P].O=[Si] UEOHLCHONPSSGX-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种接触窗的形成方法，其包括以下步骤：提供基底；形成图案化的非结晶碳层或旋涂式涂布材料层，其中非结晶碳层或旋涂式涂布材料层的两侧露出基底的表面；在基底上形成层间介电层；移除层间介电层的一部分以露出经图案化的非结晶碳层或旋涂式涂布材料层；移除经图案化的非结晶碳层或旋涂式涂布材料层而形成开口；以及对开口填充导电材料而形成接触窗。
Description
技术领域
本发明涉及一种半导体元件的制造方法，且特别是涉及一种接触窗的形成方法。
背景技术
非挥发性存储器元件由于具有可多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，因此已成为个人电脑和电子设备所广泛采用的一种存储器元件。
典型的非挥发性存储器元件，包括多个选择晶体管以及多个存储单元。存储单元一般是被设计成具有堆叠式栅极(Stacked-Gate)结构，其中包括穿隧介电层、浮置栅极(Floating Gate)、栅间介电层以及控制栅极(Control Gate)。选择晶体管一般来说具有选择栅极与栅介电层。为了将这些选择晶体管电连接至位线，通常在选择晶体管之间形成开口并在开口中填入导电材料而形成接触窗，由此使选择晶体管的选择栅极与位线电连接。
然而，为了提高存储器元件的储存容量，一般是增加单位体积的存储器中的存储单元的数量。不过，存储单元的数量增加使得存储器中各构件更密集。对于反及栅型存储器而言，选择栅极彼此间的距离越来越小。当在选择栅极之间形成接触窗时，由于需要形成高宽比很大的接触窗开口，若使用现有的接触窗的形成方法，则会得到具有底切(under cut)或侧蚀(side etch)/弓形(Bowing)轮廓的接触窗开口，而使得接触窗的长轴方向与欲电连接的基底表面并非垂直。此种底切(under cut)或侧蚀(side etch)/弓形(Bowing)轮廓将导致后续制作工艺中将钨填入接触窗开口后，在接触窗开口中有些部分没有填满钨，在其中产生细缝(seam)，如此将提高接触窗的电阻值，造成不利的影响。此外，随着元件密度缩小，侧蚀(side etch)/瓶状(Bowling)轮廓的接触窗会造成相邻的选择栅极或位线接触窗彼此之间的短路。
发明内容
有鉴于此，本发明的目的在于提供一种接触窗的形成方法，利用此方法所得到的接触窗的长轴方向几乎与基底表面垂直，且不具有底切或侧蚀/弓形轮廓，因此不容易造成存储器中随着尺寸变小所引起的选择栅极彼此之间以及位线接触窗彼此之间的短路。
本发明提出一种接触窗的形成方法包括以下步骤：提供基底；形成图案化的非结晶碳层(a-c)或旋涂式涂布材料层(SOHM+UL)，其中非结晶碳层或旋涂式涂布材料层的两侧露出基底的表面；在基底上形成层间介电层；移除层间介电层的一部分以露出经图案化的非结晶碳层或旋涂式涂布材料层；移除经图案化的非结晶碳层或旋涂式涂布材料层而形成开口；以及对开口填充导电材料而形成接触窗。
在本发明的一实施例中，还包括在基底上形成至少一层抗反射层。
在本发明的一实施例中，在形成图案化的非结晶碳层或旋涂式涂布材料层之后，在基底上形成层间介电层之前，还包括在基底上形成衬层。
在本发明的一实施例中，移除层间介电层的一部分以露出经图案化的非结晶碳层或旋涂式涂布材料层的方法包括化学机械研磨法。
在本发明的一实施例中，旋涂式涂布材料层包括涂布硬掩模(SOHM，spin on hard mask)层以及底层(UL，under la／er)。
在本发明的一实施例中，层间介电层的材质包括氧化硅、氮化硅或氮氧化硅。
在本发明的一实施例中，抗反射层的材质包括氮氧化硅。
在本发明的一实施例中，导电材料的材质为钨金属。
在本发明的一实施例中，衬层的材质包括原子层形成氧化层或氮化硅层。
本发明提出一种存储器的接触窗的形成方法，包括：提供基底，基底上已形成有多个存储器的选择栅极；在这些选择栅极之间，形成图案化的非结晶碳层或旋涂式涂布材料层；在基底上形成层间介电层；移除层间介电层的一部分以露出经图案化的非结晶碳层或旋涂式涂布材料层；移除经图案化的非结晶碳层或旋涂式涂布材料层而形成开口；以及对开口填充导电材料而于这些选择栅极之间形成接触窗。
在本发明的一实施例中，还包括在基底上形成至少一层抗反射层。
在本发明的一实施例中，在这些选择栅极之间，形成图案化的非结晶碳层或旋涂式涂布材料层之后，在基底上形成层间介电层之前，更包括在基底上形成衬层。
在本发明的一实施例中，移除层间介电层的一部分至露出经图案化的非结晶碳层或旋涂式涂布材料层的方法包括化学机械研磨法。
在本发明的一实施例中，在这些选择栅极之间，形成图案化的非结晶碳层或旋涂式涂布材料层包括：在基底上形成非结晶碳层或旋涂式涂布材料层；以及图案化非结晶碳层或旋涂式涂布材料层，使经图案化的非结晶碳层或旋涂式涂布材料层位于这些选择栅极之间。
在本发明的一实施例中，该旋涂式涂布材料层包括涂布硬掩模(SOHM层，spin on hard mask)以及底层(UL，Under layer,)。
在本发明的一实施例中，层间介电层的材质包括自旋涂布氧化硅(SOD)、硼磷氧化硅(BPSG)。
在本发明的一实施例中，抗反射层的材质包括氮氧化硅。
在本发明的一实施例中，导电材料的材质为钨金属。
在本发明的一实施例中，衬层的材质包括原子层形成氧化层或氮化硅层。
本发明的接触窗的形成方法所制造出的接触窗，其长轴方向几乎与基底表面垂直，且不具有底切以及侧蚀的现象，因此改善存储器中随着尺寸变小所引起的选择栅极彼此之间以及位线接触窗彼此之间的短路。
基于上述，本发明的接触窗的形成方法不仅适用于存储器中接触窗的形成，也适用于一般半导体制作工艺中接触窗的形成，而且所形成的接触窗，其长轴方向几乎与基底表面垂直，且不具有底切或侧蚀/弓形轮廓，因此不容易造成存储器中随着尺寸变小所引起的选择栅极彼此之间以及位线接触窗彼此之间的短路。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1D是根据本发明的一实施例所绘示的存储器的接触窗的形成方法的剖面示意图；
图2A至图2D是根据本发明的另一实施例所绘示的接触窗的制造方法的剖面流程图。
主要元件符号说明
100、200：基底
110：存储器
120：选择晶体管
122：栅介电层
124：选择栅极
130：存储单元
132：穿隧介电层
134：浮置栅极
136：栅间介电层
138：控制栅极
140：非结晶碳层或旋涂式涂布材料层
150：抗反射层
151：多层抗反射层
152：底层抗反射层
160：衬层
170：层间介电层
180：开口
190：接触窗
具体实施方式
本发明提供一种接触窗的形成方法，以下以存储器制作工艺为例，进行说明。
图1A至图1D是根据本发明的一实施例所绘示的存储器的接触窗的形成方法的剖面示意图。
请参照图1A，首先提供基底100，基底100上已形成有存储器110，举例而言，存储器110例如为「反或」（NOR）型以及「反及」（NAND）型存储器。存储器110包括多个选择晶体管120以及多个存储单元130。选择晶体管120包括栅介电层122以及选择栅极124。存储单元130包括穿隧介电层132、浮置栅极134、栅间介电层136以及控制栅极138。
接着，在基底100上形成非结晶碳层或旋涂式涂布材料层140。非结晶碳层的形成方法可以采用例如化学气相沉积法等公知的方法。旋涂式涂布材料层的形成方法可以采用例如旋涂法。旋涂式涂布材料层包括SOHM层以及底层(UL)。SOHM层包含硅、碳、氢、氧的有机材料，其中的硅的含量为15%~60%，碳、氢以及氧的总含量为40%~85%。SOHM层的厚度为30nm~80nm。底层中，碳的含量为40%~70%，氢的含量为30%~70%，氧的含量为2%~10%。底层的厚度为120nm~800nm。具体而言，旋涂式涂布材料层的材质例如是信越化学公司制的旋涂式涂布材料(商品名：SOHM:SHB系列(例如:SHBA940)，UL:ODL系列(例如:ODL101))或日产化学公司制的旋涂式涂布材料(商品名SOHM:NCH系列,UL:NCA系列)。非结晶碳层或旋涂式涂布材料层140所形成的厚度可视欲形成的接触窗的高度而适宜选择。
接着，请继续参照图1A，在基底100上，可视需要形成至少一层抗反射层150。抗反射层150的形成方法并无限制，可根据抗反射层150的材质而适宜选择。在一实施例中，抗反射层150包括多层抗反射层151以及底层抗反射层152，其中底层抗反射层152形成于多层抗反射层151上。多层抗反射层151的材质例如是氮氧化硅或碳化硅。形成多层抗反射层151的方法例如是化学气相沉积法。底层抗反射层152的材质例如为Nissan ARC176。形成底层抗反射层152的方法例如为旋涂法或辊涂法。
然后，请参照图1B，图案化非结晶碳层或旋涂式涂布材料层140，使经图案化的该非结晶碳层或旋涂式涂布材料层140位于这些选择晶体管120之间。图案化非结晶碳层或旋涂式涂布材料层140的方法并无特别限定，可使用例如光刻法等。在一实施例中，在选择晶体管120之间且在底层抗反射层152上形成光致抗蚀剂(未图示)，以定义并且保护欲形成接触窗的位置，然后进行曝光，并对没有光致抗蚀剂覆盖的底层抗反射层152、多层抗反射层151以及非结晶碳层或旋涂式涂布材料层140进行蚀刻，接着去除光致抗蚀剂以及底层抗反射层152，从而得到经图案化的非结晶碳层或旋涂式涂布材料层140。此时，多层抗反射层151可不去除而留在非结晶碳层或旋涂式涂布材料层140上，等到后述移除层间介电层的一部分时在一并去除。如此一来可以减少制作工艺步骤而降低成本。
之后，请继续参照图1B，为了使所形成的接触窗与后述的层间介电层之间具有更高的绝缘性，在基底100上可形成衬层160。衬层160例如为氧化层或氮化硅层。衬层160的形成方法例如是原子层形成法。所形成的衬层160覆盖在基底100、经图案化的非结晶碳层或旋涂式涂布材料层140以及多层抗反射层151上。
接着，请参照图1C，在基底100上形成层间介电层170。层间介电层170的材质例如是自旋涂布氧化硅(SOD)、硼磷氧化硅(BPSG)。所形成的层间介电层170的表面必须高于经图案化的非结晶碳层或旋涂式涂布材料层140。然后，移除层间介电层170的一部分以露出经图案化的非结晶碳层或旋涂式涂布材料层140。移除层间介电层170的一部分的方法可利用例如化学机械研磨法等来进行。详细而言，利用化学机械研磨法自层间介电层170的表面开始研磨，一直研磨到经图案化的非结晶碳层或旋涂式涂布材料层140露出表面。在此阶段中，由于多层抗反射层151位于经图案化的非结晶碳层或旋涂式涂布材料层140上，因此在经图案化的非结晶碳层或旋涂式涂布材料层140露出表面之前，多层抗反射层151已被去除。
之后，请参照图1D，移除经图案化的非结晶碳层或旋涂式涂布材料层140而形成开口180。移除的方法并无特别限定，可以利用例如湿蚀刻法或干蚀刻法进行移除，其中干蚀刻法例如是等离子体蚀刻法或反应式离子蚀刻法。若使用湿蚀刻法，则较佳为选择容易对非结晶碳层或旋涂式涂布材料层140蚀刻而不容易对衬层160或层间介电层170蚀刻的蚀刻液。接着，对开口180填充导电材料而形成接触窗190。填充导电材料的方法例如是物理气相沉积法、化学气相沉积法、溅镀法、蒸镀法等。导电材料例如是钨金属。所形成的接触窗190的长轴方向与基底表面的夹角大致呈90度。而且，接触窗190中的细缝(seam)形成的高度会低于选择栅极124的顶端。为了提高所填充的导电材料与基底100、衬层160或层间介电层170之间的附着力，可在对开口180填充导电材料之前，在基底100上形成粘着层(未图示)。此粘着层的材质例如是钛金属或铬金属等。
本发明利用非结晶碳层或旋涂式涂布材料层定义出欲形成接触窗的位置，然后再移除非结晶碳层或旋涂式涂布材料而形成开口，最后在开口中填入导体材料以形成接触窗。所制造出的接触窗，其长轴方向几乎与基底表面垂直，且不具有底切或侧蚀/弓形轮廓，因此不容易造成存储器中随着尺寸变小所引起的选择栅极彼此之间以及位线接触窗彼此之间的短路。
以上是将本发明的接触窗的形成方法应用在存储器中的接触窗的形成，然而本发明不限于此，本发明的接触窗的形成方法也可用于一般半导体制作工艺中接触窗的形成。
图2A至图2D是根据本发明的另一实施例所绘示的接触窗的制造方法的剖面流程图。
图2A至图2D中，与上述实施例相同的构件赋予相同的元件符号，相同元件符号的构件表示可具有相同的材质与功能。本发明的另一实施例的接触窗的制造方法包括以下步骤：提供基底200；形成图案化的非结晶碳层或旋涂式涂布材料层140，其中非结晶碳层或旋涂式涂布材料层140的两侧露出基底200的表面；在基底200上形成层间介电层170；移除层间介电层170的一部分以露出经图案化的非结晶碳层或旋涂式涂布材料层140；移除经图案化的非结晶碳层或旋涂式涂布材料层140而形成开口180；以及对开口180填充导电材料而形成接触窗190。
基底200可使用例如已形成有半导体元件的基板。形成非结晶碳层或旋涂式涂布材料层140的区域可根据欲形成接触窗的位置而适宜选择。
基于上述，本发明的接触窗的形成方法不仅适用于存储器中接触窗的形成，也适用于一般半导体制作工艺中接触窗的形成，而且所形成的接触窗，其长轴方向几乎与基底表面垂直，且不具有细缝以及底切或侧蚀/弓形轮廓，因此不容易造成存储器中随着尺寸变小所引起的选择栅极彼此之间以及位线接触窗彼此之间的短路。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (19)
1.一种接触窗的形成方法，包括：
提供一基底；
形成图案化的一非结晶碳层或旋涂式涂布材料层，其中该非结晶碳层或旋涂式涂布材料层的两侧露出该基底的表面；
在该基底上形成一层间介电层；
移除该层间介电层的一部分以露出经图案化的该非结晶碳层或旋涂式涂布材料层；
移除经图案化的该非结晶碳层或旋涂式涂布材料层而形成一开口；以及
对该开口填充一导电材料而形成一接触窗。
2.如权利要求1所述的接触窗的形成方法，还包括在该基底上形成至少一层抗反射层。
3.如权利要求1所述的接触窗的形成方法，其中在形成图案化的该非结晶碳层或旋涂式涂布材料层之后，在该基底上形成该层间介电层之前，还包括在该基底上形成一衬层。
4.如权利要求1所述的接触窗的形成方法，其中移除该层间介电层的一部分以露出经图案化的该非结晶碳层或旋涂式涂布材料层的方法包括化学机械研磨法。
5.如权利要求1所述的接触窗的形成方法，其中该旋涂式涂布材料层包括涂布硬掩模(SOHM)层以及底层(UL)。
6.如权利要求1所述的接触窗的形成方法，其中该层间介电层的材质包括氧化硅、氮化硅或氮氧化硅。
7.如权利要求2所述的接触窗的形成方法，其中该抗反射层的材质包括氮氧化硅。
8.如权利要求1所述的接触窗的形成方法，其中该导电材料的材质为钨金属。
9.如权利要求3所述的接触窗的形成方法，其中该衬层的材质包括原子层形成氧化层或氮化硅层。
10.一种存储器的接触窗的形成方法，包括：
提供一基底，该基底上已形成有多个存储器的选择栅极；
在该些选择栅极之间，形成图案化的一非结晶碳层或旋涂式涂布材料层；
在该基底上形成一层间介电层；
移除该层间介电层的一部分以露出经图案化的该非结晶碳层或旋涂式涂布材料层；
移除经图案化的该非结晶碳层或旋涂式涂布材料层而形成一开口；以及
对该开口填充一导电材料而于该些选择栅极之间形成一接触窗。
11.如权利要求10所述的存储器的接触窗的形成方法，还包括在该基底上形成至少一层抗反射层。
12.如权利要求10所述的存储器的接触窗的形成方法，其中在该些选择栅极之间，形成图案化的该非结晶碳层或旋涂式涂布材料层之后，在该基底上形成该层间介电层之前，还包括在该基底上形成一衬层。
13.如权利要求10所述的存储器的接触窗的形成方法，其中移除该层间介电层的一部分至露出经图案化的该非结晶碳层或旋涂式涂布材料层的方法包括化学机械研磨法。
14.如权利要求10所述的存储器的接触窗的形成方法，其中在该些选择栅极之间，形成图案化的该非结晶碳层或旋涂式涂布材料层包括：
在该基底上形成该非结晶碳层或旋涂式涂布材料层；以及
图案化该非结晶碳层或旋涂式涂布材料层，使经图案化的该非结晶碳层或旋涂式涂布材料层位于该些选择栅极之间。
15.如权利要求10所述的存储器的接触窗的形成方法，其中该旋涂式涂布材料层包括涂布硬掩模(SOHM)层以及底层(UL)。
16.如权利要求10所述的存储器的接触窗的形成方法，其中该层间介电层的材质包括氧化硅、氮化硅或氮氧化硅。
17.如权利要求11所述的存储器的接触窗的形成方法，其中该抗反射层的材质包括氮氧化硅。
18.如权利要求10所述的存储器的接触窗的形成方法，其中该导电材料的材质为钨金属。
19.如权利要求12所述的接触窗的形成方法，其中该衬层的材质包括原子层形成氧化层或氮化硅层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101123908A TWI473206B (zh) | 2012-07-03 | 2012-07-03 | 接觸窗的形成方法 |
| TW101123908 | 2012-07-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103531532A true CN103531532A (zh) | 2014-01-22 |
Family
ID=49878831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210249302.3A Pending CN103531532A (zh) | 2012-07-03 | 2012-07-18 | 接触窗的形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8722538B2 (zh) |
| CN (1) | CN103531532A (zh) |
| TW (1) | TWI473206B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148258A (zh) * | 2017-06-16 | 2019-01-04 | 联华电子股份有限公司 | 形成氧化层的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI713978B (zh) * | 2019-01-19 | 2020-12-21 | 力晶積成電子製造股份有限公司 | 半導體元件及其製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309957B1 (en) * | 2000-04-03 | 2001-10-30 | Taiwan Semiconductor Maufacturing Company | Method of low-K/copper dual damascene |
| TW521316B (en) * | 2000-11-09 | 2003-02-21 | Macronix Int Co Ltd | Manufacturing method for reducing critical dimensions |
| US6821872B1 (en) * | 2004-06-02 | 2004-11-23 | Nanya Technology Corp. | Method of making a bit line contact device |
| US20070114631A1 (en) * | 2000-01-20 | 2007-05-24 | Hidenori Sato | Method of manufacturing a semiconductor integrated circuit device and a semiconductor integrated circuit device |
| US20080067604A1 (en) * | 2006-09-18 | 2008-03-20 | Lars Bach | Field effect transistor arrangement, memory device and methods of forming the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366621B1 (ko) * | 2000-06-28 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 도전성 콘택체를 형성하는 방법 |
| US20020137331A1 (en) * | 2001-03-20 | 2002-09-26 | Ching-Yu Chang | Method of forming contact holes of reduced dimensions by using reverse-transcription process |
| KR100505062B1 (ko) * | 2003-02-22 | 2005-07-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| JP2007502023A (ja) * | 2003-05-19 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスの製造方法 |
| US6908822B2 (en) * | 2003-09-15 | 2005-06-21 | Freescale Semiconductor, Inc. | Semiconductor device having an insulating layer and method for forming |
| KR100645458B1 (ko) * | 2003-10-02 | 2006-11-13 | 주식회사 하이닉스반도체 | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 |
| KR100571658B1 (ko) * | 2003-11-21 | 2006-04-17 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
| DE102004020938B3 (de) * | 2004-04-28 | 2005-09-08 | Infineon Technologies Ag | Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein |
| KR100611776B1 (ko) * | 2004-10-06 | 2006-08-10 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| US20070082477A1 (en) * | 2005-10-06 | 2007-04-12 | Applied Materials, Inc. | Integrated circuit fabricating techniques employing sacrificial liners |
| US7410822B2 (en) * | 2006-07-20 | 2008-08-12 | United Microelectronics Corp. | Method for forming color filter |
| US8486782B2 (en) * | 2006-12-22 | 2013-07-16 | Spansion Llc | Flash memory devices and methods for fabricating the same |
| KR100787943B1 (ko) * | 2006-12-28 | 2007-12-24 | 삼성전자주식회사 | 비휘발성 기억 소자의 형성 방법 |
| JP2009032735A (ja) * | 2007-07-24 | 2009-02-12 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US20100316949A1 (en) * | 2009-06-10 | 2010-12-16 | Rahman M Dalil | Spin On Organic Antireflective Coating Composition Comprising Polymer with Fused Aromatic Rings |
| KR101692403B1 (ko) * | 2010-12-16 | 2017-01-04 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
-
2012
- 2012-07-03 TW TW101123908A patent/TWI473206B/zh active
- 2012-07-18 CN CN201210249302.3A patent/CN103531532A/zh active Pending
- 2012-09-12 US US13/610,913 patent/US8722538B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070114631A1 (en) * | 2000-01-20 | 2007-05-24 | Hidenori Sato | Method of manufacturing a semiconductor integrated circuit device and a semiconductor integrated circuit device |
| US6309957B1 (en) * | 2000-04-03 | 2001-10-30 | Taiwan Semiconductor Maufacturing Company | Method of low-K/copper dual damascene |
| TW521316B (en) * | 2000-11-09 | 2003-02-21 | Macronix Int Co Ltd | Manufacturing method for reducing critical dimensions |
| US6821872B1 (en) * | 2004-06-02 | 2004-11-23 | Nanya Technology Corp. | Method of making a bit line contact device |
| US20080067604A1 (en) * | 2006-09-18 | 2008-03-20 | Lars Bach | Field effect transistor arrangement, memory device and methods of forming the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148258A (zh) * | 2017-06-16 | 2019-01-04 | 联华电子股份有限公司 | 形成氧化层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140011357A1 (en) | 2014-01-09 |
| US8722538B2 (en) | 2014-05-13 |
| TW201403748A (zh) | 2014-01-16 |
| TWI473206B (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100727710B1 (ko) | 저항성 반도체 메모리 소자 및 그 제조 방법 | |
| US7001783B2 (en) | Mask schemes for patterning magnetic tunnel junctions | |
| TW202013780A (zh) | 製造記憶體元件的方法以及積體電路 | |
| US20140197516A1 (en) | Integration of 3d stacked ic device with peripheral circuits | |
| US9722174B1 (en) | Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices | |
| CN101114608B (zh) | 半导体存储器件的金属线的形成方法 | |
| JP5324724B2 (ja) | 不揮発性記憶装置の製造方法 | |
| CN104051347A (zh) | 用于三维装置的镶嵌式导体的半导体装置及其形成方法 | |
| US20140175580A1 (en) | Magnetoresistive memory device and fabrictaion method | |
| JP2009010088A (ja) | 半導体装置とその製造方法 | |
| CN106356374A (zh) | 快闪存储器及其制作方法 | |
| CN104518082A (zh) | 磁阻存储器及其形成方法 | |
| CN103531532A (zh) | 接触窗的形成方法 | |
| CN103904032B (zh) | 闪存存储单元及其制备方法 | |
| CN104377160B (zh) | 金属内连线结构及其工艺 | |
| US10062733B1 (en) | Integrated circuits with magnetic tunnel junction memory cells and methods for producing the same | |
| US20230084739A1 (en) | Subtractive patterning of interconnect structures | |
| US7935608B2 (en) | Storage cell having a T-shaped gate electrode and method for manufacturing the same | |
| CN101777518B (zh) | 改善栅氧化层整合性参数的方法 | |
| CN103107125A (zh) | 半导体器件及其形成方法 | |
| CN103943775A (zh) | 电阻式存储元件 | |
| US10790001B2 (en) | Tapered VA structure for increased alignment tolerance and reduced sputter redeposition in MTJ devices | |
| CN105514027B (zh) | 半导体器件及其形成方法 | |
| CN111952446A (zh) | 阻变随机存取存储器的结构及其形成方法 | |
| CN105762150B (zh) | 闪存存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140122 |