CN108231772B - 半导体器件及制造其的方法 - Google Patents

半导体器件及制造其的方法 Download PDF

Info

Publication number
CN108231772B
CN108231772B CN201711180587.9A CN201711180587A CN108231772B CN 108231772 B CN108231772 B CN 108231772B CN 201711180587 A CN201711180587 A CN 201711180587A CN 108231772 B CN108231772 B CN 108231772B
Authority
CN
China
Prior art keywords
support pattern
region
lower support
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711180587.9A
Other languages
English (en)
Other versions
CN108231772A (zh
Inventor
朴志雄
李垣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108231772A publication Critical patent/CN108231772A/zh
Application granted granted Critical
Publication of CN108231772B publication Critical patent/CN108231772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

本发明涉及半导体器件及制造其的方法。提供一种半导体器件。该半导体器件包括：衬底，其包括包含第一区域和第二区域的单元区域以及比邻近第一区域更邻近第二区域的周边区域；分别设置在第一区域和第二区域中的第一下电极和第二下电极；分别设置在第一下电极和第二下电极的外壁上的第一下支撑图案和第二下支撑图案；上支撑图案，其设置在第一下电极和第二下电极的外壁上，并且在第一下支撑图案和第二下支撑图案上且与第一下支撑图案和第二下支撑图案间隔开；电介质层，其设置在第一下电极和第二下电极、第一下支撑图案和第二下支撑图案以及上支撑图案的表面上；以及上电极，其设置在电介质层的表面上，其中第一下支撑图案的厚度小于第二下支撑图案的厚度。

Description

半导体器件及制造其的方法
技术领域
本发明构思总体上涉及半导体器件及制造其的方法。更具体地，本发明构思涉及具有增大的电容而没有断裂风险的半导体器件以及制造其的方法。
背景技术
近来，为了满足对诸如动态随机存取存储器(DRAM)器件和静态随机存取存储器(SRAM)器件的半导体器件中更大存储容量和更高集成度的需求，单元尺寸和设计规则已不断地缩小。此外，为了使DRAM器件工作，每个单元需要一定水平或以上的电容。因此，已经对利用具有高介电常数的电介质层用于电容器的方法、或增大电容器的下电极与电介质层之间的接触面积的方法进行了研究。
为了提供一定水平或以上的电容，已经研究了具有高的高宽比的下电极。随着下电极的高宽比增加，在去除模制层的工艺(例如浸出(dip-out)工艺)期间经常发生下电极的倾斜或弯曲。为了解决这样的问题，已经引入了提供有用于连接相邻下电极的支撑图案的电容器。
发明内容
本发明构思的一方面提供具有增大的电容而没有断裂风险的半导体器件。
本发明构思的另一方面提供制造其中电容增大而没有断裂风险的半导体器件的方法。
本发明构思的方面不限于上述的那些，并且未提及的其它方面将由下面的描述被本领域技术人员清楚地理解。
根据本发明构思的一方面，提供一种半导体器件，其包括：衬底，其包括包含第一区域和第二区域的单元区域以及比邻近于第一区域更邻近于第二区域的周边区域；分别设置在第一区域和第二区域中的第一下电极和第二下电极；分别设置在第一下电极和第二下电极的外壁上的第一下支撑图案和第二下支撑图案；上支撑图案，其设置在第一下电极和第二下电极的外壁上，并且在第一下支撑图案和第二下支撑图案上并与第一下支撑图案和第二下支撑图案间隔开；电介质层，其设置在第一下电极和第二下电极、第一下支撑图案和第二下支撑图案以及上支撑图案的表面上；以及上电极，其设置在电介质层的表面上，其中第一下支撑图案的厚度小于第二下支撑图案的厚度。
根据本发明构思的另一方面，提供一种半导体器件，其包括：衬底，其包括包含第一区域和第二区域的单元区域以及比邻近于第一区域更邻近于第二区域的周边区域；下电极，其设置在单元区域中并在与衬底交叉的第一方向上延伸；下支撑图案，其设置在下电极的外壁上；上支撑图案，其设置在下电极的外壁上，并且在第一方向上在下支撑图案上且与下支撑图案间隔开；电介质层，其设置在下电极、下支撑图案和上支撑图案的表面上；以及分别设置在第一区域和第二区域的电介质层的表面上的第一上电极和第二上电极，其中在下支撑图案与上支撑图案之间在第一方向上延伸的第一上电极的长度大于在下支撑图案与上支撑图案之间在第一方向上延伸的第二上电极的长度。
根据本发明构思的另一方面，提供一种制造半导体器件的方法，其包括：提供衬底，该衬底包括包含第一区域和第二区域的单元区域以及比邻近于第一区域更邻近于第二区域的周边区域，并且还包括在单元区域中且顶表面暴露的接触插塞；在衬底上顺序地形成蚀刻停止物层、下模制层、下支撑层、上模制层和上支撑层；通过图案化蚀刻形成穿过上支撑层、上模制层、下支撑层、下模制层和蚀刻停止物层的在与衬底交叉的第一方向上延伸的接触孔，以暴露第一区域和第二区域中的接触插塞；形成在第一区域中的接触孔的侧壁和底部上以被电连接到接触插塞的第一下电极，以及在第二区域中的接触孔的侧壁和底部上以被电连接到接触插塞的第二下电极；在第一区域中通过图案化蚀刻去除上支撑层的一部分以形成包括第一开口的上支撑图案；通过第一开口去除上模制层；使用上支撑图案作为蚀刻掩模通过蚀刻去除下支撑层的一部分，以在第一区域中形成包括第二开口的第一下支撑图案，并在第二区域中形成第二下支撑图案；通过第二开口去除下模制层；在第一下电极和第二下电极、第一下支撑图案和第二下支撑图案以及上支撑图案的表面上形成电介质层；以及分别在第一区域和第二区域的电介质层的表面上形成第一上电极和第二上电极，其中第一下支撑图案的厚度小于第二下支撑图案的厚度。
附图说明
本发明构思的示例性实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：
图1是根据本发明构思的一示例性实施方式的半导体器件的布局图；
图2是图1的单元区域的一部分的放大图；
图3是示出根据本发明构思的一示例性实施方式的半导体器件的图；
图4至图15是用于说明根据本发明构思的一示例性实施方式的制造半导体器件的方法的中间步骤图；
图16是用于说明根据本发明构思的一示例性实施方式的半导体器件的图；以及
图17是用于说明根据本发明构思的一示例性实施方式的半导体器件的图。
由于图1至图17中的图旨在为了说明的目的，所以图中的元件不必须按比例绘制。例如，为了清楚的目的，元件中的一些可以被放大或夸大。
具体实施方式
在下文中，将参照图1和图2描述根据本发明构思的一示例性实施方式的半导体器件的布局。
图1是根据本发明构思的一示例性实施方式的半导体器件的布局图。图2是图1的单元区域的一部分的放大图。
图1示出半导体器件的电容器形成之前的布局。
参照图1，衬底(图3中的100)包括单元区域CELL和周边区域PERI。
单元区域CELL是衬底上形成存储单元的区域。周边区域PERI是在单元区域CELL周围形成的区域。
单元区域CELL可以包括第一区域R1和第二区域R2。
第一区域R1可以是形成在单元区域CELL的中央部分处的区域。第二区域R2可以是在第一区域R1周围形成并邻近于周边区域PERI的区域。也就是，第二区域R2与第一区域R1相比可以更邻近于周边区域PERI设置，并插置在第一区域R1与周边区域PERI之间。
第二区域R2可以是其中形成虚设存储单元的区域。也就是，形成在第二区域R2中的存储单元可以是为了形成在第一区域R1中的存储单元的均匀性而形成的存储单元，而不用作半导体器件中的存储单元。
参照图2，根据本发明构思的一示例性实施方式的半导体器件包括单位有源区103、元件隔离区105、字线130、第一接触插塞160、位线170和第二接触插塞180。
单位有源区103可以通过在衬底(图3中的100)中形成元件隔离区105而被限定。元件隔离区105可以包括硅氧化物或基于硅氧化物的绝缘材料。具体地，单位有源区103可以在第一方向DR1上延伸。
字线130可以在与第一方向DR1形成锐角的第二方向DR2上延伸，位线170可以在与第一方向DR1形成锐角的第三方向DR3上延伸。
这里，在“一特定方向和另一特定方向形成预定角度”的情况下的角度意思是由两个方向的交叉产生的两个角度当中的小角度。例如，当能由两个方向的交叉产生的角度为120°和60°时，该角度意思是60°。因此，如图2中所示，第一方向DR1与第二方向DR2之间形成的角度为θ1，第一方向DR1与第三方向DR3之间形成的角度为θ2。
使θ1和/或θ2形成锐角的原因是为了最大限度地确保连接单位有源区103和位线170的第一接触插塞160与连接单位有源区103和电容器的第二接触插塞180之间的间隔(即在最大可能距离处)。
角度θ1和θ2可以分别为60°和30°。在这样的情况下，第一接触插塞160和第二接触插塞180可以布置成六边形蜂窝状的形式，并且第一接触插塞160在六边形的中心处。然而，本公开不限于此，并且第二接触插塞180可以布置成各种各样的形式。例如，角度θ1和θ2可以都为45°，并且第二接触插塞180可以布置成四边形的形式。
在下文中，参照图3，将描述根据本发明构思的一示例性实施方式的半导体器件1。为了方便起见，参照图1和图2描述的那些的重复部分将被简要描述或被省略。
图3是示出根据本发明构思的一示例性实施方式的半导体器件的图。图3是沿图1和图2的线A-A'和线B-B'截取的剖视图。
参照图3，半导体器件1包括衬底100、第一下电极至第三下电极260a、260b和260c、第一下支撑图案至第三下支撑图案220a、220b和220c、上支撑图案240、电容器电介质层270、以及第一上电极至第三上电极280a、280b和280c。
衬底100可以具有其中基础衬底和外延层被层叠的结构，但本公开不限于此。衬底100可以是例如硅衬底、镓砷化物衬底、硅锗衬底、陶瓷衬底、石英衬底、显示玻璃衬底等，并且可以是绝缘体上半导体衬底(SOI)。在下文中，硅衬底将作为示例被描述。此外，衬底100可以掺杂有杂质。例如，衬底100可以掺杂有P型杂质。
位线170和字线130可以设置在衬底100与第一下电极至第三下电极260a、260b和260c之间。
单位有源区103和元件隔离区105可以形成在衬底100中。此时，两个晶体管可以形成在单个单位有源区103中。所述两个晶体管可以包括形成为交叉在第一方向DR1上延伸的单位有源区103的在第二方向DR2上延伸的两个字线130。晶体管的栅极可以连接到字线130。此外，所述两个晶体管可以包括形成在两个字线130之间的单位有源区103中的第一源极/漏极区107a、以及形成在每个字线130与元件隔离区105之间的第二源极/漏极区107b。换言之，每个字线130可以设置在第一源极/漏极区107a与第二源极/漏极区107b之间。也就是，所述两个晶体管可以共用第一源极/漏极区107a，并且可以不共用第二源极/漏极区107b。在第三方向DR3上延伸的位线170可以电连接到晶体管的第一源极/漏极区107a。
栅极绝缘层120可以沿着形成在衬底100中的第一沟槽110的侧壁和底表面形成。栅极绝缘层120可以包括例如具有比硅氧化物或硅氮化物的介电常数更高的介电常数(例如具有约10至约25的介电常数)的高介电常数(高k)电介质。例如，高k电介质可以包括铪氧化物、镧氧化物、锆氧化物、钽氧化物、钛氧化物、钇氧化物、铝氧化物及其组合中的至少一种。
字线130可以形成为部分地填充第一沟槽110，而没有完全地填充第一沟槽110。也就是，字线130可以成凹陷的形式。字线130可以由例如掺杂多晶硅、钛氮化物(TiN)、钽氮化物(TaN)、钨氮化物(WN)、钛(Ti)、钽(Ta)、钨(W)等形成，但本公开不限于此。
盖图案140可以形成在字线130上以填充第一沟槽110。盖图案140可以包括绝缘材料，并且可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
层间绝缘层150可以形成在衬底100上。层间绝缘层150可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的至少一种。此外，层间绝缘层150可以是单层或多层。蚀刻停止物层202可以形成在层间绝缘层150之上。
第一接触插塞160可以形成为电连接到层间绝缘层150内部的第一源极/漏极区107a。第一接触插塞160可以包括导电材料。例如，第一接触插塞160可以包括多晶硅、金属硅化物化合物、导电金属氮化物和金属中的至少一种，但本公开不限于此。
位线170可以形成为在第一接触插塞160上并电连接到第一接触插塞160。位线170可以包括导电材料，并且可以包括例如多晶硅、金属硅化物化合物、导电金属氮化物和金属中的至少一种，但本公开不限于此。
第二接触插塞180可以形成在层间绝缘层150内部并形成为穿过层间绝缘层150。第二接触插塞180可以电连接到第二源极/漏极区107b。也就是，第二接触插塞180可以是存储节点接触。电容器可以与存储节点接触即第二接触插塞180电连接。第二接触插塞180可以包括导电材料，并且可以包括例如多晶硅、金属硅化物化合物、导电金属氮化物和金属中的至少一种。然而，本公开不限于此。
第一下电极至第三下电极260a、260b和260c可以形成在衬底100上。具体地，第一下电极260a可以形成在第一区域R1中，第二下电极260b和第三下电极260c可以形成在第二区域R2中。此时，第二下电极260b可以比第三下电极260c更邻近于第一区域R1。也就是，第三下电极260c可以比第二下电极260b更邻近于周边区域(图1的PERI)。
第一下电极至第三下电极260a、260b和260c形成在覆盖字线130和位线170的层间绝缘层150上，并且可以电连接到第二接触插塞180。此外，第一下电极至第三下电极260a、260b和260c可以形成为在第四方向DR4上延伸。第四方向DR4垂直于第一方向DR1、第二方向DR2和第三方向DR3。也就是，第一下电极至第三下电极260a、260b和260c可以在衬底100的厚度方向上长地延伸。
在根据本发明构思的一示例性实施方式的半导体器件1中，第一下电极至第三下电极260a、260b和260c可以具有圆筒形状，并且可以具有U形剖面。与所示的构造不同，具有圆筒形状的第一下电极至第三下电极260a、260b和260c的侧壁也可以由于工艺原因等而具有例如诸如阶梯的形状。
第一下电极至第三下电极260a、260b和260c可以包括选自掺杂多晶硅、导电金属氮化物(例如钛氮化物、钽氮化物、钨氮化物等)、金属(例如钌、铱、钛、钽等)和导电金属氧化物(例如铱氧化物、钌氧化物等)的至少一种。
第一下支撑图案至第三下支撑图案220a、220b和220c可以设置在相邻的下电极之间。具体地，第一下支撑图案至第三下支撑图案220a、220b和220c分别形成在第一下电极至第三下电极260a、260b和260c的外壁上，并且可以相互连接并支撑相邻下电极的外壁。也就是，第一下支撑图案至第三下支撑图案220a、220b和220c可以分别与第一下电极至第三下电极260a、260b和260c的外壁直接接触并围在第一下电极至第三下电极260a、260b和260c的外壁周围。
第一下支撑图案至第三下支撑图案220a、220b和220c可以分别具有第一厚度至第三厚度T1、T2和T3。此时，第一厚度T1可以小于第二厚度T2，第二厚度T2可以小于第三厚度T3。例如，第一厚度T1可以为约
Figure BDA0001479095990000071
至
Figure BDA0001479095990000072
第三厚度T3可以为约
Figure BDA0001479095990000073
至
Figure BDA0001479095990000074
第二厚度T2可以大于第一厚度T1且小于第三厚度T3。例如，第二厚度T2可以为约
Figure BDA0001479095990000075
至
Figure BDA0001479095990000076
然而，本公开不限于此。
设置在第一区域R1中的第一下支撑图案220a的第一厚度T1可以小于设置在第二区域R2中的第二下支撑图案220b的第二厚度T2。此外，第二下支撑图案220b的第二厚度T2可以小于在与第一区域R1更远地间隔开的位置处设置在第二区域R2中的第三下支撑图案220c的第三厚度T3。也就是，下支撑图案的厚度可以随着其接近周边区域(图1中的PERI)而更大。
此时，第一下支撑图案至第三下支撑图案220a、220b和220c的下表面可以基本上设置在相同的平面上。也就是，第一下支撑图案至第三下支撑图案220a、220b和220c的下表面大约是共平面的。
上支撑图案240可以设置在第一下支撑图案至第三下支撑图案220a、220b和220c上，并与第一下支撑图案至第三下支撑图案220a、220b和220c间隔开。也就是，上支撑图案240可以在第四方向DR4上设置在第一下支撑图案至第三下支撑图案220a、220b和220c上并与第一下支撑图案至第三下支撑图案220a、220b和220c间隔开。因此，包括第一下支撑图案至第三下支撑图案220a、220b和220c的下支撑图案可以比上支撑图案240更邻近于衬底100。
在根据本发明构思的一示例性实施方式的半导体器件1中，上支撑图案240可以形成在第一下电极至第三下电极260a、260b和260c的最上部的外壁上。也就是，上支撑图案240的上表面和第一下电极至第三下电极260a、260b和260c的上表面可以设置在基本上相同的平面上。也就是，上支撑图案240的上表面以及第一下电极至第三下电极260a、260b和260c的上表面大约是共平面的。因此，半导体器件1可以防止第一下电极至第三下电极260a、260b和260c倾斜在(leaning on)上支撑图案240上。
第一下支撑图案至第三下支撑图案220a、220b和220c以及上支撑图案可以包括例如硅氮氧化物、硅氮化物、硅碳氮化物和钽氧化物中的至少一种。此时，第一下支撑图案至第三下支撑图案220a、220b和220c以及上支撑图案240可以由相同的材料形成。然而，本公开不限于此，并且第一下支撑图案至第三下支撑图案220a、220b和220c以及上支撑图案240可以由彼此不同的材料形成。
电容器电介质层270可以形成在第一下电极至第三下电极260a、260b和260c、第一下支撑图案至第三下支撑图案220a、220b和220c、蚀刻停止物层202、以及上支撑图案240上。具体地，电容器电介质层270可以以共形的方式形成在第一下电极至第三下电极260a、260b和260c、第一下支撑图案至第三下支撑图案220a、220b和220c、蚀刻停止物层202、以及上支撑图案240上。电容器电介质层270能由单层或多层组成。
电容器电介质层270可以包括例如硅氧化物、硅氮化物、硅氮氧化物和高介电常数(高k)材料中的至少一种。高介电常数(高k)材料可以包括例如铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物、铅锌铌酸盐及其组合等中的一种或更多种，但本公开不限于此。
第一上电极至第三上电极280a、280b和280c可以形成在电容器电介质层270上。具体地，第一上电极至第三上电极280a、280b和280c可以分别以共形的形式形成在第一下电极至第三下电极260a、260b和260c之上的电容器电介质层270上。因此，当第一下电极至第三下电极260a、260b和260c具有圆筒形状时，第一上电极至第三上电极280a、280b和280c也可以具有圆筒形状。因此，上电极可以包括一些圆筒形状通过支撑图案彼此连接的结构。换言之，第一上电极至第三上电极280a、280b和280c可以形成在第一下电极至第三下电极260a、260b和260c、第一下支撑图案至第三下支撑图案220a、220b和220c、蚀刻停止物层202及上支撑图案240之上的电容器电介质层270上。
第一上电极至第三上电极280a、280b和280c可以分别形成在具有圆筒形状的第一下电极至第三下电极260a、260b和260c的侧壁之间。也就是，第一上电极至第三上电极280a、280b和280c可以分别包括由第一下电极至第三下电极260a、260b和260c的侧壁围绕的部分。
第一上电极至第三上电极280a、280b和280c可以包括在第一下支撑图案至第三下支撑图案220a、220b和220c与上支撑图案240之间在第四方向DR4上延伸的部分。具体地，第一上电极至第三上电极280a、280b和280c可以分别对应于这些部分具有第一长度至第三长度L1、L2和L3。此时，第一长度L1可以大于第二长度L2，第二长度L2可以大于第三长度L3。
设置在第一区域R1中的第一上电极280a的第一长度L1可以大于设置在第二区域R2中的第二上电极280b的第二长度L2。此外，第二上电极280b的第二长度L2可以大于在与第一区域R1更远地间隔开的位置处设置在第二区域R2中的第三上电极280c的第三长度L3。也就是，随着上电极接近周边区域(图1中的PERI)，在下支撑图案与上支撑图案之间在第四方向DR4上延伸的上电极的长度可以变得更小。
在本发明构思的一示例性实施方式中，在第一下支撑图案至第三下支撑图案220a、220b和220c与上支撑图案240之间在第四方向DR4上延伸的第一上电极至第三上电极280a、280b和280c的上表面可以设置在基本上相同的平面上。这里，该相同的平面在上支撑图案240的下表面处。结果，每个在第一下支撑图案至第三下支撑图案220a、220b和220c与上支撑图案240之间在第四方向DR4上延伸的第一上电极至第三上电极280a、280b和280c的下表面可以随着它们接近周边区域(图1中的PERI)而变得更高。在第一下支撑图案至第三下支撑图案220a、220b和220c与上支撑图案240之间在第四方向DR4上延伸的第一上电极至第三上电极280a、280b和280c的下表面分别是第一下支撑图案至第三下支撑图案220a、220b和220c的上表面。如上所述，下支撑图案的厚度可以随着其接近周边区域而更大，因而下支撑图案的上表面可以随着其接近周边区域而变得更高。
包括第一上电极至第三上电极280a、280b和280c的上电极可以包括例如掺杂多晶硅、金属、导电金属氮化物和金属硅化物中的至少一种，但本公开不限于此。
因为下支撑图案与下电极直接接触以支撑下电极，所以电容器电介质层不设置在其上形成下支撑图案的下电极部分上。因此，当下支撑图案厚地形成时，形成在下电极上的电容器电介质层的面积可以减小。这可以减小彼此面对且电容器电介质层插置于其间的下电极和上电极的面积，从而减小其为电容器容量的电容。
为了使存储器件(例如DRAM)工作，每个单元需要一定水平或以上的电容。例如，当电容未达到一定水平时，DRAM的刷新特性会劣化，并且会发生S/A失配(感应-放大失配(Sense-Amp Miss-Match))缺陷。因此，下支撑图案的厚度需要被薄地形成。
当下支撑图案形成为过于薄时，下支撑图案中可能出现裂纹。例如，由施加到单元区域的应力所致的裂纹可能出现在下支撑图案中。具体地，单元区域的边缘最容易受应力影响，并且这些区域中可能出现裂纹。此外，设置在单元区域的边缘处的下支撑图案的裂纹可能引起整个单元区域中的裂纹。
根据本发明构思的一示例性实施方式的半导体器件在单元区域的中央部分处提供了减小的厚度的下支撑图案。例如，半导体器件1在第一区域R1中提供了具有减小的厚度的第一下支撑图案220a。
在半导体器件1中，形成在其为单元区域(图1中的CELL)的边缘的第二区域R2中的第二下支撑图案220b和第三下支撑图案220c的厚度保持较大，并且形成在其为单元区域的中央部分的第一区域R1中的第一下支撑图案220a的厚度可以被减小。结果，可以防止设置在易受应力影响的第二区域R2中的第二下支撑图案220b和第三下支撑图案220c中的裂纹。
在半导体器件1中，因为形成在第一区域R1中的第一下支撑图案220a具有减小的厚度，所以在第一下支撑图案220a与上支撑图案240之间在第四方向DR4上延伸的第一上电极280a可以延伸得更长。也就是，可以使其中第一下电极260a和第一上电极280a彼此面对且电容器电介质层270插置于其间的区域更宽。因此，可以提高半导体器件1的电容。结果，本发明构思的半导体器件可以具有增大的电容而没有断裂的风险。
在下文中，将参照图4至图15描述根据本发明构思的一示例性实施方式的制造半导体器件的方法。为了方便起见，参照图1至图3描述的那些中的重复部分将被简要描述或被省略。
图4至图15是用于说明根据本发明构思的一示例性实施方式的制造半导体器件的方法的中间步骤图。
参照图4，绝缘层200形成在衬底100上。绝缘层200可以包括顺序地层叠的下模制层210、下支撑层222、上模制层230和上支撑层242。
蚀刻停止物层202形成在其上形成第一接触插塞160和第二接触插塞180的层间绝缘层150上。下模制层210、下支撑层222、上模制层230和上支撑层242可以顺序地形成在蚀刻停止物层202上。
包含氧化物的下模制层210和上模制层230可以相对于蚀刻停止物层202中包括的材料具有高蚀刻选择性。蚀刻停止物层202可以包括例如硅氮化物。此外，蚀刻停止物层202可以例如通过化学气相沉积等形成。
下模制层210可以形成在蚀刻停止物层202上。下模制层210可以包括硅氧化物。例如，下模制层210可以由FOX(可流动氧化物)、TOSZ(东燃硅氮烷(Tonen SilaZen))、USG(未掺杂二氧化硅玻璃)、BSG(硼硅玻璃)、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、PE-TEOS(等离子增强原硅酸四乙酯)、FSG(氟化物硅酸盐玻璃)、HDP(高密度等离子体)氧化物、PEOX(等离子体增强氧化物)、FCVD(可流动CVD)氧化物或其组合形成。
下支撑层222可以形成在下模制层210上。下支撑层222可以包括相对于下模制层210和上模制层230的材料具有蚀刻选择性的材料。例如，当下模制层210和上模制层230包含氧化物时，下支撑层222可以包含例如硅氮氧化物、硅氮化物、硅碳氮化物、钽氧化物和其组合中的至少一种。
上模制层230可以形成在下支撑层222上。上模制层230可以包含描述为包括在下模制层210中的氧化物。例如，上模制层230可以包含PE-TEOS或HDP-CVD氧化物。上模制层230可以是单层，但本公开不限于此，并且上模制层230可以是多层。
参照图5，节点掩模252形成在绝缘层200上。具体地，节点掩模252可以形成在上支撑层242上。
掩模层可以形成在绝缘层200上。掩模层可以包含相对于上支撑层242的材料具有蚀刻选择性的材料。因此，限定用于下电极(图8中的260)的接触孔(图6中的250)通过蚀刻掩模层形成的区域的节点掩模252可以形成在上支撑层242上。节点掩模252的形成可以经历光刻工艺以获得用于限定其中形成接触孔的区域的图案。
参照图6，接触孔250通过图案化蚀刻工艺形成在绝缘层200中。接触孔250可以通过使用节点掩模252作为蚀刻掩模蚀刻绝缘层200而形成。具体地，通过蚀刻上支撑层242、上模制层230、下支撑层222、下模制层210和蚀刻停止物层202，接触孔250可以形成在绝缘层200中。因此，第二接触插塞180可以被暴露。
用于形成接触孔250的蚀刻工艺可以包括例如湿蚀刻和干蚀刻中的至少一种。此外，接触孔250可以通过几个阶段的蚀刻工艺而形成。当接触孔250通过几个阶段的蚀刻工艺被形成时，用于蚀刻接触孔250的蚀刻工艺的均匀性可以更好。
参照图7，下电极层262形成在暴露的绝缘层200上。具体地，下电极层262形成在暴露的第二接触插塞180的上表面、接触孔250、下模制层210、下支撑层222、上模制层230、上支撑层242和节点掩模252的内壁上。例如，下电极层262可以以共形的方式形成在暴露的绝缘层200上。也就是，下电极层262可以以圆筒形状形成在暴露的绝缘层200上。
下电极层262可以是导电材料，例如，下电极层262可以包含选自掺杂多晶硅、导电金属氮化物(例如钛氮化物、钽氮化物、钨氮化物等)、金属(例如钌、铱、钛、钽等)和导电金属氧化物(例如铱氧化物、钌氧化物等)的至少一种。
参照图8，上支撑层242上的节点掩模252和下电极层262的一部分被去除直到上支撑层242被暴露。
上支撑层242上的节点掩模252和下电极层262的一部分使用包括化学机械抛光(CMP)和回蚀刻中的至少一种的工艺被去除直到上支撑层242被暴露。因此，电连接到第二接触插塞180的下电极260可以形成在接触孔250中。此外，每个下电极260可以与相邻的一个下电极电分离。
参照图9A和图9B，图案化硬掩模300形成在下电极260和上支撑层242上。
如图9A中所示，下电极260电连接到第二接触插塞(图2的180)，并且可以布置成蜂窝状的形式，类似于第二接触插塞180。由于下电极260包括第一下电极260a、第二下电极260b和第三下电极260c，所以多个第一下电极260a、多个第二下电极260b和多个第三下电极260c可以布置成蜂窝的形式。此外，下电极260可以形成为圆筒形状。当下电极260形成为圆筒形状时，硬掩模300可以填充圆筒形状的内部。
此时，硬掩模300可以被图案化。例如，硬掩模300可以经历光刻工艺以获得用于限定其中暴露第一区域R1的下电极260和上支撑层242的区域的图案。具体地，硬掩模300可以暴露第一区域R1的下电极260和上支撑层242的一些部分，并且可以遍及下电极260被图案化。相反，硬掩模300不暴露第二区域R2的下电极260和上支撑层242。也就是，硬掩模300不暴露设置在邻近于周边区域(图1中的PERI)的单元区域(图1中的CELL)中的上支撑层242。
如图9A中所示，由硬掩模300暴露的区域可以具有方形形状。也就是，由硬掩模300暴露的区域可以以方形的形式贯穿四个下电极260被形成。然而，这仅是为了说明的方便，并且本公开不限于此。
硬掩模300可以例如通过使用物理气相沉积或化学气相沉积来沉积硅氧化物层等而形成。随后，硬掩模300可以使用光刻工艺和蚀刻工艺被图案化。或者，包括光致抗蚀剂层、含硅夹层和平坦化底层的三层可以代替硅氧化物层被使用。
参照图10A和图10B，上支撑层242的一部分使用硬掩模300作为蚀刻掩模被去除。也就是，上支撑层242的由硬掩模300暴露的部分可以被去除，以形成包括第一开口O1的上支撑图案240。
第一区域R1中的上支撑层242的由硬掩模300暴露的部分可以被去除，以形成第一开口O1。另一方面，由于第二区域R2中的上支撑层242不被硬掩模300暴露，所以开口不形成在第二区域R2中。因此，上支撑层242可以通过图案化蚀刻工艺被图案化以形成上支撑图案240。在上支撑图案240形成之后，硬掩模300可以被去除。
上支撑层242的图案化可以通过例如干蚀刻工艺被执行，但本公开不限于此。
参照图11A和图11B，上模制层230使用上支撑图案240的第一开口O1被去除。
上模制层230可以通过经由第一开口O1提供蚀刻剂而被去除。例如，当上模制层230由硅氧化物层形成时，上模制层230可以使用能够选择性地去除硅氧化物层的蚀刻剂通过湿蚀刻或干蚀刻被去除。该工艺可以是湿浸出工艺(wet dip-out process)。蚀刻剂可以是例如包含氟化氢和氟化铵(LAL溶液)的蚀刻溶液，但本公开不限于此。当硬掩模300和上模制层230两者由硅氧化物形成时，硬掩模300和上模制层230可以被同时去除。
参照图12A和图12B，下支撑层222的一部分使用上支撑图案240作为蚀刻掩模被去除。也就是，下支撑层222的由上支撑图案240暴露的部分可以被去除，以形成包括第二开口O2的下支撑图案220。因此，第二开口O2可以具有从第一开口O1传递的形状。也就是，下支撑图案220可以具有从上支撑图案240传递的形状。
第一区域R1中的下支撑层222的由上支撑图案240暴露的部分可以被去除以形成第二开口O2。相反，由于第二区域R2中的下支撑层222不被上支撑图案240暴露，所以开口不形成在第二区域R2中。结果，下支撑层222可以被图案化以形成下支撑图案220。
下支撑层222的图案化可以例如通过湿蚀刻工艺或干蚀刻工艺被执行。
参照图13A至图13C，下支撑图案220的邻近于第二开口O2的部分被蚀刻以形成第一下支撑图案至第三下支撑图案220a、220b和220c。也就是，通过经由第一开口O1和第二开口O2蚀刻下支撑图案220的由去除的上模制层230的空间暴露的部分，可以减小邻近于第二开口O2的下支撑图案220的厚度。
第一区域R1中暴露的第一下支撑图案220a的厚度被减小为小于第二区域R2中暴露的第二下支撑图案220b和第三下支撑图案220c的厚度。
蚀刻工艺可以通过向第一开口O1、第二开口O2和由去除的上模制层230暴露的下支撑图案220提供蚀刻剂而被执行。例如，当下支撑图案220由硅氮化物形成时，下支撑图案220的上表面的一部分能使用能够选择性地去除硅氮化物的蚀刻剂通过湿蚀刻或干蚀刻被去除。因此，下支撑图案220可以在不同的区域中形成不同的厚度。
如所示，第一区域R1包括第一开口O1和第二开口O2，第二区域R2不包括开口。因此，邻近于第二开口O2的下支撑图案会极大地受蚀刻剂影响。例如，如图13A中所示，形成在第一区域R1中的第一下支撑图案220a可以通过紧邻形成的第二开口O2极大地受蚀刻剂影响。因此，第一下支撑图案220a被蚀刻剂部分地蚀刻，并且可以具有小于第二厚度T2和第三厚度T3的第一厚度T1。
与上述第一下支撑图案220a相反，形成在不包括开口的第二区域R2中的第二下支撑图案220b和第三下支撑图案220c可以较小地受蚀刻剂影响。例如，如图13A中所示，与第一下支撑图案220a相比，在形成于第二区域R2中的第二下支撑图案220b周围不形成大量的第二开口O2。也就是，与第一下支撑图案220a相比，第二下支撑图案220b可以较小地受蚀刻剂影响并较小地被蚀刻。因此，第二下支撑图案220b可以具有大于第一厚度T1的第二厚度T2。
除此之外，设置为比第二下支撑图案220b更远地与第一区域R1间隔开的第三下支撑图案220c可以不受蚀刻剂影响且不被蚀刻。例如，如图13A中所示，第三下支撑图案220c可以设置为比第二下支撑图案220b更远地与第一区域R1和第二开口O2间隔开，并且可以不受蚀刻剂影响且不被蚀刻。因此，第三下支撑图案220c可以具有大于第一厚度T1和第二厚度T2的第三厚度T3。
在本发明构思的一示例性实施方式中，取决于区域而变化的下支撑图案的厚度可以通过调节蚀刻剂特性或蚀刻工艺特性而被调节。
第一下支撑图案至第三下支撑图案220a、220b和220c的厚度差可以通过调节蚀刻剂的量或浓度而被调节。当过度地增加蚀刻剂的量或浓度时，所有第一下支撑图案至第三下支撑图案220a、220b和220c可以在短的蚀刻工艺时间期间被蚀刻。因此，第一下支撑图案至第三下支撑图案220a、220b和220c之间的期望的厚度差可以通过保持蚀刻剂的适当的量或浓度适当的时间段而形成。
第一下支撑图案至第三下支撑图案220a、220b和220c的厚度差可以通过调节蚀刻剂的速率而被调节。例如，通过调节蚀刻装置的功率，蚀刻剂在垂直方向上相对于水平方向的速率比可以被调节。如果蚀刻剂在垂直方向上相对于水平方向的速率比较小，则蚀刻剂在水平方向上深入地穿透，并且第一下支撑图案至第三下支撑图案220a、220b和220c之间的厚度差可以较小。相反，当蚀刻剂在垂直方向上相对于水平方向的速率比较大时，第一下支撑图案至第三下支撑图案220a、220b和220c之间的厚度差可以较大。
根据本发明构思的一示例性实施方式的制造半导体器件的方法可以在第一区域R1和第二区域R2中提供具有不同厚度的下支撑图案。
在本发明构思的一示例性实施方式中，下支撑图案可以具有随着其厚度测量位置远离第二开口O2而增加其厚度的形状。例如，如图13C中所示，第一下支撑图案220a的厚度可以随着其厚度测量位置远离第二开口O2而增加。邻近于第二开口O2的第一下支撑图案220a可以最强地受蚀刻剂影响并被蚀刻得最多。因此，邻近于第二开口O2的第一下支撑图案220a的厚度可以最小。然而，本公开不限于此，并且通过调节蚀刻剂的特性或蚀刻工艺特性，第一下支撑图案220a可以具有基本上相同的厚度，而与其测量位置无关。
参照图14A和图14B，下模制层210使用下支撑图案220的第二开口O2被去除。
下模制层210可以通过经由第二开口O2提供蚀刻剂而被去除。例如，当下模制层210由硅氧化物层形成时，下模制层210可以使用能够选择性地去除硅氧化物层的蚀刻剂通过湿蚀刻或干蚀刻而被去除。蚀刻剂可以是例如LAL溶液，但本公开不限于此。
参照图15，电容器电介质层270形成在第一下电极至第三下电极260a、260b和260c、第一下支撑图案至第三下支撑图案220a、220b和220c、蚀刻停止物层202、以及上支撑图案240上。
电容器电介质层270可以以共形的方式形成在第一下电极至第三下电极260a、260b和260c、第一下支撑图案至第三下支撑图案220a、220b和220c、蚀刻停止物层202和上支撑图案240上。
随后，第一上电极至第三上电极280a、280b和280c形成在电容器电介质层270上。具体地，第一上电极至第三上电极280a、280b和280c以共形的方式形成在第一下电极至第三下电极260a、260b和260c上的电容器电介质层270上。换言之，第一上电极至第三上电极280a、280b和280c可以形成在第一下电极至第三下电极260a、260b和260c、第一下支撑图案至第三下支撑图案220a、220b和220c、蚀刻停止物层202以及上支撑图案240之上的电容器电介质层270上。因此，根据图3的半导体器件1能被形成。
当下支撑图案形成为过于薄时，下支撑图案中可能出现裂纹。特别地，单元区域的边缘最容易受应力影响，裂纹可能在这些区域中出现。通过调节蚀刻剂特性或蚀刻工艺特性，形成在其为单元区域的边缘的第二区域R2中的第二下支撑图案220b和第三下支撑图案220c的厚度可以大于形成在第一区R1中的第一下支撑图案220a的厚度。因此，根据本发明构思的一示例性实施方式的制造半导体器件的方法能防止布置在易受应力影响的第二区域R2中的第二下支撑图案220b和第三下支撑图案220c的断裂。
根据本发明构思的一示例性实施方式的制造半导体器件的方法可以允许在第一下支撑图案220a与上支撑图案240之间在第四方向DR4上延伸的第一上电极280a长地延伸。也就是，可以使第一下电极260a和第一上电极280a彼此面对的区域更宽，并且可以提高半导体器件的电容。结果，根据本发明构思的一示例性实施方式的制造半导体器件的方法能提供具有增大的电容而没有断裂风险的半导体器件。
在下文中，将参照图16描述根据本发明构思的一示例性实施方式的半导体器件2。为了方便起见，参照图1至图15描述的那些的重复部分将被简要描述或省略。
图16是用于说明根据本发明构思的一示例性实施方式的半导体器件的图。
参照图3和图16，半导体器件2包括第一上电极至第三上电极280-1a、280-1b和280-1c。
与半导体器件1的以共形的方式形成在电容器电介质层270上的第一上电极至第三上电极280a、280b和280c不同，第一上电极至第三上电极280-1a、280-1b和280-1c可以形成为填充空间。因此，根据本发明构思的一示例性实施方式的半导体器件2能通过形成为填充空间的第一上电极至第三上电极280-1a、280-1b和280-1c支撑形成为具有高的高宽比的半导体器件的电容器。
在下文中，将参照图17描述根据本发明构思的一示例性实施方式的半导体器件3。为了方便起见，参照图1至图16描述的那些的重复部分将被简要描述或被省略。
图17是用于说明根据本发明构思的一示例性实施方式的半导体器件的图。
参照图3和图17，半导体器件3包括第一下电极至第三下电极260-1a、260-1b和260-1c以及第一上电极至第三上电极280-2a、280-2b和280-2c。
与半导体器件1的形成为圆筒形状的第一下电极至第三下电极260a、260b和260c不同，第一下电极至第三下电极260-1a、260-1b和260-1c可以形成为柱形状。因此，根据本发明构思的一示例性实施方式的半导体器件3能防止在去除模制层的工艺期间可能在下电极中发生的倾斜或弯曲。
与半导体器件1的以共形的方式形成在电容器电介质层270上的第一上电极至第三上电极280a、280b和280c不同，第一上电极至第三上电极280-2a、280-2b和280-2c可以形成为填充空间。因此，根据本发明构思的一示例性实施方式的半导体器件3能通过形成为填充空间的第一上电极至第三上电极280-2a、280-2b和280-2c支撑形成为具有高的高宽比的半导体器件的电容器。
虽然已经参照本发明构思的具体示例性实施方式具体地说明和描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行在形式和细节上的各种各样的改变而在不背离如由所附权利要求限定的本发明构思的精神和范围。示例性实施方式应仅在描述性的意义上被考虑，并且不是为了限制的目的。
本申请要求享有2016年12月9日在韩国知识产权局提交的韩国专利申请第10-2016-0167450号的优先权，其公开通过引用全文合并于此。

Claims (20)

1.一种半导体器件，包括：
衬底，其包括包含第一区域和第二区域的单元区域以及比邻近于所述第一区域更邻近于所述第二区域的周边区域；
分别设置在所述第一区域和所述第二区域中的第一下电极和第二下电极；
分别设置在所述第一下电极和所述第二下电极的外壁上的第一下支撑图案和第二下支撑图案；
上支撑图案，其设置在所述第一下电极和所述第二下电极的外壁上，并且在所述第一下支撑图案和所述第二下支撑图案上且与所述第一下支撑图案和所述第二下支撑图案间隔开；
电介质层，其设置在所述第一下电极和所述第二下电极、所述第一下支撑图案和所述第二下支撑图案、以及所述上支撑图案的表面上；以及
上电极，其设置在所述电介质层的表面上，
其中所述第一下支撑图案的厚度小于所述第二下支撑图案的厚度，所述第一下支撑图案的所述厚度和所述第二下支撑图案的所述厚度分别是所述第一下支撑图案和所述第二下支撑图案在所述衬底的厚度方向上的厚度。
2.根据权利要求1所述的半导体器件，其中所述第一下支撑图案的下表面和所述第二下支撑图案的下表面设置在基本上相同的平面上。
3.根据权利要求1所述的半导体器件，其中所述上支撑图案包括第一开口，所述第一下支撑图案包括第二开口，所述第二开口具有从所述第一开口传递的形状。
4.根据权利要求3所述的半导体器件，其中随着所述第一下支撑图案的厚度测量位置远离所述第二开口，所述第一下支撑图案的所述厚度增加。
5.根据权利要求1所述的半导体器件，其中所述第二下支撑图案的所述厚度为250Å至300Å。
6.根据权利要求5所述的半导体器件，其中所述第一下支撑图案的所述厚度为80Å至200Å。
7. 根据权利要求1所述的半导体器件，还包括：
第三下电极，其设置在所述第二区域中，并且与所述第二下电极相比，更远地与所述第一区域间隔开；以及
第三下支撑图案，其设置在所述第三下电极的外壁上，
其中所述第三下支撑图案的厚度大于所述第二下支撑图案的所述厚度。
8.根据权利要求1所述的半导体器件，其中所述上支撑图案的上表面和所述第一下电极和所述第二下电极的上表面设置在基本上相同的平面上。
9.根据权利要求1所述的半导体器件，还包括：
单位有源区，其设置在所述衬底中，并包括第一源极/漏极区和第二源极/漏极区；
字线，其设置在所述第一源极/漏极区与所述第二源极/漏极区之间；以及
分别电连接到所述第一源极/漏极区和所述第二源极/漏极区的第一接触插塞和第二接触插塞，
其中所述第一接触插塞电连接到位线，以及
所述第二接触插塞电连接到所述第一下电极。
10.根据权利要求9所述的半导体器件，其中多个第一下电极和多个第二下电极的每个设置在所述衬底上，并且所述多个第一下电极和所述多个第二下电极布置成蜂窝状的形式。
11.根据权利要求1所述的半导体器件，其中所述第一下电极和所述第二下电极具有圆筒形状。
12.一种半导体器件，包括：
衬底，其包括包含第一区域和第二区域的单元区域以及比邻近于所述第一区域更邻近于所述第二区域的周边区域；
下电极，其设置在所述单元区域中并在与所述衬底交叉的第一方向上延伸，所述第一方向是所述衬底的厚度方向；
下支撑图案，其设置在所述下电极的外壁上；
上支撑图案，其设置在所述下电极的外壁上，并且在所述第一方向上在所述下支撑图案上且与所述下支撑图案间隔开；
电介质层，其设置在所述下电极、所述下支撑图案和所述上支撑图案的表面上；以及
分别设置在所述第一区域和所述第二区域的所述电介质层的表面上的第一上电极和第二上电极，
其中在所述下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第一上电极的长度大于在所述下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第二上电极的长度。
13.根据权利要求12所述的半导体器件，其中在所述下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第一上电极的上表面以及在所述下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第二上电极的上表面设置在基本上相同的平面上。
14.根据权利要求12所述的半导体器件，还包括：
第三上电极，其设置在所述第二区域中，并且与所述第二上电极相比，更远地与所述第一区域间隔开，
其中在所述下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第三上电极的长度小于在所述下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第二上电极的所述长度。
15.根据权利要求12所述的半导体器件，其中所述第一上电极和所述第二上电极以共形的方式设置在所述电介质层的所述表面上。
16.一种制造半导体器件的方法，包括：
提供衬底，所述衬底包括包含第一区域和第二区域的单元区域以及比邻近于所述第一区域更邻近于所述第二区域的周边区域，并且还包括在所述单元区域中的且顶表面暴露的接触插塞；
在所述衬底上顺序地形成蚀刻停止物层、下模制层、下支撑层、上模制层和上支撑层；
通过图案化蚀刻形成穿过所述上支撑层、所述上模制层、所述下支撑层、所述下模制层和所述蚀刻停止物层的在与所述衬底交叉的第一方向上延伸的接触孔，以暴露所述第一区域和所述第二区域中的所述接触插塞；
形成在所述第一区域中的所述接触孔的侧壁和底部上以被电连接到所述接触插塞的第一下电极，以及在所述第二区域中的所述接触孔的侧壁和底部上以被电连接到所述接触插塞的第二下电极；
在所述第一区域中通过图案化蚀刻去除所述上支撑层的一部分以形成包括第一开口的上支撑图案；
通过所述第一开口去除所述上模制层；
使用所述上支撑图案作为蚀刻掩模通过蚀刻去除所述下支撑层的一部分，以在所述第一区域中形成包括第二开口的第一下支撑图案，并在所述第二区域中形成第二下支撑图案；
通过所述第二开口去除所述下模制层；
在所述第一下电极和所述第二下电极、所述第一下支撑图案和所述第二下支撑图案以及所述上支撑图案的表面上形成电介质层；以及
分别在所述第一区域和所述第二区域的所述电介质层的表面上形成第一上电极和第二上电极，
其中所述第一下支撑图案的厚度小于所述第二下支撑图案的厚度，所述第一下支撑图案的所述厚度和所述第二下支撑图案的所述厚度分别是所述第一下支撑图案和所述第二下支撑图案在所述衬底的厚度方向上的厚度。
17.根据权利要求16所述的方法，其中在所述第一下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第一上电极的长度大于在所述第二下支撑图案与所述上支撑图案之间在所述第一方向上延伸的所述第二上电极的长度。
18.根据权利要求16所述的方法，其中随着所述第一下支撑图案的厚度测量位置远离所述第二开口，所述第一下支撑图案的所述厚度增加。
19.根据权利要求16所述的方法，其中所述上模制层和所述下模制层包括硅氧化物，并且所述上模制层的去除和所述下模制层的去除包括使用包含氟化氢和氟化铵的蚀刻溶液的蚀刻工艺。
20.根据权利要求16所述的方法，其中所述第一下支撑图案的所述厚度为80Å至200Å，所述第二下支撑图案的所述厚度为250Å到300Å。
CN201711180587.9A 2016-12-09 2017-11-23 半导体器件及制造其的方法 Active CN108231772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0167450 2016-12-09
KR1020160167450A KR102406719B1 (ko) 2016-12-09 2016-12-09 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN108231772A CN108231772A (zh) 2018-06-29
CN108231772B true CN108231772B (zh) 2022-12-20

Family

ID=62489640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711180587.9A Active CN108231772B (zh) 2016-12-09 2017-11-23 半导体器件及制造其的方法

Country Status (3)

Country Link
US (2) US10283509B2 (zh)
KR (1) KR102406719B1 (zh)
CN (1) CN108231772B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102406719B1 (ko) 2016-12-09 2022-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102557019B1 (ko) * 2018-07-02 2023-07-20 삼성전자주식회사 반도체 메모리 소자
US10763325B2 (en) * 2018-08-28 2020-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor structure and method for manufacturing the same
KR20200050699A (ko) * 2018-11-02 2020-05-12 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자
KR102461809B1 (ko) * 2018-11-09 2022-11-01 삼성전자주식회사 반도체 소자 및 이의 제조방법
US11164938B2 (en) * 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11011521B2 (en) * 2019-05-28 2021-05-18 Micron Technology, Inc. Semiconductor structure patterning
US11469047B2 (en) * 2020-03-06 2022-10-11 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method for manufacturing high-profile and high-capacitance capacitor
CN113540213B (zh) * 2020-04-17 2023-07-14 长鑫存储技术有限公司 有源区、有源区阵列及其形成方法
KR102622419B1 (ko) * 2020-06-03 2024-01-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11869932B2 (en) 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
US11784216B2 (en) 2020-09-10 2023-10-10 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
CN114171461B (zh) * 2020-09-10 2022-10-28 长鑫存储技术有限公司 电容结构的制备方法及电容器
CN114188281A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体器件及其制造方法
CN112687690B (zh) 2020-12-25 2024-04-30 福建省晋华集成电路有限公司 半导体存储器及其制作方法
KR20230076611A (ko) * 2021-11-24 2023-05-31 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN114639638B (zh) * 2022-04-29 2022-10-28 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN117156868A (zh) * 2022-05-18 2023-12-01 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399225A (zh) * 2007-09-28 2009-04-01 海力士半导体有限公司 半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681274B1 (ko) * 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
KR20110136473A (ko) 2010-06-15 2011-12-21 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101800419B1 (ko) * 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101728320B1 (ko) * 2011-06-30 2017-04-20 삼성전자 주식회사 반도체 소자의 제조 방법
DE102011112817A1 (de) 2011-09-12 2013-03-14 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Elektromotor, insbesondere Kühlerlüftermotor
KR20130098681A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 반도체 메모리 장치
KR101924861B1 (ko) 2012-08-30 2018-12-05 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
KR101948818B1 (ko) 2012-10-23 2019-04-25 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자 및 그 제조방법
KR101934421B1 (ko) 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR101934037B1 (ko) 2012-11-21 2018-12-31 삼성전자주식회사 서포터를 갖는 반도체 소자 및 그 형성 방법
KR20140087367A (ko) 2012-12-28 2014-07-09 현대자동차주식회사 도어 드라이브 모듈 및 이를 적용한 도어 제어 장치
KR20140087357A (ko) 2012-12-28 2014-07-09 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 및 그 제조방법
US20160027743A1 (en) * 2013-03-05 2016-01-28 Kazuyuki Kakisaki Semiconductor device
KR102254183B1 (ko) * 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
KR102247015B1 (ko) * 2014-10-14 2021-05-03 삼성전자주식회사 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
KR102406719B1 (ko) 2016-12-09 2022-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399225A (zh) * 2007-09-28 2009-04-01 海力士半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20180166449A1 (en) 2018-06-14
KR102406719B1 (ko) 2022-06-07
KR20180066523A (ko) 2018-06-19
US10756091B2 (en) 2020-08-25
US10283509B2 (en) 2019-05-07
CN108231772A (zh) 2018-06-29
US20190189619A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
CN108231772B (zh) 半导体器件及制造其的方法
CN108346661B (zh) 半导体器件
US10957647B2 (en) Integrated circuit devices including a boron-containing insulating pattern
US10607855B2 (en) Method for fabricating semiconductor device using a hybrid mask pattern
US9276058B2 (en) Methods of manufacturing semiconductor devices
US9171670B2 (en) Capacitor structures having supporting patterns and methods of forming the same
US10910382B2 (en) Method for fabricating semiconductor device
US20060284259A1 (en) Semiconductor device and method of manufacturing the same
TWI497649B (zh) 埋入式字元線結構及其製造方法
US9484219B2 (en) Methods of fabricating memory devices using wet etching and dry etching
KR20120042574A (ko) 반도체 소자 및 그 제조 방법
CN109841623B (zh) 半导体存储器件
KR102053353B1 (ko) 반도체 소자 및 그 제조 방법
TWI784597B (zh) 半導體裝置
US9875932B2 (en) Methods of forming contact holes using pillar masks and mask bridges
US20180166447A1 (en) Semiconductor device
TWI814592B (zh) 半導體裝置
US20240071771A1 (en) Method of manufacturing integrated circuit device
US20240049445A1 (en) Methods of manufacturing semiconductor devices
TW202215642A (zh) 積體電路裝置
KR100604854B1 (ko) 박스형 하부 구조의 스토리지 노드를 갖는 메모리 소자 및그 제조 방법
KR20040004787A (ko) 캐패시터의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant