CN101399225A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101399225A
CN101399225A CNA2008101323851A CN200810132385A CN101399225A CN 101399225 A CN101399225 A CN 101399225A CN A2008101323851 A CNA2008101323851 A CN A2008101323851A CN 200810132385 A CN200810132385 A CN 200810132385A CN 101399225 A CN101399225 A CN 101399225A
Authority
CN
China
Prior art keywords
dielectric film
bottom electrode
sacrifice
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101323851A
Other languages
English (en)
Other versions
CN101399225B (zh
Inventor
金钟国
金承范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101399225A publication Critical patent/CN101399225A/zh
Application granted granted Critical
Publication of CN101399225B publication Critical patent/CN101399225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半导体器件及其制造方法。该半导体器件包括圆柱型底部电极，其连接至在半导体基板上形成的接触插塞；以及支撑图案，其在圆柱型底部电极之间形成，其中，底部电极的侧壁的一部分高于支撑图案，并且底部电极的侧壁的另一部分低于支撑图案。

Description

半导体器件及其制造方法
技术领域
本发明整体涉及半导体器件及其制造方法，更具体地说，涉及具有电容器的半导体器件及其制造方法。
背景技术
由于对包括电容器的半导体存储器件的容量的需要日益增大，因此已经开发出多种技术来增大电容器的电容。
一般说来，电容器具有包括介电膜的结构，该介电膜在底部电极(或存储节点)与顶部电极(或板状电极)之间形成。电容器的电容与电极表面面积和介电膜的介电常数成正比，并且与顶部电极和底部电极之间的间距(即，介电膜的厚度)成反比。
为了使电容器具有较大电容，可以使用各种方法来制造电容器。举例来说，可以使用具有大介电常数的介电膜，减小介电膜的厚度，增大电极表面面积，或减小顶部电极与底部电极之间的距离。
然而，因为器件大小随着半导体存储器件集成度的增加而变小，因此难以制造具有小尺寸但仍能保证电容足够大的电容器。
为了保证电容足够大，研究者已集中注意力研究底部电极的结构。结果，已开发出具有三维结构的凹型(或圆柱型)电容器。
近来，已广泛使用采用外部表面和内部表面作为节点表面的圆柱型电容器，而不是仅采用内部表面作为节点表面的圆柱型电容器。一般说来，通过浸出工序(dip-out process)形成圆柱型电容器。
虽然可以通过增加电容器的高度来增大电容器的电容，但电容器可能会由于高度增加而发生倾斜现象。
发明内容
本发明公开一种半导体器件及其制造方法。
根据本发明的一个实施例，所述方法包括：在半导体基板上形成第一牺牲绝缘膜；在所述第一牺牲绝缘膜上形成支撑层；在所述支撑层上形成第二牺牲绝缘膜；蚀刻所述第二牺牲绝缘膜、所述支撑层和所述第一牺牲绝缘膜以形成底部电极区域，所述底部电极区域使在所述半导体基板上形成的接触插塞露出；在形成所述底部电极区域之后，在所得结构上形成底部电极导电层；对所述底部电极导电层平坦化以使所述第二牺牲绝缘膜露出；在对所述底部电极导电层平坦化之后，在所得结构上形成第三牺牲绝缘膜；蚀刻所述第三牺牲绝缘膜、所述第二牺牲绝缘膜和所述支撑层，以形成位于底部电极和相邻底部电极之间的第三牺牲绝缘图案、第二牺牲绝缘图案和支撑图案；以及移除第一牺牲绝缘图案、所述第二牺牲绝缘图案和所述第三牺牲绝缘图案以形成所述底部电极。
根据本发明的一个实施例，所述半导体器件包括：圆柱型底部电极，其连接至在半导体基板上形成的接触插塞；以及支撑图案，其在所述圆柱型底部电极之间形成，其中，所述底部电极的侧壁的一部分高于所述支撑图案，并且所述底部电极的侧壁的另一部分低于所述支撑图案。
附图说明
图1a至图1f是示出用于制造根据本发明的半导体器件的方法的剖视图。
图2a至图2c是示出根据本发明的曝光掩模的平面图。
具体实施方式
图1a至图1f是示出用于制造根据本发明的半导体器件的方法的剖视图。
参照图1a，在半导体基板100上形成第一层间绝缘膜110。可以在第一层间绝缘膜110上形成光阻膜。可以通过使用曝光掩模对光阻膜执行曝光和显影工序来形成光阻图案(未示出)。可以使用光阻图案作为掩模来蚀刻第一层间绝缘膜110，以形成使半导体基板100的一部分露出的底部电极接触孔115。
可以移除光阻图案，并且可以在底部电极接触孔115中形成底部电极接触插塞120。在一个实施例中，可以通过如下步骤形成底部电极接触插塞120：在底部电极接触孔115中填充触点材料并且对触点材料平坦化以获得底部电极接触插塞120。
可以在形成底部电极接触插塞120之后，在所得结构上依次形成第二层间绝缘膜130、蚀刻阻挡膜140、第一牺牲绝缘膜150、支撑层160及第二牺牲绝缘膜170。第一牺牲绝缘膜150可以包括TEOS、USG、BPSG、PSG、SOD、HDP、SROX、SOG、或其组合。支撑层160可以包括厚度在约300
Figure A200810132385D0008104857QIETU
至约2000范围内的氮化物膜。第二牺牲绝缘膜170可以形成为具有在约500至约5000
Figure A200810132385D0008104915QIETU
范围内的厚度。
可以在第二牺牲绝缘膜170上形成光阻膜(未示出)。可以通过使用底部电极掩模对光阻膜执行曝光和显影工序来形成光阻图案(未示出)。
参照图1b，可以使用光阻图案(未示出)蚀刻第二牺牲绝缘膜170、支撑层160、第一牺牲绝缘膜150、蚀刻阻挡膜140和第二层间绝缘膜130，以形成使底部电极接触插塞120露出的底部电极区域180。
可以使用SF6和Cl2作为主要气体并且使用Ar、N2、O2、碳氟化合物、及其组合中的一者作为附加气体，来蚀刻第一牺牲绝缘膜150和第二牺牲绝缘膜170。
可以在形成底部电极区域180之后，在所得结构上形成底部电极导电层190。底部电极导电层190可以包括Ti、TiN、及其组合中的一者，并且可以具有在约200
Figure A200810132385D0008104937QIETU
至约2000范围内的厚度。
参照图1c，可以在形成底部电极导电层190之后，在所得结构上形成用于覆盖底部电极区域180的填充绝缘膜(未示出)。对填充绝缘膜和底部电极导电层190进行平坦化，直至第二牺牲绝缘膜170露出为止，并由此形成底部电极200。在一个实施例中，底部电极200可以是具有闭合下端和开放上端的圆筒形壳体。闭合下端与底部电极接触插塞120电接触。填充绝缘膜可以包括光阻膜和氧化物膜。在平坦化步骤中，可以从第二牺牲绝缘膜170的上表面将图1b的底部电极导电层190进一步蚀刻约100
Figure A200810132385D0009104955QIETU
至约2000
Figure A200810132385D0009105003QIETU
。然后，移除留在底部电极区域180中的填充绝缘膜。
参看图1d(i)，在使第二牺牲绝缘膜170露出的平坦化步骤之后，在所得结构上形成第三牺牲绝缘膜210。可以形成具有低阶梯覆盖率的第三牺牲绝缘膜210。
即，可以在第二牺牲绝缘膜170上形成第三牺牲绝缘膜210，并且第三牺牲绝缘膜210仅填充底部电极区域180的上部。
或者，如图1d(ii)所示，可以形成具有高阶梯覆盖率的第三牺牲绝缘膜210。
即，可以在第二牺牲绝缘膜170上形成第三牺牲绝缘膜210，并且第三牺牲绝缘膜210填充底部电极区域180的整个空间。
第三牺牲绝缘膜210可以包括正硅酸四乙酯(TEOS)膜，可以在真空腔室中、在约300℃至约500℃的范围内的温度通过等离子增强化学气相沉积(PECVD)工序来形成该正硅酸四乙酯膜。可以通过如下步骤来形成可用于形成第三牺牲绝缘膜210的TEOS膜：使用He气使液态TEOS成为气泡，并且使气泡型TEOS以气体状态流入真空腔室中，以便通过PECVD方法利用O2使气态TEOS等离子化。
再次参照图1d，使第三牺牲绝缘膜210平坦化并且在第三牺牲绝缘膜210上形成光阻图案220。
光阻图案220覆盖相邻底部电极之间的间隔区域和相邻底部电极200的侧壁的一部分，以保护底部电极200之间的支撑层160。接着，可以使用光阻图案220作为附加曝光掩模来曝光并显影第三牺牲绝缘膜210。
在一个实施例中，可以根据曝光掩模400a的衬垫型遮蔽图案420a(参见图2a)形成图1d的光阻图案220。光阻图案220与相邻底部电极200的侧壁的一部分重叠。在另一个实施例中，可以根据曝光掩模400b的闭合曲线型遮蔽图案420b(参见图2b)形成图1d的光阻图案220。在另一个实施例中，可以根据曝光掩模400c的逐一重叠型遮蔽图案420c或矩形遮蔽图案420c(参见图2c)形成图1d的光阻图案220。
参照图1e，使用光阻图案220作为蚀刻掩模来蚀刻第三牺牲绝缘膜210、第二牺牲绝缘膜170和支撑层160。结果，支撑层160的未被蚀刻的部分形成支撑图案230。接着移除光阻图案220。
如图1e所示，底部电极200的侧壁的与光阻图案220重叠的部分高于支撑图案230。底部电极200的侧壁的不与光阻图案220重叠的部分低于支撑图案230。
第二牺牲绝缘膜170与支撑层160之间的蚀刻选择性差异可减小对底部电极200的损害。
参照图1f，执行浸出工序以移除第一牺牲绝缘膜150。利用第一牺牲绝缘膜150与其它结构之间的蚀刻选择性差异来执行该浸出工序，以移除支撑图案230周围的第二牺牲绝缘膜170和第三牺牲绝缘膜210。
可在底部电极200上形成介电膜(未示出)。可在介电膜上形成可为板状电极的顶部电极(未示出)。底部电极200与顶部电极如此形成电容器。
图2a至图2c为示出根据本发明的曝光掩模的平面图。
参照图2a，曝光掩模400a包括透明基板410a和在透明基板410a上形成的衬垫型遮蔽图案420a。在一个实施例中，衬垫型遮蔽图案420a可以为正方形，并且可以与相邻底部电极200的侧壁的一部分重叠并覆盖该部分。
参照图2b，曝光掩模400b包括透明基板410b和闭合曲线型遮蔽图案420b。在一个实施例中，闭合曲线型遮蔽图案420b可以为正方环形，并且可以与相邻底部电极200的侧壁的一部分重叠并覆盖该部分。
参照图2c，曝光掩模400c包括透明基板410c和逐一型遮蔽图案420c。在一个实施例中，逐一型遮蔽图案420c可以为矩形，且可以与两个相邻底部电极200之间的侧壁的一部分重叠并覆盖该部分。
虽然已经描述了根据本发明的多个示例性实施例，但应该了解到，本领域的技术人员可以设计出在本发明的原理的精神和范围内的多种其它修改例及实施例。更具体地说，可以对在所附权利要求书的范围内的主题组合布置的元件和/或布置方式进行各种修改和变形。除了对元件和/或布置方式进行的修改和变形以外，替代使用对于本领域的技术人员也是显而易见的。
本申请基于2007年9月28日提交的韩国专利申请No.10-2007-0098455并要求其优先权，该韩国专利申请的全部内容以引用的方式并入本文。

Claims (16)

1.一种制造半导体器件的方法，包括：
在半导体基板上形成第一牺牲绝缘膜；
在所述第一牺牲绝缘膜上形成支撑层；
在所述支撑层上形成第二牺牲绝缘膜；
蚀刻所述第二牺牲绝缘膜、所述支撑层和所述第一牺牲绝缘膜以形成底部电极区域，所述底部电极区域使在所述半导体基板上形成的接触插塞露出；
在形成所述底部电极区域之后，在所得结构上形成底部电极导电层；
使所述底部电极导电层平坦化以使所述第二牺牲绝缘膜露出；
在使所述底部电极导电层平坦化之后，在所得结构上形成第三牺牲绝缘膜；
蚀刻所述第三牺牲绝缘膜、所述第二牺牲绝缘膜及所述支撑层，以形成位于底部电极与相邻底部电极之间的第三牺牲绝缘图案、第二牺牲绝缘图案和支撑图案；以及
移除第一牺牲绝缘图案、所述第二牺牲绝缘图案和所述第三牺牲绝缘图案以形成所述底部电极。
2.根据权利要求1所述的方法，其中，
所述第一牺牲绝缘膜、所述第二牺牲绝缘膜和所述第三牺牲绝缘膜包括氧化物膜。
3.根据权利要求1所述的方法，其中，
所述第一牺牲绝缘膜和所述第二牺牲绝缘膜包括选自由TEOS、USG、BPSG、PSG、SOD、HDP、SROX、SOG、及其组合组成的群组中的一者。
4.根据权利要求1所述的方法，其中，
所述支撑层包括厚度在约
Figure A200810132385C00031
至约
Figure A200810132385C00032
的范围内的氮化物膜。
5.根据权利要求1所述的方法，其中，
所述支撑层包括氮化硅膜。
6.根据权利要求1所述的方法，其中，
所述第二牺牲绝缘膜具有在约至约的范围内的厚度。
7.根据权利要求1所述的方法，其中，
使用SF6和Cl2作为主要气体并且使用选自由Ar、N2、O2、碳氟化合物、及其组合组成的群组中的一者作为额外气体，来蚀刻所述第一牺牲绝缘膜和所述第二牺牲绝缘膜。
8.根据权利要求1所述的方法，其中，
所述底部电极导电层包括选自由Ti、TiN、及其组合组成的群组中的一者，并且具有在约至约
Figure A200810132385C00036
的范围内的厚度。
9.根据权利要求1所述的方法，其中，
对所述底部电极导电层平坦化的步骤还包括：
在形成所述底部电极导电层之后，在所得结构上形成绝缘膜；
使所述第二牺牲绝缘膜上的绝缘膜和底部电极导电层平坦化以使所述第二牺牲绝缘膜露出；以及
移除留在所述底部电极区域中的绝缘膜。
10.根据权利要求1所述的方法，其中，
从所述第二牺牲绝缘膜的上表面将所述底部电极导电层进一步蚀刻约
Figure A200810132385C00037
至约
Figure A200810132385C00038
11.根据权利要求1所述的方法，其中，
所述第三牺牲绝缘膜包括正硅酸四乙酯(TEOS)膜，所述正硅酸四乙酯膜在约300℃至约500℃的范围内的温度通过等离子增强化学气相沉积(PECVD)工序形成。
12.根据权利要求1所述的方法，其中，
蚀刻所述第三牺牲绝缘膜、所述第二牺牲绝缘膜和所述支撑层的步骤还包括：
在所述第三牺牲绝缘膜上形成光阻膜；
使用所述光阻膜作为曝光掩模，来执行曝光和显影工序以形成光阻图案；以及
蚀刻所述第三牺牲绝缘膜、所述第二牺牲绝缘膜和所述支撑层，以形成所述第三牺牲绝缘图案、所述第二牺牲绝缘图案和所述支撑图案，以支撑所述底部电极和所述相邻底部电极的侧壁。
13.根据权利要求12所述的方法，其中，
所述曝光掩模包括遮蔽图案，所述遮蔽图案具有衬垫形状、闭合曲线形状或矩形形状。
14.根据权利要求13所述的方法，其中，
所述遮蔽图案与所述底部电极和所述相邻底部电极的侧壁的一部分重叠。
15.一种半导体器件，包括：
圆柱型底部电极，其连接至在半导体基板上形成的接触插塞；以及
支撑图案，其形成在所述圆柱型底部电极之间，其中，
所述底部电极的侧壁的一部分高于所述支撑图案，并且所述底部电极的侧壁的另一部分低于所述支撑图案。
16.根据权利要求15所述的半导体器件，其中，
所述支撑图案是通过使用具有遮蔽图案的曝光掩模作为蚀刻掩模来形成的，所述遮蔽图案包括选自衬垫图案、闭合曲线图案、矩形图案、及其组合中的一者。
CN2008101323851A 2007-09-28 2008-07-16 半导体器件及其制造方法 Active CN101399225B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0098455 2007-09-28
KR1020070098455A KR100960467B1 (ko) 2007-09-28 2007-09-28 반도체 소자 및 그 형성 방법
KR1020070098455 2007-09-28

Publications (2)

Publication Number Publication Date
CN101399225A true CN101399225A (zh) 2009-04-01
CN101399225B CN101399225B (zh) 2012-02-22

Family

ID=40507232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101323851A Active CN101399225B (zh) 2007-09-28 2008-07-16 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7816222B2 (zh)
KR (1) KR100960467B1 (zh)
CN (1) CN101399225B (zh)
TW (1) TWI389201B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231772A (zh) * 2016-12-09 2018-06-29 三星电子株式会社 半导体器件及制造其的方法
CN112563206A (zh) * 2019-09-25 2021-03-26 长鑫存储技术有限公司 存储器电容的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699627B (zh) * 2009-11-12 2012-06-27 中国人民解放军国防科学技术大学 一种非易失性存储阵列

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438782B1 (ko) 2001-12-29 2004-07-05 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조방법
KR100844983B1 (ko) 2003-06-25 2008-07-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100549951B1 (ko) 2004-01-09 2006-02-07 삼성전자주식회사 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
KR100979383B1 (ko) 2005-06-27 2010-08-31 엘지디스플레이 주식회사 스퍼터링 장치
KR100677773B1 (ko) * 2005-06-28 2007-02-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7226845B2 (en) * 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7713813B2 (en) * 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
KR100811255B1 (ko) * 2005-10-26 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100701790B1 (ko) 2006-12-15 2007-03-30 주식회사 진영알앤에스 고층건물의 화재진압 및 인명구조용 엘리베이터장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231772A (zh) * 2016-12-09 2018-06-29 三星电子株式会社 半导体器件及制造其的方法
CN108231772B (zh) * 2016-12-09 2022-12-20 三星电子株式会社 半导体器件及制造其的方法
CN112563206A (zh) * 2019-09-25 2021-03-26 长鑫存储技术有限公司 存储器电容的制作方法
CN112563206B (zh) * 2019-09-25 2022-06-07 长鑫存储技术有限公司 存储器电容的制作方法

Also Published As

Publication number Publication date
KR20090032878A (ko) 2009-04-01
TW200915422A (en) 2009-04-01
US20100213617A1 (en) 2010-08-26
US20090085159A1 (en) 2009-04-02
KR100960467B1 (ko) 2010-05-28
CN101399225B (zh) 2012-02-22
US7816222B2 (en) 2010-10-19
TWI389201B (zh) 2013-03-11

Similar Documents

Publication Publication Date Title
US7026208B2 (en) Methods of forming integrated circuit devices including cylindrical capacitors having supporters between lower electrodes
US7727837B2 (en) Method of producing an integrated circuit having a capacitor with a supporting layer
US8043925B2 (en) Method of forming capacitor of semiconductor memory device
US7714435B2 (en) Semiconductor device and method for fabricating the same
CN102339797B (zh) 动态随机存取存储器的电容器下电极的制造方法
US20050099760A1 (en) Semiconductor device including an improved capacitor and method for manufacturing the same
US11380754B2 (en) Manufacturing method of semiconductor device and semiconductor device
TW201535681A (zh) 電容器、電容儲存節點及其製造方法
TW201530626A (zh) 電容器下電極之製造方法及半導體裝置
KR101524510B1 (ko) 커패시터 및 이의 제조 방법
CN101399225B (zh) 半导体器件及其制造方法
US7468306B2 (en) Method of manufacturing a semiconductor device
TWI694546B (zh) 半導體裝置
US20120282750A1 (en) Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same
KR101563490B1 (ko) 반도체 소자 및 그 제조 방법
US7713832B2 (en) Semiconductor device and method of fabricating the same
US7018903B2 (en) Method of forming semiconductor device with capacitor
KR100976412B1 (ko) 반도체 메모리 소자의 제조방법
CN212695137U (zh) 一种半导体器件
TWI530975B (zh) 無環溝結構之記憶體電容的製造方法
KR100709012B1 (ko) 캐패시터 및 그 제조 방법
CN114121955A (zh) 半导体器件及其制造方法
KR20050072168A (ko) 반도체 메모리 소자 및 그의 제조방법
KR20080000274A (ko) 반도체 소자의 커패시터 및 그 제조방법
KR20050011405A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant