JP2023502095A - ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置 - Google Patents

ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置 Download PDF

Info

Publication number
JP2023502095A
JP2023502095A JP2022528564A JP2022528564A JP2023502095A JP 2023502095 A JP2023502095 A JP 2023502095A JP 2022528564 A JP2022528564 A JP 2022528564A JP 2022528564 A JP2022528564 A JP 2022528564A JP 2023502095 A JP2023502095 A JP 2023502095A
Authority
JP
Japan
Prior art keywords
layer
angstroms
bitline
depositing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022528564A
Other languages
English (en)
Inventor
プリヤダルシ パンダ，
チエンシン レイ，
サンジェイ ナタラジャン，
インソク ファン，
信之 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/690,620 external-priority patent/US10903112B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023502095A publication Critical patent/JP2023502095A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

メモリ構造のビットラインメタルの上面を平滑化するプロセスは、ビットラインスタックの抵抗を低下させる。本プロセスは、基板上のポリシリコン層に、約３０オングストロームから約５０オングストロームのチタン層を堆積させることと、チタン層に、約１５オングストロームから約４０オングストロームの第１の窒化チタン層を堆積させることと、約７００℃から約８５０℃の温度で基板をアニール処理することと、アニール処理後の第１の窒化チタン層に、約１５オングストロームから約４０オングストロームの第２の窒化チタン層を堆積させることと、第２の窒化チタン層に、ルテニウムのビットラインメタル層を堆積させることとを含む。【選択図】図２

Description

［０００１］本開示の実施形態は、電子デバイス及び電子デバイス製造の分野に関するものである。より具体的には、本開示の実施形態は、平滑な上面を有するビットライン及びそれを形成する方法を含む電子デバイスを提供するものである。
［０００２］現代の集積回路の導電性相互接続層は一般に、非常に微細なピッチ及び高密度である。集積回路の金属相互接続層を最終的に形成する前駆金属膜における単一の小さい欠陥が、集積回路の動作上の完全性に深刻なダメージを与えるような位置にある場合がある。ビットラインスタック堆積には、多くの潜在的な問題がある。ハードマスク形成時の高い堆積温度により、金属及び窒化ケイ素ハードマスクの表面反応が発生し得る。ビットラインへのシリコンの相互拡散と窒化ケイ素ハードマスクへの金属原子の相互拡散により、ビットラインの抵抗が増加し得る。更に、粒成長金属は、形成時の高温による金属表面の粗さにより、使用が困難となる可能性がある。
［０００３］従って、本発明者らは、ビットラインメタルの上面を平滑化する方法及び装置を提供した。
［０００４］ビットラインメタルの上面を平滑化するための方法及び装置が本明細書に提供される。
［０００５］幾つかの実施形態では、メモリ構造のビットラインメタルの上面を平滑化する方法は、基板上のポリシリコン層に、約３０オングストロームから約５０オングストロームのチタン層を堆積させることと、チタン層に、約１５オングストロームから約４０オングストロームの第１の窒化チタン層を堆積させることと、約７００℃から約８５０℃の温度で、基板をアニール処理することと、アニール処理後の第１の窒化チタン層に、約１５オングストロームから約４０オングストロームの第２の窒化チタン層を堆積させることと、第２の窒化チタン層に、ルテニウムのビットラインメタル層を堆積させることとを含む。
［０００６］幾つかの実施形態では、本方法は、ビットラインメタル層に、約３５０℃から約４００℃の堆積温度でキャップ層を堆積させることと、キャップ層に、約５００℃を上回る堆積温度でハードマスク層を堆積させることとを更に含んでいてよく、キャップ層は、窒化ケイ素又は炭窒化ケイ素の１又は複数を含み、キャップ層は、約３０オングストロームから約５０オングストロームであり、キャップ層は、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスによって堆積され、ハードマスクは窒化ケイ素を含み、ハードマスクは、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて堆積される。本方法は、ビットラインメタル層に、約４００℃を下回る堆積温度でハードマスク層を堆積させることを更に含んでいてよく、ハードマスクは窒化ケイ素を含む、及び／又はハードマスクは、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて堆積される。
［０００７］幾つかの実施形態では、メモリ構造を形成する方法は、基板上のポリシリコン層にバリアメタル層を形成することと、約７００℃から約８５０℃の温度で、バリアメタル層をアニール処理することと、バリアメタル層にバリア層を形成することと、バリア層にビットラインメタル層を形成することとを含み得る。
［０００８］幾つかの実施形態では、本方法は、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスを用いて、ビットラインメタル層に、約３５０℃から約４００℃の堆積温度でキャップ層を形成すること、及び低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて、キャップ層に、約５００℃を上回る堆積温度でハードマスク層を形成すること、及び／又は低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて、ビットラインメタル層に、約４００℃を下回る堆積温度でハードマスク層を堆積させることを更に含んでいてよく、バリアメタル層は、ポリシリコン層に形成された約３０オングストロームから約５０オングストロームのチタン層と、チタン層に形成された約１５オングストロームから約４０オングストロームの窒化チタン層であり、バリアメタル層をアニール処理することにより、ポリシリコン層にチタンシリサイド層を形成し、バリア層は、約１５オングストロームから約４０オングストロームの窒化チタン層であり、ビットラインメタル層は粒成長金属層であり、キャップ層は、約３０オングストロームから約５０オングストロームである。
［０００９］幾つかの実施形態では、メモリ構造のビットラインメタルの上面を平滑化する方法は、プラズマ気相堆積（ＰＶＤ）チャンバを用いて、基板上のポリシリコン層に、約３０オングストロームから約５０オングストロームのチタン層を堆積させることと、チタン層の堆積と基板のアニール処理との間で真空を中断することなく、約７００℃から約８５０℃の温度で基板をアニール処理することと、アニール処理後のチタン層に、約１５オングストロームから約４０オングストロームの窒化チタン層を堆積させることと、窒化チタン層に、ルテニウムのビットラインメタル層を堆積させることとを含み得る。
［００１０］幾つかの実施形態では、本方法は、ビットラインメタル層に、約３５０℃から約４００℃の堆積温度でキャップ層を堆積させ、キャップ層に、約５００℃を上回る堆積温度でハードマスク層を堆積させること、又はビットラインメタル層に、約４００℃を下回る堆積温度でハードマスク層を堆積させることを更に含み得る。
［００１１］その他及び更なる実施形態を以下に開示する。
［００１２］添付の図面に示す本原理の例示的な実施形態を参照することにより、上記に要約し、以下により詳細に説明する本原理の実施形態を理解することができる。しかし、添付の図面は本原理の典型的な実施形態を単に示すものであり、したがって、範囲を限定するものと見なすべきではなく、本原理は他の等しく有効な実施形態も許容しうる。
本原理の幾つかの実施形態に係る、改善された特性を有するＤＲＡＭメモリにおけるダイナミックメモリセルの回路図である。 本原理の幾つかの実施形態に係る膜スタックを示す断面図である。 本原理の幾つかの実施形態に係る膜スタックを形成する方法である。 本原理の幾つかの実施形態に係る平滑なビットラインメタル層を有する膜スタックを形成する方法である。 本原理の幾つかの実施形態に係るバリアメタル層の断面図である。 本原理の幾つかの実施形態に係るクラスタツールの上面図である。 本原理の幾つかの実施形態に係る基板の製造方法である。 本原理の幾つかの実施形態に係る基板の断面図である。
［００２１］理解を容易にするために、可能な限り、図面に共通の同一要素を示すのに同一の参照番号を使用している。図面は縮尺どおりに描かれておらず、わかりやすくするために簡略化されている場合がある。一実施形態の要素及び特徴は、更に詳述することなく、他の実施形態に有益に組み込まれ得る。
［００２２］抵抗及びビットラインの表面粗さを低減したビットラインスタック及びビットラインスタックを形成する方法が提供される。本開示の１又は複数の実施形態は、ノードを縮小する必要があるにもかかわらず、抵抗率低減の問題に有利に対処する。幾つかの実施形態では、ビットラインの抵抗率は、既存のビットラインメタルとのよりクリーンな接合面を提供することによって、及びビットラインメタルの表面粗さを低減することによって低下する。本開示の幾つかの実施形態は、ビットラインメタルの選択の柔軟性、窒化ケイ素ハードマスク堆積の温度の柔軟性、より低い抵抗率をもたらすクリーンな金属－誘電体接合面の確保、又は新しいビットラインメタルによる高温窒化ケイ素ハードマスク堆積チャンバの汚染のリスクの最小化もしくは排除の１又は複数を有利に提供するものである。
［００２３］本開示の幾つかの実施形態は、選択した金属が粒成長特性を示す場合に、ビットラインメタル表面の粗化を防止するためにキャップ層を使用する低温堆積法を提供する。幾つかの実施形態では、高密度非多孔質膜が、高温で良好な拡散バリアとして機能するように使用される。幾つかの実施形態は、ビットラインメタル及びＳｉＮハードマスクのための良好な拡散のバリアとして機能することによってＲＣ時定数に対する悪影響を最小化又は排除するためのキャップ膜として機能する、窒化ケイ素（ＳｉＮ）又は炭窒化ケイ素（ＳｉＣＮ）等の誘電体材料を提供する。幾つかの実施形態は、粒成長金属の堆積の前に金属層をアニール処理して、粒成長金属の表面粗さを低減し、抵抗を低下させることを含む。ＲＣ時定数は、抵抗器を通してキャパシタを満充電の割合まで充電すること、又はキャパシタを初期電圧の何分の一かまで放電することに関連する時間である。ＲＣ時定数は、回路抵抗と回路キャパシタンスの積に等しい。本開示の幾つかの実施形態は、低温（例えば、＜５００℃）での堆積プロセスを有利に提供する。幾つかの実施形態は、膜堆積中の表面反応を最小化又は排除するために、下層のビットラインメタルと適合性のある堆積プロセスを提供する。
［００２４］本開示の一実施形態は、概して、ビットライン構造及び／又はゲートスタックに実装され得るように、薄膜耐熱金属（例えば、タングステン）から形成された１又は複数の低抵抗特徴を含む構造を提供する。幾つかの実施形態は、ビットラインスタックを形成する方法を含む。一例として、本開示の実施形態に従って形成されるビットラインスタック構造は、ＤＲＡＭ型集積回路等のメモリ型半導体デバイスであってよい。
［００２５］図１は、ＤＲＡＭメモリで使用され得るような１トランジスタ１キャパシタセルの概略回路図１００を示す図である。図１に示すメモリセルは、ストレージキャパシタ１１０と、選択トランジスタ１２０とを備える。選択トランジスタ１２０は、電界効果トランジスタとして形成され、間に活性領域１２２が配置された、第１のソース／ドレイン電極１２１及び第２のソース／ドレイン電極１２３を有する。活性領域１２２の上には、ゲート絶縁層又は誘電体層１２４、典型的には熱成長酸化物、及びゲート電極／金属１２５（メモリデバイスではワード線と呼ばれる）があり、これらは共にプレートキャパシタのように機能し、第１のソース／ドレイン電極１２１と第２のソース／ドレイン電極１２３との間に電流伝導チャネルを形成又は遮断するために活性領域１２２の電荷密度に影響を与えることができる。
［００２６］選択トランジスタ１２０の第２のソース／ドレイン電極１２３は、金属線１１４を介してストレージキャパシタ１１０の第１の電極１１１に接続される。そして、ストレージキャパシタ１１０の第２の電極１１２は、ＤＲＡＭメモリセル配列のストレージキャパシタと共通であってよいキャパシタプレートに接続される。ストレージキャパシタ１１０の第２の電極１１２は、金属線１１５を介して電気グラウンドに接続され得る。選択トランジスタ１２０の第１のソース／ドレイン電極１２１は更に、電荷の形態でストレージキャパシタ１１０に保存された情報を書き込み及び読み出しできるように、ビットライン１１６に接続される。書き込み又は読み出し動作は、選択トランジスタ１２０のワード線１１７又はゲート電極１２５と、第１のソース／ドレイン電極１２１に接続されたビットライン１１６とを介して制御される。書き込み又は読み出し動作は、第１のソース／ドレイン電極１２１と第２のソース／ドレイン電極１２３との間の活性領域１２２に電流伝導チャネルを生成するための電圧を印加することによって行われる。
［００２７］図２は、本開示の１又は複数の実施形態に係るメモリデバイス２００の一部を示す図である。図３は、図２に示すメモリデバイス２００を形成するための例示的な処理方法３００を示す図である。当業者は、図面に示す膜スタックがメモリデバイスの例示的な部分（ビットライン部分）であることを認識するであろう。図２及び図３を参照すると、メモリデバイス２００の形成は、工程３１０において、膜スタック２０５が形成され得る基板２１０を提供することを含む。本明細書及び添付の特許請求の範囲で使用する用語「提供される」は、基板が処理に利用可能にされる（例えば、処理チャンバに位置づけされる）ことを意味する。
［００２８］本明細書及び添付の特許請求の範囲で使用する用語「基板」は、プロセスが作用する表面、又は表面の一部を指す。また、当業者には、文脈が明らかにそうでないことを示さない限り、基板への言及は基板の一部のみを指し得ることが理解されよう。更に、基板への堆積への言及は、ベア基板と、その上に１又は複数の膜又は特徴が堆積又は形成された基板との両方を意味し得る。本明細書で使用する「基板」は、任意の基板又は製造プロセス中に膜処理が行われる基板に形成された材料表面を指す。例えば、処理が実行され得る基板表面は、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア、及び用途に応じて金属、金属窒化物、金属合金、及び他の導電性材料等の他の任意の材料を含む。基板は、限定しないが、半導体ウエハを含む。基板は、基板表面を研磨、エッチング、還元、酸化、水酸化、アニール及び／又は焼成するための前処理プロセスに暴露され得る。本開示では、基板表面での直接の膜処理に加えて、開示される膜処理ステップのいずれも、以下により詳細に開示するように、基板に形成された下層で実行することができ、用語「基板表面」は、文脈が示すように、そのような下層を含むことが意図される。したがって、例えば、膜／層又は部分膜／層が基板表面に堆積された場合、新たに堆積された膜／層の露出した表面が基板表面となる。
［００２９］幾つかの実施形態では、提供される基板２１０は、ポリシリコン層２１５とビットラインメタル層２４０とを含む膜スタック２０５を含む。幾つかの実施形態では、提供される基板２１０は、ポリシリコン層２１５を含み、ビットラインメタル層２４０は、方法３００の一部として形成される。幾つかの実施形態では、基板２１０は、シリコンウエハ上の酸化物層（図示せず）を含む。幾つかの実施形態では、酸化物層は、シリコンウエハに形成された自然酸化物である。幾つかの実施形態では、酸化物層は、シリコンウエハに意図的に形成され、自然酸化膜の厚さよりも大きい厚さを有する。酸化物層は、熱酸化、プラズマ酸化、及び大気条件への曝露を含むがこれらに限定されない、当業者に周知の任意の適切な技法によって形成することができる。
［００３０］幾つかの実施形態では、工程３１０で提供される基板２１０は更に、ポリシリコン層２１５上にバリアメタル層２２０（導電層とも呼ばれる）を含む。バリアメタル層２２０は、任意の適切な導電性材料であってよい。幾つかの実施形態では、バリアメタル層２２０は、チタン（Ｔｉ）、タンタル（Ｔａ）、チタンシリサイド（ＴｉＳｉ）又はタンタルシリサイド（ＴａＳｉ）の１又は複数を含む。幾つかの実施形態では、バリアメタル層２２０は、チタンを含む。幾つかの実施形態では、バリアメタル層２２０は、本質的にチタンからなる。幾つかの実施形態では、バリアメタル層２２０は、タンタルを含む、又は本質的にタンタルからなる。幾つかの実施形態では、バリアメタル層２２０は、チタンシリサイドを含む、又は本質的にチタンシリサイドからなる。幾つかの実施形態では、バリアメタル層２２０は、タンタルシリサイドを含む、又は本質的にタンタルシリサイドからなる。このように使用する用語「本質的に～からなる」は、主題の膜が、原子ベースで、約９５％、９８％、９９％又は９９．９％以上の記載の元素又は組成を含むことを意味する。例えば、本質的にチタンからなるバリアメタル層２２０は、約９５％、９８％、９９％、又は９９．５％以上が堆積されたチタンである膜を有する。
［００３１］幾つかの実施形態では、工程３１０で提供される基板２１０は更に、導電層（バリアメタル層２２０）上にバリア層２３０を備える。バリア層２３０は、バリアメタル層２２０とビットラインメタル層２４０との間に形成され得る。幾つかの実施形態では、方法３００は、ビットラインメタル層２４０がバリア層２３０に形成される工程３１０の前の工程を含む。バリア層２３０は、任意の適切なバリア層材料であり得る。幾つかの実施形態では、バリア層２３０は、バリアメタル層２２０の窒化物又は酸化物のうちの１又は複数を含む。幾つかの実施形態では、バリア層２３０は、本質的にバリアメタル層２２０の窒化物からなる。例えば、本質的に窒化チタンからなるバリア層２３０とは、膜中のチタン原子と窒素原子の合計が、原子ベースで堆積時のバリア層２３０の約９５％、９８％、９９％又は９９．５％以上を構成することを意味する。
［００３２］幾つかの実施形態では、バリアメタル層２２０はチタン（Ｔｉ）を含み、バリア層２３０は窒化チタン（ＴｉＮ）を含む。幾つかの実施形態では、バリアメタル層２２０は、本質的にチタンからなり、バリア層２３０は、本質的に窒化チタンからなる。１又は複数の実施形態では、バリアメタル層２２０は、コバルト（Ｃｏ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、ロジウム（Ｒｈ）、チタン（Ｔｉ）、タンタル（Ｔａ）、シリコン（Ｓｉ）又はタングステン（Ｗ）の１又は複数から選択される金属を含む。１又は複数の特定の実施形態では、バリアメタル層２２０（導電性材料）は、チタン（Ｔｉ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、又はルテニウム（Ｒｕ）のうちの１又は複数を含む。幾つかの実施形態では、バリア層２３０は、バリアメタル層２２０の金属の窒化物、酸窒化物、炭窒化物、又は酸炭窒化物を含む。幾つかの実施形態では、バリアメタル層２２０は、タンタル又はタンタルシリサイドを含み（又は本質的にそれからなり）、バリア層２３０は、窒化タンタルを含む（又は本質的にそれから成る）。幾つかの実施形態では、バリアメタル層２２０は、チタン又はチタンシリサイドを含み（又は本質的にそれからなり）、バリア層２３０は、窒化チタンを含む（又は本質的にそれから成る）。
［００３３］幾つかの実施形態では、ビットラインメタル層２４０は、方法３００の工程３１０で提供される基板に含まれる。ビットラインメタル層２４０は、当業者に周知の任意の適切な技法によって堆積させることができる。幾つかの実施形態では、ビットラインメタル層２４０は、タングステン（Ｗ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、プラチナ（Ｐｔ）、ロジウム（Ｒｈ）又はモリブデン（Ｍｏ）の１又は複数を含む。幾つかの特定の実施形態では、ビットラインメタル層２４０は、ルテニウム又はタングステンのうちの１又は複数を含む、又は本質的にそれから成る。ビットラインメタル層２４０の厚さは、変化させることができる。幾つかの実施形態では、ビットラインメタル層２４０は、約１００Åから約３００Åの範囲、又は約１２０Åから約２５０Åの範囲、又は約１４０Åから約２００Åの範囲、又は約１６０Åから約１８０Åの範囲の厚さを有する。ビットラインメタル層２４０は、当業者に周知の任意の適切な技術によって堆積させることができる。幾つかの実施形態では、ビットラインメタル層２４０は、化学気相堆積、原子層堆積、又は物理的気相堆積のうちの１又は複数によって堆積される。
［００３４］工程３２０において、ビットラインメタル層２４０にキャップ層２５０が形成される。幾つかの実施形態のキャップ層２５０は、後続のハードマスク２６０層の形成に通常使用される温度よりも低い温度で堆積される。特定の動作理論に拘束されることなく、本発明者らは、低い堆積温度は、ビットラインメタル層２４０へのキャップ層２５０の元素の拡散を最小化すると考えている。幾つかの実施形態では、本発明者らは、キャップ層２５０の低温堆積がビットラインメタル層２４０の接合面での粒成長を最小化し、得られたビットラインメタル層２４０の抵抗率に対する粒径及び粗さの影響を最小化すると考えている。
［００３５］キャップ層２５０は、当業者に周知の任意の適切な技法によって堆積させることができる。幾つかの実施形態では、キャップ層２５０は、化学気相堆積又は原子層堆積のうちの１又は複数によって堆積される。幾つかの実施形態のキャップ層２５０は、後続のハードマスク２６０と同じ化合物を含む。幾つかの実施形態では、キャップ層２５０は、窒化ケイ素、炭窒化ケイ素、又は炭化ケイ素のうちの１又は複数を含む。幾つかの実施形態では、キャップ層２５０は、本質的に窒化ケイ素から成る。幾つかの実施形態では、キャップ層２５０は、本質的に炭窒化ケイ素から成る。幾つかの実施形態では、キャップ層２５０は、本質的に炭化ケイ素から成る。キャップ層２５０の厚さは、ハードマスク２６０の高温形成の影響を最小化するように変化させることができる。幾つかの実施形態では、キャップ層２５０は、約３０Åから約５０Åの範囲の厚さを有する。キャップ層２５０の堆積温度は、例えば、形成されるデバイスの熱収支を維持するように制御することができる。幾つかの実施形態では、キャップ層２５０は、約５００℃以下、又は約４５０℃以下、又は約４００℃以下、又は約３５０℃以下、又は約３００℃以下の温度で形成される。幾つかの実施形態では、キャップ層２５０は、約３５０℃から約５５０℃の範囲の温度、又は約４００℃から約５００℃の範囲の温度で形成される。
［００３６］工程３３０において、キャップ層２５０にハードマスク２６０が形成される。幾つかの実施形態のハードマスク２６０は、炉において約５００℃、約６００℃、約６５０℃、約７００℃又は約７５０℃よりも高い温度で形成される。幾つかの実施形態では、ハードマスク２６０は、キャップ層２５０と同じ組成物を含む。幾つかの実施形態では、キャップ層２５０及びハードマスク２６０は、窒化ケイ素、酸化ケイ素又は窒化ケイ素を含む、又は本質的にそれから成る。幾つかの実施形態では、ハードマスク２６０は、キャップ層２５０とは異なる密度を有する。幾つかの実施形態では、ハードマスク２６０は、ハードマスク２６０とは異なる多孔性を有する。幾つかの実施形態では、ハードマスク２６０は、キャップ層２５０とは異なる堆積温度を有する。
［００３７］幾つかの実施形態では、ビットラインメタル層２４０は、タングステンを含み、又は本質的タングステンから成り、キャップ層２５０又はハードマスク２６０の１又は複数は、窒化ケイ素を含む、又は本質的にそれから成る。幾つかの実施形態では、ビットラインメタル層２４０は、ルテニウムを含む、又は本質的にルテニウムから成り、キャップ層２５０又はハードマスク２６０の１又は複数は、酸化ケイ素又は窒化ケイ素を含む、又は本質的にそれから成る。幾つかの実施形態では、ハードマスク２６０の元素がビットラインメタル層２４０に移動することが実質的に防止される。例えば、ハードマスク２６０がシリコン原子及び窒素原子を含む場合、シリコン原子又は窒素原子がビットラインメタル層２４０に移動することが実質的に防止される。このように使用する用語「実質的に防止される」は、キャップ層２５０を通ってビットラインメタル層２４０に移動するハードマスク２６０の元素が約１０％又は５％以下であることを意味する。
［００３８］本発明者らは、キャップ層２５０を形成する前に抵抗を低減するために粒成長金属をアニール処理する場合、アニール処理は、下層のバリアメタル層２２０をシリサイド化することを見出した。更に、シリコンがバリア層２３０に拡散する。粒成長金属のアニール処理によって引き起こされる追加の応力は、バリア層２３０の表面２３２を破断させる。バリア層２３０の破断された表面上にビットラインメタル層２４０の粒成長金属が成長すると、バリア層２３０の破断された表面によってビットラインメタル層２４０も粗面化された上面２４２を有するようになる。ビットラインメタル層２４０の上面２４２の粗さは、ビットラインメタル層２４０の抵抗率に直接影響を与える。本発明者らは、バリア層２３０を形成する前にバリアメタル層２２０をアニール処理することによって、ビットラインメタル層２４０の粒成長金属のアニール処理によって引き起こされるシリサイド化の影響が大幅に低下し又は除去され、ビットラインメタル層２４０のより平滑な上面２４２が可能になり、抵抗率が低下することを発見した。
［００３９］図４は、平滑なビットラインメタル層２４０を有する膜スタックを形成する方法４００である。工程４０２において、基板２１０上のポリシリコン層２１５にバリアメタル層２２０が形成される。幾つかの実施形態では、バリアメタル層２２０は、最初に約３０オングストロームから約５０オングストロームの導電性材料５０２（例えば、チタン、タンタル等）を堆積させ、次に約１５オングストロームから約４０オングストロームの酸素バリア層５０４を堆積させて形成する（図５の５００を参照）。堆積及びアニール用に別々のチャンバを有するプロセスでは、チャンバ間で輸送される際に基板２１０が大気に暴露される。酸素バリア層５０４（例えば、窒化チタン、窒化タンタル等）は、基板２１０が輸送される際に導電性材料５０２が酸化するのを防止する。幾つかの実施形態では、図６に示す一体型ツール６００を使用して、堆積プロセスとアニールプロセスとの間に空気遮断のない処理を提供することができる。一体型ツール６００を用いた実施形態では、基板が大気に暴露されることがなく、堆積した導電性材料５０２が酸化しないので、酸素バリア層５０４の堆積プロセスをなくすことができる。
［００４０］工程４０４において、バリアメタル層２２０は、約７００℃から約８５０℃の温度でアニール処理される。温度は、バリアメタル層２２０の組成に応じて変化させることができる。バリアメタル層２２０のアニール中、導電性材料５０２がシリサイド化し、酸素バリア層５０４ではシリコンが酸素バリア層５０４を通って移動し、表面５０６を破断させることがある。工程４０６において、バリアメタル層２２０にバリア層２３０が形成される。バリア層２３０は、約１５オングストロームから約４０オングストロームの厚さであってよい。バリア層２３０の堆積によって表面５０６上の不完全性がふさがれ、粗さ及び抵抗率の低減を補助し得る。バリア層２３０は、例えば、バリアメタル層２２０で使用される導電性材料５０２の窒化物の変種を含み得る。工程４０８において、バリア層２３０にビットラインメタル層２４０が形成される。ビットラインメタル層２４０は、バリア層２３０の表面で成長する粒成長金属で構成される。粒成長が完了すると、ビットラインメタル層２４０は、上述したようにアニール処理される。
［００４１］工程４１０において、オプションとして、約３５０℃から約４００℃の温度でビットラインメタル層２４０にキャップ層２５０が形成され得る。低いプロセス温度は、膜スタック２０５の熱収支を維持し、ビットラインメタル層表面の粗さを低減するのに役立つ。本発明者らは、温度が低すぎるとキャップ層２５０の密度が不十分であり、温度が高すぎるとビットラインメタル層表面の粗さが増加することを見出した。また、温度は、ビットラインメタル層材料に依存し、それに応じて調整される。工程４１２において、上記のように約６５０℃の温度で存在する場合、キャップ層２５０にハードマスク２６０が形成される。キャップ層が存在しない場合、ハードマスク２６０は、膜スタック２０５の熱収支を維持するために４００℃を下回る温度で形成され得る。キャップ層２５０が存在しない場合にハードマスク層２６０を形成するために使用されるより低い温度は、堆積時間の増加（例えば、ハードマスクは約１３５０オングストローム厚であり得る）及びハードマスク層２６０の低密度に起因するトレードオフである。
［００４２］個々のプロセスチャンバで実行される本明細書に記載の方法は、クラスタツール、例えば、図６に関して後述するクラスタツール６００又は一体型ツールで実行することも可能である。クラスタツール６００を使用する利点は、真空の中断がなく、堆積と処理との間に実質的なプロセスラグがないことである。クラスタツール６００の例としては、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＥＮＤＵＲＡ（登録商標）一体型ツールが挙げられる。しかしながら、本明細書に記載の方法は、適切なプロセスチャンバを有する他のクラスタツールを用いて、又は他の適切なプロセスチャンバにおいて実施することができる。例えば、幾つかの実施形態では、上述した本発明の方法は、プロセス間に真空の中断のないクラスタツールで有利に実施され得る。例えば、真空の中断をなくすことで、プロセス間の基板の汚染（酸化）を制限又は防止することができる。
［００４３］図６は、基板製造、例えばポストポリプラグ製造用に構成されたクラスタツール６００の図である。クラスタツール６００は、１又は複数の真空移送モジュール（ＶＴＭ；図６に示すＶＴＭ６０１及びＶＴＭ６０２）、フロントエンドモジュール６０４、複数の処理チャンバ／モジュール６０６、６０８、６１０、６１２、６１４、６１６、及び６１８、並びにプロセスコントローラ６２０（コントローラ６２０）を含む。図６に示すような２つ以上のＶＴＭを有する実施形態では、１又は複数のパススルーチャンバが、１つのＶＴＭから別のＶＴＭへの真空移送を容易にするために配設され得る。図６に示すものと一致する実施形態では、２つのパススルーチャンバ（例えば、パススルーチャンバ６４０及びパススルーチャンバ６４２）が配設され得る。フロントエンドモジュール６０４は、例えばＦＯＵＰ（前方開口型統一ポッド）又は他の適切な基板含有ボックス又はキャリアから、クラスタツール６００を使用して処理される１又は複数の基板を受け取るように構成されたロードポート６２２を含む。ロードポート６２２は、１又は複数の基板をロードするために使用することができる３つのローディングエリア６２４ａ～６２４ｃを含み得る。しかしながら、より多い又はより少ないローディングエリアが使用可能である。
［００４４］フロントエンドモジュール６０４は、ロードポート６２２にロードされた基板を移送するために使用される大気移送モジュール（ＡＴＭ）６２６を含む。より具体的には、ＡＴＭ６２６は、ＡＴＭ６２６をロードポート６２２に接続するドア６３５（点線で示す）を通して、ローディングエリア６２４ａ～６２４ｃからＡＴＭ６２６に基板を移送するように構成された１又は複数のロボットアーム６２８（点線で示す）を含む。典型的には、それぞれのロードポート（６２４ａ～６２４ｃ）に対して１つのドアがあり、それぞれのロードポートからＡＴＭ６２６への基板の移送を可能にする。ロボットアーム６２８はまた、ＡＴＭ６２６をエアロック６３０ａ、６３０ｂに接続するドア６３２（各エアロックに対してそれぞれ１つを点線で示す）を通してＡＴＭ６２６からエアロック６３０ａ、６３０ｂに基板を移送するように構成される。エアロックの数は２つ以上でも以下でもよいが、単に説明の目的で、エアロックをＡＴＭ６２６に接続するためのドアを各エアロックが有している２つのエアロック（６３０ａ、６３０ｂ）を示す。
［００４５］エアロック６３０ａ、６３０ｂは、コントローラ６２０の制御の下、大気圧環境又は真空圧環境のいずれかに維持することができ、ＶＴＭ６０１、６０２に／から移送される基板の中間又は一時保持空間として機能する。ＶＴＭ６０１は、基板をエアロック６３０ａ、６３０ｂから複数の処理チャンバ６０６、６０８のうちの１又は複数、あるいは１又は複数のパススルーチャンバ６４０、６４２へ、真空を中断せずに、すなわちＶＴＭ６０２及び複数の処理チャンバ６０６、６０８並びにパススルーチャンバ６４０及び６４２内の真空圧環境を維持しながら移送するように構成されたロボットアーム６３８（点線で示す）を含む。ＶＴＭ６０２は、基板をエアロック６３０ａ、６３０ｂから複数の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６、及び６１８の１又は複数へ、真空を中断せずに、すなわち、ＶＴＭ６０２並びに複数の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６及び６１８内の真空圧環境を維持しながら移送するように構成されたロボットアーム６３８（点線内）を含む。特定の実施形態では、エアロック６３０ａ、６３０ｂを省略することができ、コントローラ６２０は、基板をＡＴＭ６２６からＶＴＭ６０２に直接移動するように構成され得る。
［００４６］ドア６３４、例えば、スリットバルブドアは、それぞれのエアロック６３０ａ、６３０ｂをＶＴＭ６０１に接続する。同様に、ドア６３６、例えば、スリットバルブドアは、それぞれの処理モジュールを、それぞれの処理モジュールが結合されるＶＴＭ（例えば、ＶＴＭ６０１又はＶＴＭ６０２のいずれか）と接続する。複数の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６、及び６１８は、本明細書に記載したように、基板ポストポリプラグ製造に典型的に関連する１又は複数のプロセスを実行するように構成される。
［００４７］コントローラ６２０は、クラスタツール６００の全体的な動作を制御し、クラスタツール６００の動作に関連するデータ又はコマンド／命令を記憶するためのメモリ６２１を含む。例えば、コントローラ６２０は、ＡＴＭ６２６、ＶＴＭ６０１、ＶＴＭ６０２のロボットアーム６２８、６３８、６３９をそれぞれ制御し、ＶＴＭ６０１への／からの基板の移送及びＶＴＭ６０１とＶＴＭ６０２との間の基板の移送を行う。コントローラ６２０は、ドア６３２、６３４、６３６の開閉を制御し、エアロック６３０ａ、６３０ｂの圧力を制御し、例えば、基板移送プロセスのために所望に応じてエアロック６３０ａ、６３０ｂ内の大気圧／真空圧環境のいずれかを維持する。コントローラ６２０はまた、以下により詳細に説明するように、個々の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６、及び６１８の動作を制御して、それに関連する工程を行う。
［００４８］図７は、クラスタツール６００を使用して、１又は複数のＤＲＡＭビットラインスタックプロセス、ポストポリプラグ製造を実行する方法である。例示の目的で、図８は、例えば、ポリプラグ８０２がクラスタツール６００の外側で基板８００に形成された後の、ポリプラグ８０２を含む基板８００の一部を示す断面図である。図７の方法を実行する前に、基板８００は、ローディングエリア６２４ａ～６２４ｃのうちの１又は複数を介して、ロードポート６２２にロードされ得る。ＡＴＭ６２６のロボットアーム６２８は、コントローラ６２０の制御の下、ポリプラグ８０２を有する基板８００をローディングエリア６２４ａからＡＴＭ６２６に移送し得る。
［００４９］コントローラ６２０は、エアロック６３０ａ、６３０ｂのうちの少なくとも１つが大気圧環境であるかどうかを、エアロック６３０ａ、６３０ｂの一方又は両方が使用されているかによって決定し得る。例示の目的で、エアロック６３０ａのみが使用されていると仮定する。コントローラ６２０が、エアロック６３０ａが大気圧環境であると決定した場合、コントローラ６２０は、ＡＴＭ６２６をエアロック６３０ａに接続するドア（６３２の一部）を開けることができる。逆に、コントローラ６２０が、エアロック６３０ａが大気圧環境ではないと決定した場合、コントローラ６２０は、エアロック６３０ａ内の圧力を（例えば、エアロック６３０ａ、６３０ｂに動作可能に接続されてコントローラ６２０によって制御される圧力制御バルブを介して）大気圧環境に調整し、エアロック６３０ａ内の圧力を再確認し得る。コントローラは、ロボットアーム６２８に、基板８００をＡＴＭ６２６からエアロック６３０ａに移送し、ドア６３２を閉じ、エアロック６３０ａ内の圧力を、例えば、ＶＴＭ６０１内の真空圧環境と一致する又は実質的に一致する真空圧環境に調整するように指示し得る。
［００５０］コントローラ６２０は、エアロック６３０ａが真空圧環境であるかを決定し得る。コントローラ６２０が、エアロック６３０ａが真空圧環境であると決定した場合、コントローラは、ＶＴＭ６０１をエアロック６３０ａに接続するドア６３４を開くことができる。逆に、コントローラ６２０が、エアロック６３０ａが真空圧環境ではないと決定した場合、コントローラ６２０は、エアロック６３０ａ内の圧力を（例えば、エアロック６３０ａ、６３０ｂに動作可能に接続されてコントローラ６２０によって制御される圧力制御バルブを介して）真空圧環境に調整し、エアロック６３０ａ内の圧力を再確認し得る。
［００５１］コントローラ６２０は、プロセスチャンバの直接制御を使用して、又は代替的に、プロセスチャンバ及びツール６００に関連するコンピュータ（又はコントローラ）を制御することによって、ツール６００の動作を制御する。工程中、コントローラ６２０は、ツール６００の性能を最適化するために、それぞれのチャンバ及びシステムからのデータ収集及びフィードバックを可能にする。コントローラ６２０は、概して、中央処理装置（ＣＰＵ）６１９、メモリ６２１、及び支援回路６２５を含む。ＣＰＵ６１９は、産業環境で使用可能な任意の形態の汎用コンピュータプロセッサであってよい。支援回路６２５は、従来、ＣＰＵ６１９に結合され、キャッシュ、クロック回路、入出力サブシステム、電源等を含み得る。上述した方法等のソフトウェアルーチンは、メモリ６２１に記憶され、ＣＰＵ６１９によって実行されると、ＣＰＵ６１９を特定目的のコンピュータ（コントローラ６２０）に変換し得る。また、ソフトウェアルーチンは、ツール６００から遠隔に位置する第２のコントローラ（図示せず）によっても記憶及び／又は実行され得る。
［００５２］メモリ６２１は、ＣＰＵ６１９によって実行されると、半導体プロセス及び装置の動作を容易にするための命令を含むコンピュータ可読記憶媒体の形態である。メモリ６２１内の命令は、本原理の方法を実行するプログラム等のプログラム製品の形態である。プログラムコードは、多数の異なるプログラミング言語のうちの任意の１つに適合し得る。一例では、本開示は、コンピュータシステムと共に使用するためにコンピュータ可読記憶媒体に記憶されたプログラム製品として実装され得る。プログラム製品のプログラム（複数可）は、態様（本明細書で説明する方法を含む）の機能を定義する。例示的なコンピュータ可読記憶媒体には、情報が恒久的に記憶される書込不可記憶媒体（例えば、ＣＤ－ＲＯＭドライブによって読み取り可能なＣＤ－ＲＯＭディスク、フラッシュメモリ、ＲＯＭチップ、又は任意のタイプの固体不揮発性半導体メモリ等のコンピュータ内の読み取り専用メモリデバイス）、及び変更可能情報が記憶される書込可能記憶媒体（例えば、ディスケットドライブ又はハードディスクドライブ内のフロッピーディスク又は任意のタイプの固体ランダムアクセス半導体メモリ）が含まれるが、それらに限定されない。このようなコンピュータ可読記憶媒体は、本明細書に記載の方法の機能を指示するコンピュータ可読命令を担持する場合、本原理の態様となる。
［００５３］７００において、コントローラ６２０は、ロボットアーム６３８に、基板８００をエアロック６３０ａからドア６３４を通じてＶＴＭ６０１に移送し、ドア６３４を閉じるように指示する。あるいは、ドア６３４は、例えば、クラスタツール６００内の処理の完了時に外行きの基板を受け取るために、開いたままにしておくことができる。７０２において、コントローラ６２０は、基板の製造が完了できるように、すなわち、基板８００上のポリプラグ８０２の上にあるビットラインスタックプロセスが完了できるように、ロボットアーム６３８に、基板８００を処理チャンバの１又は複数に移送するように指示する。例えば、７０２において、コントローラ６２０は、ロボットアーム６３８に、処理チャンバ６０６に対応するドア６３６を開けるように指示することができる。一旦開かれると、コントローラ６２０は、ロボットアーム６３８に、基板８００を（真空を中断することなく、すなわち、基板８００が処理チャンバ６０６、６０８、６１０、６１２、及び６１４の間で移送される間、ＶＴＭ６０１及びＶＴＭ６０２内で真空圧環境が維持されるように）前洗浄チャンバ（例えば、処理チャンバ６０６）に移送するように指示することができる。処理チャンバ６０６を使用して、基板８００上に存在し得る汚染物質、例えば、基板８００上に存在し得る自然酸化物を除去するために、１又は複数の前洗浄プロセスが実行され得る。そのような前洗浄チャンバの１つは、カリフォルニア州サンタクララのアプライドマテリアルズ社から市販されているＳｉＣｏＮｉ（商標）処理ツールである。
［００５４］次に、７０４において、コントローラ６２０は、ドア６３６を開いて、ロボットアーム６３８に、基板８００を次の処理チャンバに移送するように指示する。例えば、７０４において、コントローラ６２０は、ロボットアーム６３８に、真空を中断することなく、基板８００を前洗浄チャンバからバリアメタル堆積チャンバに移送するように指示することができる。例えば、コントローラ６２０は、ロボットアーム６３８に、処理チャンバ６０６から例えば処理チャンバ６０８に真空下で基板を移送するように指示することができる。処理チャンバ６０８は、基板８００にバリアメタル堆積プロセスを実行する（例えば、洗浄された基板８００及びポリプラグ８０２の上にバリアメタル８０４を堆積させる）ように構成される。バリアメタルは、チタン（Ｔｉ）又はタンタル（Ｔａ）のうちの１つであってよい。
［００５５］次に、７０６において、コントローラ６２０は、ロボットアーム６３８に、真空を中断することなく、基板８００をバリアメタル堆積チャンバからバリア層堆積チャンバ又はアニールチャンバに移送するように指示することができる。基板８００がアニールチャンバに移送される場合、基板８００は、酸化防止堆積（例えば、バリアメタルの窒化物の変種）のためにバリアメタル堆積チャンバに戻されることになる。バリアメタル堆積チャンバの後、基板８００は、バリア層堆積チャンバに移送される。例えば、コントローラ６２０は、ロボットアーム６３８に、処理チャンバ６０８からパススルーチャンバ６４０、６４２のいずれかに真空下で基板を移送するように指示することができ、その時点で、ＶＴＭ６０２内のロボットアーム６３９は、基板８００をピックアップして、例えば、処理チャンバ６１０に移動させることができる。処理チャンバ６１０は、基板８００にバリア層堆積プロセスを実行する（例えば、バリアメタル８０４の上にバリア層８０６を堆積させる）ように構成される。バリア層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、又は窒化タングステン（ＷＮ）のうちの１つであってよい。
［００５６］次に、７０８において、コントローラ６２０は、ロボットアーム６３９に、真空を中断することなく、基板８００を処理チャンバ６１０から例えば処理チャンバ６１２に移送するように指示することができる。処理チャンバ６１２は、基板８００にビットラインメタル堆積プロセスを実行する（例えば、７０６において堆積されたバリア層８０６の上にビットラインメタル層８０８を堆積させる）ように構成される。ビットラインメタルは、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、又はロジウム（Ｒｈ）のうちの１つであってよい。次に、７１０において、コントローラ６２０は、ロボットアーム６３９に、真空を中断することなく、基板８００を処理チャンバ６１２から例えば処理チャンバ６１４に移送するように指示することができる。処理チャンバ６１４は、基板８００にハードマスク堆積プロセスを実行する（例えば、７０８において堆積されたビットラインメタル層８０８の上にハードマスク層８１０を堆積させる）ように構成される。ハードマスクは、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、又は炭化ケイ素（ＳｉＣ）のうちの１つであってよい。
［００５７］幾つかの実施形態では、７０５において示すように、バリア層８０６の堆積の前又は後に、基板８００アニールプロセスを実行することができる。アニールプロセスは、急速熱処理（ＲＴＰ）アニール等、任意の適切なアニールプロセスであり得る。例えば、基板８００を処理チャンバ６０８から処理チャンバ６１０に移送する前に、基板８００を最初に処理チャンバ６１６に移送することができる。処理チャンバ６１６は、基板８００にアニールプロセスを実行するように構成される。アニールプロセスの後、バリア層８０６を含むアニール処理された基板８００は、例えば、ロボットアーム６３９を用いて、アニールチャンバ（例えば、処理チャンバ６１６）からバリア層堆積チャンバ（例えば、処理チャンバ６１０）へ真空下で移送され得る。
［００５８］代替的に又は組み合わせて、７０９ａに示すように、ビットラインメタル層８０８の堆積後、ビットラインメタル層８０８の上にハードマスク層８１０を堆積させる前に、基板８００にアニールプロセスを実行することができる。例えば、基板８００を処理チャンバ６１２から処理チャンバ６１４に移送する前に、基板８００をまず処理チャンバ６１６（すなわち、アニールチャンバ）に移送することができる。アニールプロセス、又は７０５でのアニールが以前に実行された場合には別のアニールプロセスが、上述したようにその上に堆積されたビットラインメタル層８０８を有する基板８００に実行され得る。アニールプロセスが７０９ａで実行される幾つかの実施形態では、アニール処理された基板８００は、７０９ｂに示すように、ビットラインメタル層８０８に堆積されたオプションのキャップ層８０９を有するようにするために、別の処理チャンバに移送され得る。例えば、ビットラインメタル層８０８を含むアニール処理された基板８００は、アニール処理されたビットラインメタル層８０８の上にキャップ層を堆積させるために、例えばロボットアーム６３９を使用して、アニールチャンバ（例えば、処理チャンバ６１６）からキャップ層堆積チャンバ（例えば、処理チャンバ６１８）へ真空下で移送され得る。
［００５９］幾つかの実施形態では、ビットラインメタルが堆積された後、ルテニウム（Ｒｕ）等の幾つかの金属が粒成長材料となる。本発明者らは、その後、高温で上記ビットラインメタルの上にハードマスク層を堆積させると、望ましくないことに、表面粗さが悪化することを観察した。本発明者らは、低温キャップ層の堆積後のハードマスク層の堆積前にビットラインメタル層をアニール処理することが、ビットラインメタル層の表面粗さを有利に改善し得ることを見出した。上記の各シーケンスを一体型ツール（例えば、クラスタツール６００）において実行することにより、粒成長のためのアニール中のビットラインメタルの酸化が更に有利に回避される。
［００６０］また、本明細書に記載していない追加のプロセスを基板８００に実行することも可能である、あるいは本明細書に記載のプロセスの一部を省略することも可能である。
［００６１］処理チャンバ６０８、６１０、６１２、及び６１４（及び使用されている場合はチャンバ６１６、６１８）に関連する上述のプロセスが基板８００に実行された後、基板８００は、例えばＶＴＭ６０２のロボットアーム６３９を使用して、基板８００をパススルーチャンバ６４０、６４２に移送し、ＶＴＭ６０１のロボットアーム６３８を使用して、基板８００をパススルーチャンバ６４０、６４２からエアロック６３０ａ、６３０ｂのうちの１つに移送することにより、例えば、ＶＴＭ６０２からロードポート６２２に戻るように移送される。その後、ロボットアーム６２８を使用して、基板８００をロードポート６２２のＦＯＵＰの空のスロットに戻すことができる。
［００６２］本明細書に記載のクラスタツール６００及び使用方法は、ユーザが、ＤＲＡＭビットラインプロセス全体を通して真空圧環境を維持するように構成された単一の機械を用いて、ポリプラグに複数のＤＲＡＭビットラインプロセスを実行することを有利に可能にする。したがって、基板８００製造後において基板上で酸化が発生する可能性は、排除されないまでも、低減される。更に、ＤＲＡＭビットラインプロセス全体を通じて真空圧環境が維持されるため、ビットラインメタル材料の選択が、金属の粒成長特性によって制限されることがない。
［００６３］本明細書に記載の材料及び方法を説明する文脈での（特に以下の特許請求の範囲の文脈で）「ａ」及び「ａｎ」及び「ｔｈｅ」という用語及び同様の指示対象の使用は、本書に別段の記載がない限り、又は文脈によって明確に矛盾しない限り、単数形及び複数形の両方を網羅すると解釈されるべきである。本明細書の値の範囲の列挙は、本明細書に別段の記載がない限り、範囲内にある各個別の値を個別に参照する簡略化された方法として役立つことを単に意図し、各個別の値は、本明細書に値が個別に列挙されているかのように本明細書に組み込まれる。本明細書に記載のすべての方法は、本明細書に別段の記載がない限り、又は文脈によって明らかに矛盾しない限り、任意の適切な順序で実行され得る。本明細書で提供する任意の及び全ての例、又は例示的な文言（例えば、「等」）の使用は、単に材料及び方法をよりよく明らかにすることを意図しており、別段の請求がない限り、範囲に制限を課すものではない。本明細書のいかなる文言も、開示された材料及び方法の実施に不可欠であるとして、特許請求の範囲にないいかなる要素も示すと解釈されるべきではない。
［００６４］本明細書全体における「一実施形態」、「ある実施形態」、「１又は複数の実施形態」又は「実施形態」への言及は、実施形態に関連して説明した特定の特徴、構造、又は特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所での「１又は複数の実施形態では」、「ある実施形態では」、「一実施形態では」又は「実施形態では」等の句の出現が全て、必ずしも本開示の同じ実施形態を指すとは限らない。更に、特定の特徴、構造、材料、又は特性は、１又は複数の実施形態において任意の適切な方法で組み合わされ得る。
［００６５］本明細書の開示を、特定の実施形態を参照しながら説明してきたが、これらの実施形態は本開示の原理及び適用の単なる例示である。当業者には、本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に様々な修正及び変更を加えることができることが明らかとなる。したがって、本開示は、添付の特許請求の範囲及びその等価物の範囲内にある修正及び変更を含む。
［００６６］本原理に則った実施形態は、ハードウェア、ファームウェア、ソフトウェア、又はそれらの任意の組み合わせで実装され得る。また、実施形態は、１又は複数のコンピュータ可読媒体を用いて記憶された、１又は複数のプロセッサによって読み取られ、実行され得る命令として実装され得る。コンピュータ可読媒体は、機械（例えば、コンピューティングプラットフォーム又は１又は複数のコンピューティングプラットフォーム上で動作する「仮想マシン」）によって読み取り可能な形態で情報を記憶又は送信するための任意の機構を含み得る。例えば、コンピュータ可読媒体は、任意の好適な形態の揮発性又は不揮発性メモリを含み得る。幾つかの実施形態では、コンピュータ可読媒体は、非一過性コンピュータ可読媒体を含み得る。
［００６７］上記は本原理の実施形態を対象としたものであるが、本原理の他の及び更なる実施形態を、その基本的範囲から逸脱することなく考案することが可能である。

Claims (20)

  1. メモリ構造のビットラインメタルの上面を平滑化する方法であって、
    基板上のポリシリコン層に、約３０オングストロームから約５０オングストロームのチタン層を堆積させることと、
    前記チタン層に、約１５オングストロームから約４０オングストロームの第１の窒化チタン層を堆積させることと、
    約７００℃から約８５０℃の温度で、前記基板をアニール処理することと、
    アニール処理後の第１の窒化チタン層に、約１５オングストロームから約４０オングストロームの第２の窒化チタン層を堆積させることと、
    前記第２の窒化チタン層に、ルテニウムのビットラインメタル層を堆積させることと
    を含む方法。
  2. 前記ビットラインメタル層に、約３５０℃から約４００℃の堆積温度でキャップ層を堆積させることと、
    前記キャップ層に、約５００℃を上回る堆積温度でハードマスク層を堆積させることと
    を更に含む、請求項１に記載の方法。
  3. 前記キャップ層は、窒化ケイ素又は炭窒化ケイ素の１又は複数を含む、請求項２に記載の方法。
  4. 前記キャップ層は、約３０オングストロームから約５０オングストロームである、請求項２に記載の方法。
  5. 前記キャップ層は、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスによって堆積される、請求項２に記載の方法。
  6. 前記ハードマスク層は窒化ケイ素を含む、請求項２に記載の方法。
  7. 前記ハードマスク層は、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて堆積される、請求項２に記載の方法。
  8. 前記ビットラインメタル層に、約４００℃を下回る堆積温度でハードマスク層を堆積させること
    を更に含む、請求項１に記載の方法。
  9. 前記ハードマスク層は窒化ケイ素を含む、請求項８に記載の方法。
  10. 前記ハードマスク層は、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて堆積される、請求項８に記載の方法。
  11. メモリ構造を形成する方法であって、
    基板上のポリシリコン層にバリアメタル層を形成することと、
    約７００℃から約８５０℃の温度で、前記バリアメタル層をアニール処理することと、
    前記バリアメタル層にバリア層を形成することと、
    前記バリア層にビットラインメタル層を形成することと
    を含む方法。
  12. 前記バリアメタル層は、前記ポリシリコン層に形成された約３０オングストロームから約５０オングストロームのチタン層と、前記チタン層に形成された約１５オングストロームから約４０オングストロームの窒化チタン層である、請求項１１に記載の方法。
  13. 前記バリアメタル層をアニール処理することにより、前記ポリシリコン層にチタンシリサイド層を形成する、請求項１２に記載の方法。
  14. 前記バリア層は、約１５オングストロームから約４０オングストロームの窒化チタン層である、請求項１１に記載の方法。
  15. 前記ビットラインメタル層は粒成長金属層である、請求項１１に記載の方法。
  16. 化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスを用いて、前記ビットラインメタル層に、約３５０℃から約４００℃の堆積温度でキャップ層を形成することと、
    低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて、前記キャップ層に、約５００℃を上回る堆積温度でハードマスク層を形成することと
    を更に含む、請求項１１に記載の方法。
  17. 前記キャップ層は、約３０オングストロームから約５０オングストロームである、請求項１６に記載の方法。
  18. 低圧化学気相堆積（ＬＰＣＶＤ）プロセスを用いて、前記ビットラインメタル層に、約４００℃を下回る堆積温度でハードマスク層を堆積させること
    を更に含む、請求項１１に記載の方法。
  19. メモリ構造のビットラインメタルの上面を平滑化する方法であって、
    プラズマ気相堆積（ＰＶＤ）チャンバを用いて、基板上のポリシリコン層に、約３０オングストロームから約５０オングストロームのチタン層を堆積させることと、
    前記チタン層の堆積と前記基板のアニール処理との間で真空を中断することなく、約７００℃から約８５０℃の温度で前記基板をアニール処理することと、
    アニール処理後の前記チタン層に、約１５オングストロームから約４０オングストロームの窒化チタン層を堆積させることと、
    前記窒化チタン層に、ルテニウムのビットラインメタル層を堆積させることと
    を含む方法。
  20. 前記ビットラインメタル層に、約３５０℃から約４００℃の堆積温度でキャップ層を堆積させ、前記キャップ層に、約５００℃を上回る堆積温度でハードマスク層を堆積させること、又は、
    前記ビットラインメタル層に、約４００℃を下回る堆積温度でハードマスク層を堆積させることと
    を更に含む、請求項１９に記載の方法。
JP2022528564A 2019-11-21 2020-11-03 ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置 Pending JP2023502095A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/690,620 US10903112B2 (en) 2018-10-18 2019-11-21 Methods and apparatus for smoothing dynamic random access memory bit line metal
US16/690,620 2019-11-21
PCT/US2020/058672 WO2021101700A1 (en) 2019-11-21 2020-11-03 Methods and apparatus for smoothing dynamic random access memory bit line metal

Publications (1)

Publication Number Publication Date
JP2023502095A true JP2023502095A (ja) 2023-01-20

Family

ID=75980214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022528564A Pending JP2023502095A (ja) 2019-11-21 2020-11-03 ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置

Country Status (5)

Country Link
JP (1) JP2023502095A (ja)
KR (1) KR20210062576A (ja)
CN (1) CN114730735A (ja)
TW (1) TW202124752A (ja)
WO (1) WO2021101700A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223556A (ja) * 1997-02-10 1998-08-21 Toshiba Corp 半導体装置の製造方法
JPH1174354A (ja) * 1997-06-30 1999-03-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001177074A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2007509836A (ja) * 2003-10-31 2007-04-19 アヴィザ テクノロジー インコーポレイテッド 窒化シリコンの低温堆積
JP2012099793A (ja) * 2010-10-07 2012-05-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177338B1 (en) * 1999-02-08 2001-01-23 Taiwan Semiconductor Manufacturing Company Two step barrier process
CN105518827B (zh) * 2013-09-27 2019-06-14 应用材料公司 实现无缝钴间隙填充的方法
US10043670B2 (en) * 2015-10-22 2018-08-07 Applied Materials, Inc. Systems and methods for low resistivity physical vapor deposition of a tungsten film
CN108257958A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 动态随机存取存储器的位线栅极结构及形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223556A (ja) * 1997-02-10 1998-08-21 Toshiba Corp 半導体装置の製造方法
JPH1174354A (ja) * 1997-06-30 1999-03-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001177074A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2007509836A (ja) * 2003-10-31 2007-04-19 アヴィザ テクノロジー インコーポレイテッド 窒化シリコンの低温堆積
JP2012099793A (ja) * 2010-10-07 2012-05-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2021101700A1 (en) 2021-05-27
CN114730735A (zh) 2022-07-08
TW202124752A (zh) 2021-07-01
KR20210062576A (ko) 2021-05-31

Similar Documents

Publication Publication Date Title
US10903112B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
TWI771622B (zh) 形成記憶體元件之方法
US11587796B2 (en) 3D-NAND memory cell structure
US11631680B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
JP7206355B2 (ja) ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
JP7240496B2 (ja) 基板製造のための方法および装置
US11751382B2 (en) Method of processing dram
JP2023502095A (ja) ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置
JP7470798B2 (ja) ビット線抵抗を低減するためのシリコン含有層
TW202308119A (zh) 利用自對準位元線製程縮放dram之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240424

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528