CN103579117A - 制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构 - Google Patents

制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构 Download PDF

Info

Publication number
CN103579117A
CN103579117A CN201310066157.XA CN201310066157A CN103579117A CN 103579117 A CN103579117 A CN 103579117A CN 201310066157 A CN201310066157 A CN 201310066157A CN 103579117 A CN103579117 A CN 103579117A
Authority
CN
China
Prior art keywords
layer
silicon
containing layer
otch
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310066157.XA
Other languages
English (en)
Other versions
CN103579117B (zh
Inventor
卢径奉
罗相君
殷庸硕
金秀浩
金台瀚
李美梨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103579117A publication Critical patent/CN103579117A/zh
Application granted granted Critical
Publication of CN103579117B publication Critical patent/CN103579117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种用于制造半导体器件的方法，所述方法包括以下步骤：形成含硅层；在含硅层之上形成含金属层；在含硅层与含金属层之间形成切口防止层；刻蚀含金属层；以及通过刻蚀切口防止层和含硅层来形成导电结构。

Description

制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构
相关申请的交叉引用
本申请要求2012年7月26日提交的申请号为10-2012-0081835的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体制造工艺，更具体而言，涉及一种包括含硅层和含金属层的导电结构。
背景技术
近来，诸如DRAM的半导体存储器件正以高速操作。因此，低电阻材料用作栅电极或位线的材料。例如，当含金属层被形成作为栅电极或位线的材料时，可以实施有利于高速操作的结构。含金属层可以包括选自氮化钛（TiN）、钨（W）、氮化钨（WN）、氮化钨硅（WSiN）以及钨硅化物（WSix）中的两种或多种的层叠的层。在所述材料之中，TiN、WN、WSiN或WSix可以用作扩散阻挡（diffusion barrier）。例如，当将多晶硅层与钨层层叠时，TiN、WN、WSiN或WSix可以用作多晶硅层与钨层之间的扩散阻挡。
图1是说明由现有方法形成的栅结构的示图。
参见图1，在半导体衬底11之上形成有栅电介质层12。在栅电介质层12之上层叠有含硅层13和含金属层。含金属层包括扩散阻挡层14和金属层15。
在金属层15之上形成有掩模图案16，然后通过利用掩模图案16作为刻蚀阻挡层，来刻蚀含金属层和含硅层13以形成栅结构。
一般地，当刻蚀含硅层13和含金属层的层叠结构时，使用诸如反应离子刻蚀（reactive ion etching，RIE）的干法刻蚀工艺。在干法刻蚀工艺期间，可以针对不同种类材料执行各向异性刻蚀。
然而在针对含金属层的刻蚀工艺期间，因为含硅层13更快被刻蚀，所以在含硅层13与含金属层之间的界面处可能会发生切口17。当含硅层13的上部部分被刻蚀时，出现切口17。当切口17的尺寸进一步地增加时，含硅层13的上部部分会被完全切断。此外，当切口严重时，含金属层的一部分会丢失（参见附图标记18）。
发明内容
本发明的示例性实施例涉及一种半导体结构以及制造具有所述半导体结构的半导体器件的方法，所述半导体结构能在含金属层的刻蚀工艺期间防止下部材料的切口。
根据本发明的一个实施例，一种制造半导体器件的方法包括以下步骤：形成含硅层；在含硅层之上形成含金属层；在含硅层与含金属层之间形成切口防止层；刻蚀含金属层；以及通过刻蚀切口防止层和含硅层来形成导电结构。
根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：在半导体衬底之上形成层间电介质层；通过刻蚀层间电介质层来形成接触孔；形成填充接触孔的初步插塞，其中，所述初步插塞包括含硅层和形成在含硅层之上的切口防止层；在包括初步插塞的层间电介质层之上形成含金属层；以及通过刻蚀含金属层和初步插塞来形成位线和位线接触插塞。
根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：形成第一多晶硅层；在第一多晶硅层之上形成含钨层；在第一多晶硅层与含钨层之间形成第二多晶硅层，所述第二多晶硅层包含碳和氮的至少一种；刻蚀含钨层；以及刻蚀第二多晶硅层和第一多晶硅层。
根据本发明的另一个实施例，一种半导体器件的导电结构包括：第一含硅层；第二含硅层，所述第二含硅层被形成在第一含硅层之上并且包含碳和氮中的至少一种；以及基于钨的含金属层，所述基于钨的含金属层被形成在第二含硅层之上。
附图说明
图1是说明由现有方法形成的栅结构的示图。
图2A至图2D是说明根据本发明的第一实施例的用于形成栅电极的方法的示图。
图3A至图3E是说明根据本发明的第二实施例的用于形成栅电极的方法的示图。
图4A至图4I是说明根据本发明的第三实施例的用于形成位线的方法的示图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释为限于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图和实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。应当容易理解，本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，而是还包括在具有中间特征或中间层的情况下的“在某物上”的意思；“在…之上”的意思不仅是指“在某物之上”，还可以包括在没有中间特征或中间层的情况下的“在某物之上”（即，直接在某物上）的意思。
本发明的实施例提供一种能防止形成在含金属层之下的含硅层的切口的结构。对于这种结构，在含硅层的上部部分中包含能控制刻蚀速率的化学物类。包含化学物类的含硅层具有低刻蚀速率来防止含硅层的切口。例如，可以利用掺杂诸如碳或氮的化学物类的含硅层，所述含硅层具有很低的刻蚀速率。当选择性地将化学物类注入在预期会出现含硅层的切口的位置处，并且在所述位置下方形成一般的含硅层时，则不论如何执行用于含金属层的刻蚀工艺，仍可以防止含硅层出现切口。预期会出现切口的位置可以与含硅层的整个厚度的1/2或1/3相对应，并且可以对应于距含金属层的界面的任意下部的位置。
利用能控制刻蚀速率以防止切口的化学物类的结构可以应用于形成包括含硅层和含金属层的半导体结构的方法。半导体结构可以包括栅电极、位线接触插塞和/或位线。
图2A至图2D是说明根据本发明的第一实施例的用于形成栅电极的方法的示图。
参见图2A，准备半导体衬底21。半导体衬底21可以包括要形成晶体管的区域。例如，半导体衬底21可以包括要形成NMOSFET的区域或要形成PMOSFET的区域。此外，半导体衬底21可以包括要形成NMOSFET的区域和要形成PMOSFET的区域。半导体衬底21可以包括由硅、锗或硅锗形成的衬底，但是不限制于此。另外，可以使半导体衬底21的整体或部分发生应变。此外，尽管未示出，半导体衬底21可以包括由通常的阱形成工艺形成的阱。
在半导体衬底21之上形成栅电介质层22。栅电介质层22可以包括氧化硅、氧氮化硅或高k材料。当栅电介质层22包括高k材料时，还可以在半导体衬底21与栅电介质层22之间形成界面层（未示出）。界面层可以包括氧化硅或氧氮化硅。高k材料具有比氧化硅（SiO2）大的介电常数，所述氧化硅具有大约3.9的介电常数。高k材料具有比SiO2大的物理厚度，而具有比SiO2小的等效氧化物厚度（equivalent oxide thickness，EOT）。用作栅电介质层22的高k材料包括诸如金属氧化物、金属硅酸盐或金属硅酸盐氮化物的含金属材料。金属氧化物包括包含诸如铪（Hf）、铝（Al）、镧（La）或锆（Zr）的金属的氧化物。金属氧化物可以包括氧化铪（HfO2）、氧化铝（Al2O3）、氧化镧（LaO2）、氧化锆（ZrO2）或它们的组合。金属硅酸盐包括包含诸如Hf或Zr的金属的硅酸盐。例如，金属硅酸盐可以包括铪硅酸盐（HaSiO）、锆硅酸盐（ZrSiOx）或它们的组合。可以通过将氮包含到金属硅酸盐中来获得金属硅酸盐氮化物。金属硅酸盐氮化物可以包括铪硅酸盐氮化物（HaSiON）。用于形成栅电介质层22的工艺可以包括适用于要沉积的材料的沉积工艺。例如，形成工艺可以包括化学气相沉积（CVD）、低压CVD（LPCVD）、等离子体增强CVD（PECVD）、金属有机CVD（MOCVD）、原子层沉积（ALD）以及等离子体增强ALD（PEALD）。
在栅电介质层22之上形成含硅层23A。含硅层23A可以包括多晶硅层。多晶硅层可以掺杂杂质。杂质可以包括N型杂质或P型杂质。N型杂质可以包括磷或砷（As），而P型杂质可以包括硼。掺杂N型杂质的多晶硅层变成N型多晶硅栅。掺杂P型杂质的多晶硅层变成P型多晶硅栅。含硅层23A可以通过CVD、ALD或类似方法形成。当沉积含硅层23A时，可以利用包含杂质的气体或硅源气体来原位地掺杂N型杂质或P型杂质。此外，可以在未掺杂状态下形成含硅层23A，随后用N型杂质或P型杂质掺杂。
在含硅层23A之上形成切口防止层24A。切口防止层24A可以具有与在随后的干法刻蚀工艺期间出现切口的区域相对应的厚度。切口防止层24A可以包括含硅材料。切口防止层24A可以由与含硅层23A相同的材料形成。切口防止层24A可以包括多晶硅。在本发明的本实施例中，在切口防止层24A中包含用于防止切口的材料。即，在切口防止层24A内注入化学物类，由此在后续的干法刻蚀工艺期间减小刻蚀速率。因此，可以防止切口。切口防止层24A中所包含的化学物类包括能控制刻蚀速率的材料。化学物类可以包括碳或氮。在这种情况下，碳或氮可以独立地用作化学物类，或者碳和氮可以同时用作化学物类。因此，切口防止层24A包含碳或氮中的至少一种。切口防止层24A可以包括掺杂碳的多晶硅、掺杂氮的多晶硅以及掺杂碳氮的多晶硅（SiCN）。可以通过在沉积多晶硅时原位地掺杂化学物类，或者在沉积多晶硅之后离子注入化学物类来形成切口防止层24A。为了掺杂或离子注入碳或氮，还可以利用含碳气体或含氮气体。含碳气体可以包括CH4、CH2、C2H2等。含氮气体可以包括NH3、N2等。切口防止层24A的厚度与出现切口处的厚度相对应。例如，切口防止层24A可以具有大约
Figure BDA00002875444200041
至
Figure BDA00002875444200042
的厚度。
由于即使在含金属层25A被刻蚀时含化学物类的切口防止层24A也不被刻蚀，所以切口不会出现。
切口防止层24A除了化学物类以外，还可以包括N型杂质或P型杂质。因此，含硅层23A可以包括掺杂第一杂质的多晶硅层，并且切口防止层24A可以包括掺杂第二杂质的多晶硅层。这里，第一杂质可以包括N型杂质或P型杂质，而第二杂质可以包括氮、碳或氮和碳的混合物。掺杂第二杂质的多晶硅层还可以注入有如第一杂质的N型杂质或P型杂质。
参见图2B，在切口防止层24A之上形成含金属层。含金属层可以包括金属、金属氮化物、金属硅化物以及金属硅氮化物。含金属层可以包括选自金属、金属氮化物、金属硅化物以及金属硅氮化物中的两种或多种的层叠的层。例如，可以通过将硅化钨（WSi）、氮化钨（WN）以及钨（W）层叠来形成含金属层。在另一个实施例中，可以通过将WSi、氮化钨硅（WSiN）以及W层叠来形成含金属层。含金属层中可以包括层叠的扩散阻挡层25A和金属层26A。在这种情况下，WSi、WN以及WSiN可以用作用于防止含硅层23A与金属层26A之间反应的扩散阻挡层25A。
经由上述系列工艺，形成层叠有含硅层23A、切口防止层24A、扩散阻挡层25A以及金属层26A的栅层叠。当含钨材料用作扩散阻挡层25A和金属层26A时，即使厚度减小也可以获得低电阻，并且可以减小寄生电容。作为比较性实例，含钛材料可以用作含金属层。然而，由于含钛材料具有比含钨材料大的电阻，所以含钛材料在减小电阻方面存在限制。此外，当应用含钨材料时，与当应用含钛材料相比可以更加改善切口防止效果。
参见图2C，形成掩模图案27。掩模图案27可以包括相对于扩散阻挡层25A、金属层26A以及含硅层23A具有高刻蚀选择性的材料。掩模图案27可以由光致抗蚀剂形成。此外，掩模图案27可以包括图案化的硬掩模层。硬掩模层可以包括诸如氧化物或氮化物的绝缘层。
利用掩模图案27作为刻蚀掩模，刻蚀形成含金属层的扩散阻挡层25A和金属层26A。因此，形成金属电极202。金属电极202可以包括扩散阻挡层图案25和金属层图案26。针对含金属层的刻蚀工艺可以包括诸如RIE的干法刻蚀工艺。如果含金属层是基于钨的层，则可以利用SF6、Cl2或SF6和Cl2的混合物来执行刻蚀工艺。除了SF6以外，可以利用诸如NF3、F2、HF等基于氟的气体。此外，在刻蚀工艺期间还可以添加诸如N2和O2的气体。由于利用上述气体来刻蚀含金属层，所以形成垂直轮廓。当刻蚀基于钨的含金属层时，基于氟的气体可以用作主要刻蚀气体。通常地，干法刻蚀工艺包括主刻蚀工艺（main etch process）和过刻蚀工艺（over etch process）。以在下部材料上方不出现刻蚀的材料的残留物的方式，来执行在主刻蚀工艺之后所执行的过刻蚀工艺。
在上述刻蚀工艺期间，含金属材料的刻蚀速率不同于含硅材料的刻蚀速率。例如，切口防止层24A与含金属层相比具有大的刻蚀速率。因此，在切口防止层24A中可能会出现切口。在本发明的本实施例中，形成包含用于减小刻蚀速率以防止切口的化学物类的切口防止层24A，以减小刻蚀速率。因此，在含金属层的刻蚀工艺期间，在可能会发生切口的切口防止层24A中可以防止切口。此外，尽管充分地执行过刻蚀工艺，切口也不会发生。在扩散阻挡层图案25——诸如在用作含金属层的材料之中的硅化钨——中可能会出现切口。然而，在本发明的本实施例中，形成切口防止层24A以防止扩散阻挡层图案25的损耗。
参见图2D，利用掩模图案27作为刻蚀掩模来刻蚀切口防止层24A和含硅层23A。因此，形成硅电极201。硅电极201可以包括含硅层图案23和切口防止层图案24。因此，硅电极201的上部部分中可以形成有切口防止层图案。切口防止层24A和含硅层23A的刻蚀工艺可以包括诸如RIE的干法刻蚀工艺。例如，可以利用SF6、HBr、Cl2或它们的混合物来执行刻蚀工艺。除了SF6以外，可以利用诸如NF3、F2、HF等基于氟的气体。此外，在刻蚀工艺期间还可以添加诸如N2和O2的气体。由于利用上述气体来刻蚀切口防止层24A和含金属层23A，所以形成垂直轮廓。由于切口防止层24A和含硅层23A包括多晶硅，所以HBr可以用作主刻蚀气体。通常，干法刻蚀工艺包括主刻蚀工艺和过刻蚀工艺。以在下部材料上方不出现刻蚀的材料的残留物的方式，来执行在主刻蚀工艺之后所执行的过刻蚀工艺。
在针对含硅层23A的刻蚀工艺期间，可能会在含硅层23A的上部部分中出现切口。在本发明的本实施例中，在含硅层之上形成包含用于减小刻蚀速率以防止切口的化学物类的切口防止层24A，以便减小刻蚀速率。因此，尽管充分地执行过刻蚀工艺，但在硅电极201的上部部分中不会出现切口。在针对含硅层23A的过刻蚀工艺期间，可能会在扩散阻挡层图案25——诸如在用作金属电极202的材料之中的硅化钨——中出现切口。然而，在本发明的本实施例中，形成切口防止层图案24以防止扩散阻挡层图案25的损耗。
如上所述，当形成硅电极201时，在栅电介质层22之上形成包括层叠有硅电极201和金属电极202的栅电极。在硅电极201与金属电极202之间，形成切口防止层图案24。切口防止层图案24可以作为硅电极201的一部分而起栅电极的作用。
随后，去除掩模图案27。当掩模图案27包括硬掩模层时，掩模图案27可以保留下来。此外，可以执行离子注入工艺以形成源极区和漏极区。此外，在栅电极的侧壁上形成栅间隔件。在形成栅间隔件之前，可以形成轻掺杂的源极区和漏极区，并且在形成栅间隔件之后，可以形成高浓度的源极区和漏极区。
图3A至图3E是说明根据本发明的第二实施例的用于形成栅电极的方法的示图。
参见图3A，准备半导体衬底31。半导体衬底31可以包括要形成晶体管的区域。例如，半导体衬底31可以包括要形成NMOSFET的区域或要形成PMOSFET的区域。此外，半导体衬底31可以包括要形成NMOSFET的区域和要形成PMOSFET的区域。半导体衬底31可以包括由硅、锗或硅锗形成的衬底，但是不限制于此。此外，可以使半导体衬底31的整体或部分发生应变。此外，尽管未示出，半导体衬底31可以包括由通常的阱形成工艺形成的阱。
在半导体衬底31之上形成栅电介质层32。栅电介质层32可以包括氧化硅、氧氮化硅或高k材料。当栅电介质层32包括高k材料时，还可以在半导体衬底31与栅电介质层32之间形成界面层。界面层可以包括氧化硅或氧氮化硅。高k材料具有比氧化硅（SiO2)大的介电常数，所述氧化硅具有大约3.9的介电常数。此外，高k材料具有比SiO2大的物理厚度，而具有比SiO2小的EOT。用作栅电介质层32的高k材料包括诸如金属氧化物、金属硅酸盐或金属硅酸盐氮化物的含金属材料。金属氧化物包括包含诸如Hf、Al、La或Zr的金属的氧化物。金属氧化物可以包括HfO2、Al2O3、LaO2、ZrO2或者它们的组合。金属硅酸盐包括包含诸如Hf或Zr的硅酸盐。金属硅酸盐可以包括HfSiO、ZrSiOx或者它们的组合。金属硅酸盐氮化物可以通过将氮加入到金属硅酸盐中来获得。金属硅酸盐氮化物可以包括HfSiON。用于形成栅电介质层32的工艺可以包括适用于要沉积的金属的沉积工艺。例如，形成工艺可以包括CVD、LPCVD、PECVD、MOCVD、ALD以及PEALD。
在栅电介质层32之上形成含硅层33A。含硅层33A可以包括多晶硅层。多晶硅层可以掺杂杂质。杂质可以包括N型杂质或P型杂质。N型杂质可以包括磷或As，而P型杂质可以包括硼。掺杂N型杂质的多晶硅层变成N型多晶硅栅。掺杂P型杂质的多晶硅层变成P型多晶硅栅。含硅层33A可以通过CVD、ALD等来形成。当沉积含硅层33A时，可以利用含杂质的气体和硅源气体原位地掺杂N型杂质或P型杂质。此外，含硅层33A可以在未掺杂状态下形成，随后经由离子注入工艺掺杂N型杂质或P型杂质。
参见图3B，在含硅层33A的上部部分中形成切口防止层35A。切口防止层35A可以具有与在随后的干法刻蚀工艺期间可能出现切口的区域相对应的厚度。为了形成切口防止层35A，可以执行化学物类注入。经由化学物类注入，将化学物类掺杂或注入到含硅层33A的上部部分中。因此，形成包含化学物类的切口防止层35A。切口防止层35A可以包括与含硅层33A相同的材料。即，切口防止层35A可以包括含硅材料。切口防止层35A可以包括多晶硅。在本发明的本实施例中，将用于防止切口的材料注入到切口防止层35A中。即，化学物类包含在切口防止层35A中，以在随后的干法刻蚀工艺期间减小刻蚀速率。因此，可以防止切口。注入到切口防止层35A中的化学物类包括能用于控制刻蚀速率的材料。化学物类可以包括碳或氮。在这种情况下，碳或氮可以独立地用作化学物类，或者碳和氮可以同时用作化学物类。因此，切口防止层35A可以包含碳和氮中的至少一种。切口防止层35A可以包括掺杂碳的多晶硅、掺杂氮的多晶硅以及掺杂碳氮的多晶硅（SiCN）。
化学物类注入34可以包括掺杂和离子注入。此外，化学物类注入34可以包括在包括碳和氮的至少一种的氛围中的热处理或等离子体处理。为了注入碳和氮中的至少一种，可以利用含碳气体和含氮气体中的至少一种。含碳气体可以包括CH4、CH2、C2H2等。含氮气体可以包括NH3、N2等。
切口防止层35A的厚度与可能会出现切口处的厚度相对应。例如，切口防止层35A可以具有大约
Figure BDA00002875444200081
至
Figure BDA00002875444200082
的厚度。
由于即使当含金属层36A被刻蚀时注入有物类的切口防止层35A也不被刻蚀，所以不会发生切口。
切口防止层35A除了化学物类以外还可以包括N型或P型杂质。因此，含硅层33A可以包括掺杂第一杂质的多晶硅层，而切口防止层35A可以包括掺杂第二杂质的多晶硅层。这里，第一杂质可以包括N型杂质或P型杂质，而第二杂质可以包括氮、碳或氮和碳的混合物。掺杂第二杂质的多晶硅层还可以注入有如第一杂质的N型或P型杂质。
参见图3C，在切口防止层35A之上形成含金属层。含金属层可以包括金属、金属氮化物、金属硅化物以及金属硅氮化物。含金属层可以包括选自金属、金属氮化物、金属硅化物以及金属硅氮化物中的两种或多种的层叠的层。例如，可以通过将硅化钨、氮化钨以及钨层叠来形成含金属层。在另一个实施例中，含金属层可以通过将硅化钨、氮化钨硅以及钨层叠来形成。含金属层中可以层叠有扩散阻挡层36A和金属层37A。在这种情况下，硅化钨、氮化钨以及氮化钨硅可以用作防止含硅层33A与金属层37A之间反应的扩散阻挡层36A。
经由上述系列工艺，形成层叠有含硅层33A、切口防止层35A、扩散阻挡层36A以及金属层37A的栅层叠。
参见图3D，形成掩模图案38。掩模图案38可以由光致抗蚀剂来形成。此外，掩模图案38可以包括图案化的硬掩模层。硬掩模层可以包括诸如氧化物或氮化物的绝缘层。
利用掩模图案38作为刻蚀掩模，刻蚀形成含金属层的金属层37A和扩散阻挡层36A。因此，形成金属电极302。金属电极302可以包括扩散阻挡层图案36和金属层图案37。针对含金属层的刻蚀工艺可以包括诸如RIE的干法刻蚀工艺。如果含金属层是基于钨的层，则可以利用SF6、Cl2或者SF6和Cl2的混合物来执行刻蚀工艺。除了SF6以外，可以利用诸如NF3、F2、HF等基于氟的气体。另外，还可以在刻蚀工艺期间加入注入N2和O2的气体。由于利用上述气体来刻蚀含金属层，所以形成垂直轮廓。当刻蚀基于钨的含金属层时，基于氟的气体可以用作主刻蚀气体。通常，干法刻蚀工艺可以包括主刻蚀工艺和过刻蚀工艺。以在下部材料上方不出现刻蚀的材料的残留物的方式，来执行在主刻蚀工艺之后所执行的过刻蚀工艺。
在上述刻蚀工艺期间，含金属材料的刻蚀速率与含硅材料的刻蚀速率不同。例如，含硅层33A比含金属层具有更大的刻蚀速率。因此，在含硅层的上部部分中可能会出现切口。在本发明的本实施例中，在含硅层33A之上形成包含用于减小刻蚀速率以防止切口的化学物类的切口防止层35A，以减小刻蚀速率。因此，在含金属层的刻蚀工艺期间可能会出现切口的切口防止层35A中，不会出现切口。此外，尽管充分地执行过刻蚀工艺，切口也不会出现。在扩散阻挡层图案36——诸如用作含金属层的材料之中的硅化钨——中可能会出现切口。然而，在本发明的本实施例中，形成切口防止层35A以防止扩散阻挡层图案36的损耗。
参见图3E，通过利用掩模图案38作为刻蚀掩模来刻蚀切口防止层35A和含硅层33A。因此，形成硅电极301。硅电极301可以包括含硅层图案33和切口防止层图案35。因此，硅电极301的上部部分中可以形成有切口防止层图案35。针对切口防止层35A和含硅层33A的刻蚀工艺可以包括诸如RIE的干法刻蚀工艺。例如，可以利用SF6、HBr、Cl2或者它们的混合物来执行刻蚀工艺。除了SF6以外，可以利用诸如NF3、F2、HF等基于氟的气体。此外，在刻蚀工艺期间还可以添加诸如N2和O2的气体。由于利用上述气体来刻蚀切口防止层35A和含硅层33A，所以形成垂直轮廓。由于切口防止层35A和含硅层33A包括多晶硅，所以HBr可以用作主刻蚀气体。通常，干法刻蚀工艺包括主刻蚀工艺和过刻蚀工艺。以不在下部材料上方出现刻蚀的材料的残留物的方式，来执行在主刻蚀工艺之后所执行的过刻蚀工艺。
在针对含硅层33A的刻蚀工艺期间，在切口防止层图案35中可能会出现接口。在本发明的本实施例中，在含硅层33A之上形成包含用于减小刻蚀速率以防止切口的化学物类的切口防止层图案35，以减小刻蚀速率。因此，尽管充分地执行过刻蚀工艺，在硅电极301的上部部分中也不会出现切口。在针对含硅层33A的过刻蚀工艺期间，在扩散阻挡层图案36——诸如用作金属电极302的材料之中的硅化钨——中可能会出现切口。然而，在本发明的本实施例中，形成切口防止层图案35以防止扩散阻挡层图案36的损耗。
当如上所述形成硅电极301时，在栅电介质层32之上形成层叠有硅电极301和金属电极302的栅电极。在硅电极301与金属电极302之间，形成切口防止层图案35。切口防止层图案35可以作为硅电极301的一部分而起栅电极的作用。
随后，去除掩模图案38。当掩模图案38包括硬掩模层时，掩模图案38可以保留下来。此外，可以执行离子注入工艺以形成源极区和漏极区。此外，在栅电极的两个侧壁上形成栅间隔件。在形成栅间隔件之前，可以形成轻掺杂的源极区和漏极区，并且在形成栅间隔件之后，可以形成高浓度的源极区和漏极区。
根据本发明的第一实施例和第二实施例，当形成栅电极时，在可能会出现切口的含硅层的下部部分中的切口处预先形成注入诸如碳和氮的化学物类的切口防止层。因此，可以在含金属层的刻蚀工艺期间防止切口。
此后，将描述根据本发明的第三实施例的用于形成位线的方法。
图4A至图4I是说明根据本发明的第三实施例的用于形成位线的方法的示图。
参见图4A，形成隔离层42以在半导体衬底41中限定有源区。利用硬掩模层图案43作为刻蚀掩模，刻蚀半导体衬底41以形成栅沟槽44。在栅沟槽44的表面上形成栅电介质层45。然后，在栅电介质层45之上形成部分地填充栅沟槽44的掩埋栅46。掩埋栅46可以包括金属层。掩埋栅46通过以下工艺来形成：在所得结构的整个表面上沉积填充栅沟槽44的金属层，然后顺序执行化学机械抛光（CMP）工艺和回蚀工艺。因此，形成部分地填充栅沟槽44的掩埋栅46。
在掩埋栅46之上形成覆盖层47。覆盖层47可以包括氮化物。覆盖层47用来保护掩埋栅46。可以通过在包括掩埋栅46的半导体衬底41上沉积氮化物并且执行回蚀工艺来形成覆盖层47。因此，将覆盖层47形成为填充掩埋栅46之上的空间。在另一个实施例中，可以在半导体衬底41的整个表面上形成覆盖层47，以填充掩埋栅46之上的空间。此外，在另一个实施例中，还可以在包括覆盖层47的半导体衬底的整个表面上形成密封层。密封层可以包括氮化物。
参见图4B，在包括覆盖层47的所得结构的整个表面上形成层间电介质层48。层间电介质层48可以包括诸如硼磷硅酸盐玻璃（boron phosphorus silicate glass，BPSG）的氧化物。在层间电介质层48之上形成第一掩模图案49。这里，第一掩模图案49可以限定孔。可以利用光致抗蚀剂层或硬掩模层来形成第一掩模图案49。
利用第一掩模图案49作为刻蚀掩模来刻蚀层间电介质层48和硬掩模层图案43。因此，形成位线接触孔50。当去除硬掩模层图案43时，要与位线接触的半导体衬底41的表面被部分暴露出来。
参见图4C，去除第一掩模图案49。
尽管未示出，但是可以在位线接触孔50的侧壁上形成间隔件。间隔件可以包括氧化物、氮化物或它们的层叠结构。
在所得结构的整个表面上形成含硅层51A，直到填满位线接触孔50。含硅层51A可以包括多晶硅层。多晶硅层可以被掺杂杂质或未被掺杂杂质。杂质可以包括N型杂质或P型杂质。N型杂质可以包括磷或As。P型杂质可以包括硼。含硅层51A可以通过CVD、ALD或相似方法来形成。当沉积含硅层51A时，可以利用含杂质的气体和硅源气体原位地掺杂N型或P型杂质。此外，在未掺杂的状态下形成含硅层51A之后，可以利用离子注入来掺杂N型或P型杂质。
参见图4D，选择性地去除含硅层51A来形成含硅层图案51B，以填充位线接触孔。为了形成含硅层图案51B，可以执行CMP或回蚀工艺。可以将含硅层图案51B的表面凹陷地比层间电介质层48的表面多。
参见图4E，在包括含硅层图案51B的所得结构的整个表面上形成切口防止层52A。切口防止层52A可以具有与在后续的干法刻蚀工艺期间可能会出现切口的区域相对应的厚度。切口防止层52A可以由与含硅层51A相同的材料形成。例如，切口防止层52A可以包括含硅材料。切口防止层52A可以包括多晶硅。在本发明的本实施例中，在切口防止层52A中包含用于防止切口的材料。即，在切口防止层52A中包含化学物类，以在后续的干法刻蚀工艺期间减小刻蚀速率。因此，可以防止切口。切口防止层52A中包含的化学物类可以包括能控制刻蚀速率的材料。化学物类可以包括碳或氮。在这种情况下，碳和氮可以独立地或同时用作所述物类。因此，切口防止层52A可以包含碳和氮中的至少一种。切口防止层52A可以包括掺杂碳的多晶硅、掺杂氮的多晶硅以及掺杂碳氮的多晶硅（SiCN）。可以通过在沉积多晶硅时原位地掺杂化学物类，或者在沉积多晶硅之后离子注入化学物类来形成切口防止层52A。为了掺杂或离子注入碳或氮，还可以利用含碳的气体或含氮的气体。含碳的气体可以包括CH4、CH2、C2H2等。含氮的气体可以包括NH3、N2等。切口防止层52A的厚度与可能会出现切口处的厚度相对应。例如，切口防止层52A可以具有大约
Figure BDA00002875444200111
至的厚度。
由于即使在含金属层被刻蚀时包含化学物类的切口防止层52A也不被刻蚀，所以切口不会发生。
切口防止层52A除了化学物类以外还可以包括N型杂质或P型杂质。
参见图4F，选择性地去除切口防止层52A，以在含硅层图案51B之上保留初步切口防止层图案52B。相应地，在层间电介质层48之上不保留切口防止层。
含硅层图案51B和初步切口防止层图案52B称为初步插塞，以填充位线接触孔。
在附图中示出，初步插塞可以通过其它工艺来形成。例如，将含硅层图案51B形成为填充位线接触孔50，并且将化学物类注入含硅层图案51B的上部部分，以形成初步切口防止层图案52B。
参见图4G，在初步切口防止层图案52B和层间电介质层48之上形成扩散阻挡层53A。
在扩散阻挡层53A之上形成金属层54A。扩散阻挡层53A和金属层54A可以包括金属、金属氮化物、金属硅化物以及金属硅氮化物。扩散阻挡层53A和金属层54A可以包括选自金属、金属氮化物、金属硅化物以及金属硅氮化物中的两种或多种的层叠的层。此外，扩散阻挡层53A和金属层54A可以包括含钨材料。例如，扩散阻挡层53A和金属层54A可以通过将硅化钨、氮化钨以及钨层叠来形成。此外，扩散阻挡层53A和金属层54A可以通过将硅化钨、氮化钨硅以及钨层叠来形成。在这种情况下，硅化钨、氮化钨以及氮化钨硅可以用作扩散阻挡层53A。
经由上述系列工艺，形成位线层叠，在所述位线层叠中形成有含硅层图案51B、初步切口防止层图案52B、扩散阻挡层53A以及金属层54A。
参见图4H，形成第二掩模图案55。第二掩模图案55可以由光致抗蚀剂形成。此外，第二掩模图案55可以包括图案化的硬掩模层。硬掩模层可以包括诸如氧化物或氮化物的绝缘层。
利用第二掩模图案55作为刻蚀掩模，执行位线图案化。例如，刻蚀金属层54A和扩散阻挡层53A。因此，形成位线402。位线402包括扩散阻挡层图案53和金属层图案54。针对金属层54A和扩散阻挡层53A的刻蚀工艺可以包括诸如RIE的干法刻蚀。如果金属层54A和扩散阻挡层53A是基于钨的层，则可以利用SF6、Cl2以及它们的混合物来执行刻蚀工艺。除了SF6以外，可以利用诸如NF3、F2、HF等的基于氟的气体。此外，在刻蚀工艺期间还可以添加诸如N2或O2的气体。由于利用上述气体刻蚀金属层54A和扩散阻挡层53A，所以形成垂直轮廓。当刻蚀扩散阻挡层53A和基于钨的金属层54A时，基于氟的气体可以用作主刻蚀气体。通常，干法刻蚀工艺包括主刻蚀工艺和过刻蚀工艺。以在下部材料上方不出现刻蚀的材料的残留物的方式，来执行在主刻蚀工艺之后所执行的过刻蚀工艺，
在上述刻蚀工艺期间，含金属材料的刻蚀速率与含硅材料的刻蚀速率不同。例如，含硅层图案51B具有比金属层54A和扩散阻挡层53A大的刻蚀速率。因此，在含硅层图案51B的上部部分中可能会出现切口。在本发明的本实施例中，形成包含用于减小刻蚀速率以防止切口的化学物类的初步切口防止层图案52B，以减小含硅层图案51B的上部部分的刻蚀速率。因此，在针对金属层54A和扩散阻挡层53A的刻蚀工艺期间，在可能会出现切口的初步切口防止层图案52B中不会出现切口。此外，尽管充分地执行过刻蚀工艺，但是切口不会出现。在用作扩散阻挡层53A的材料之中的诸如硅化钨的材料中可能会出现切口。然而，在本发明的本实施例中，形成初步切口防止层图案52B以防止硅化钨的损耗。
参见图4I，通过利用第二掩模图案55作为刻蚀掩模来刻蚀初步切口防止层图案52B和含硅层图案51B。因此，形成位线接触插塞401。位线接触插塞401包括硅插塞51和切口防止层图案52。因此，位线接触插塞401的上部部分可以包括形成在其中的切口防止层图案52。针对初步切口防止层图案52B和含硅层图案51B的刻蚀工艺可以包括诸如RIE的干法刻蚀工艺。例如，可以利用SF6、HBr、Cl2或者它们的混合物来执行刻蚀工艺。除了SF6以外，可以利用诸如NF3、F2、HF等基于氟的气体。此外，在刻蚀工艺期间还可以添加诸如N2或O2的气体。由于利用上述气体刻蚀初步切口防止层图案52B和含硅层图案51B，所以形成垂直轮廓。由于初步切口防止层图案52B和含硅层图案51B包括多晶硅，所以HBr可以用作主刻蚀气体。通常，干法刻蚀工艺包括主刻蚀工艺和过刻蚀工艺。在执行，以在下部材料上方不出现刻蚀的材料的残留物的方式，来执行在主刻蚀工艺之后所执行的过刻蚀工艺。
在针对含硅层图案51B的刻蚀工艺期间，在含硅层图案51B的上部部分中可能会出现切口。在本发明的本实施例中，在硅插塞51之上形成包含用于减小刻蚀速率以防止切口的化学物类的切口防止层图案52，以减小刻蚀速率。因此，尽管充分地执行过刻蚀工艺，切口不会出现。在针对硅插塞51的过刻蚀工艺期间，在用作扩散阻挡层53的材料之中的诸如硅化钨的材料中可能会出现切口。然而，在本发明的本实施例中，形成切口防止层图案52以防止硅化钨的损耗。
随后，去除第二掩模图案55。当第二掩模图案55包括硬掩膜层时，第二掩模图案55可以保留下来。然后，在位线接触插塞和位线的侧壁上可以形成位线间隔件。
在本发明的第三实施例中，描述了GBL刻蚀工艺。GBL刻蚀工艺是指用于同时形成外围区的栅极和单元区的位线的刻蚀工艺。形成在单元区的位线可以具有内衬GBL（inner GBL，IGBL）结构。GBL刻蚀工艺是为了使位线接触插塞和位线的临界尺寸（CD）相等。在这种情况下，位线接触孔具有比位线接触插塞和位线小的CD。因此，可以保证与后续的储存节点接触（SNC）的覆盖余量（overlay margin）。
根据本发明的实施例，由于在可能会出现切口的含硅层的区域中预先形成注入有诸如碳或氮的化学物类的切口防止层，所以可以在针对后续的含金属层的刻蚀工艺期间防止切口。由于切口不会出现，所以可以形成垂直轮廓。此外，由于不减小含硅层的面积，所以可以防止半导体结构的电阻的增加。
此外，由于使用基于钨的材料来形成含金属层，所以可以减小半导体结构的厚度以实现低电阻，并且可以减小寄生电容。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (26)

1.一种用于制造半导体器件的方法，包括以下步骤：
形成含硅层；
在所述含硅层之上形成含金属层；
在所述含硅层与所述含金属层之间形成切口防止层；
刻蚀所述含金属层；以及
通过刻蚀所述切口防止层和所述含硅层来形成导电结构。
2.如权利要求1所述的方法，其中，形成所述切口防止层的步骤包括如下步骤：注入用于控制刻蚀速率的化学物类。
3.如权利要求2所述的方法，其中，注入所述化学物类的步骤包括如下步骤：注入碳和氮中的至少一种。
4.如权利要求2所述的方法，其中，注入所述化学物类的步骤包括如下步骤：当形成所述切口防止层时原位地掺杂碳和氮中的至少一种。
5.如权利要求1所述的方法，其中，将第一多晶硅层形成作为所述含硅层，并且将包含碳和氮中的至少一种的第二多晶硅层形成作为所述切口防止层。
6.如权利要求5所述的方法，其中，所述第一多晶硅层和所述第二多晶硅层包括具有N型杂质或P型杂质的掺杂多晶硅层。
7.如权利要求5所述的方法，其中，用未掺杂的多晶硅层形成所述第一多晶硅层，以及用具有N型杂质或P型杂质的掺杂多晶硅层形成所述第二多晶硅层。
8.如权利要求1所述的方法，其中，将多晶硅层形成作为所述含硅层，以及通过将碳和氮中的至少一种注入到所述多晶硅层的上部部分中来形成所述切口防止层。
9.如权利要求1所述的方法，其中，所述切口防止层包括掺杂N型杂质或P型杂质的多晶硅层。
10.如权利要求1所述的方法，其中，所述导电结构包括栅电极或位线。
11.如权利要求1所述的方法，其中，所述含金属层包括基于钨的材料。
12.一种制造半导体器件的方法，包括以下步骤：
在半导体衬底之上形成层间电介质层；
通过刻蚀所述层间电介质层来形成接触孔；
形成填充所述接触孔的初步插塞，其中，所述初步插塞包括含硅层和形成在所述含硅层之上的切口防止层；
在包括所述初步插塞的所述层间电介质层之上形成含金属层；以及
通过刻蚀所述含金属层和所述初步插塞来形成位线和位线接触插塞。
13.如权利要求12所述的方法，其中，所述切口防止层包含用于控制刻蚀速率的化学物类。
14.如权利要求12所述的方法，其中，所述切口防止层包含碳和氮中的至少一种。
15.如权利要求12所述的方法，其中，将第一多晶硅层形成作为所述含硅层，以及在所述第一多晶硅层之上形成包含碳和氮中的至少一种的第二多晶硅层，作为所述切口防止层。
16.如权利要求15所述的方法，其中，所述第一多晶硅层和所述第二多晶硅层包含N型杂质或P型杂质。
17.如权利要求12所述的方法，其中，将多晶硅层形成作为所述含硅层，以及通过将碳和氮中的至少一种注入到所述多晶硅层的上部部分中，来形成所述切口防止层。
18.如权利要求17所述的方法，其中，所述多晶硅层包含N型杂质或P型杂质。
19.如权利要求12所述的方法，其中，形成所述含金属层的步骤包括以下步骤：
形成基于钨的金属阻挡层；以及
在所述基于钨的金属阻挡层之上形成基于钨的金属层。
20.一种用于制造半导体器件的方法，包括以下步骤：
形成第一多晶硅层；
在所述第一多晶硅层之上形成含钨层；
在所述第一多晶硅层与所述含钨层之间形成第二多晶硅层，所述第二多晶硅层包含碳和氮中的至少一种；
刻蚀所述含钨层；以及
刻蚀所述第二多晶硅层和所述第一多晶硅层。
21.如权利要求20所述的方法，其中，形成所述含钨层的步骤包括以下步骤：
形成基于钨的阻挡层；以及
在所述基于钨的阻挡层之上形成钨层。
22.如权利要求21的方法，其中，所述基于钨的阻挡层包括硅化钨或氮化钨硅。
23.一种半导体器件的导电结构，包括：
第一含硅层；
第二含硅层，所述第二含硅层被形成在所述第一含硅层之上并且包含碳和氮中的至少一种；以及
基于钨的含金属层，所述基于钨的含金属层被形成在所述第二含硅层之上。
24.如权利要求23所述的半导体器件的导电结构，其中，所述第一含硅层和所述第二含硅层包括掺杂杂质的多晶硅层。
25.如权利要求23所述的半导体器件的导电结构，其中，所述含金属层包括：
基于钨的阻挡层；以及
钨层，所述钨层被形成在所述基于钨的阻挡层之上。
26.如权利要求23所述的半导体器件的导电结构，其中，所述第一含硅层、第二含硅层以及所述基于钨的含金属层的层叠结构形成栅电极或位线接触插塞和位线。
CN201310066157.XA 2012-07-26 2013-03-01 制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构 Active CN103579117B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0081835 2012-07-26
KR1020120081835A KR101994820B1 (ko) 2012-07-26 2012-07-26 실리콘함유막과 금속함유막이 적층된 반도체 구조물 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN103579117A true CN103579117A (zh) 2014-02-12
CN103579117B CN103579117B (zh) 2018-07-03

Family

ID=49995295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310066157.XA Active CN103579117B (zh) 2012-07-26 2013-03-01 制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构

Country Status (3)

Country Link
US (2) US9236263B2 (zh)
KR (1) KR101994820B1 (zh)
CN (1) CN103579117B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530946A (zh) * 2019-09-18 2021-03-19 长鑫存储技术有限公司 半导体结构及其制作方法
CN113948473A (zh) * 2020-07-16 2022-01-18 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881865B1 (en) * 2016-07-27 2018-01-30 Samsung Electronics Co., Ltd. Semiconductor devices including electrically isolated patterns and method of fabricating the same
CN109216357B (zh) 2017-06-30 2021-04-20 联华电子股份有限公司 半导体结构及其制作方法
CN110391247B (zh) * 2018-04-17 2020-10-30 联华电子股份有限公司 半导体元件及其制作方法
US10546863B1 (en) 2018-08-02 2020-01-28 Micron Technology, Inc. Method for fabricating bit line contact
EP3786982B1 (en) * 2019-08-26 2023-06-07 Nexans Cunisi alloy cable sheathing
CN113471203B (zh) * 2020-03-31 2023-11-28 华邦电子股份有限公司 存储器结构及其制造方法
EP4163975A4 (en) * 2020-07-16 2023-12-06 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND PRODUCTION PROCESS THEREOF
US20220165886A1 (en) * 2020-11-23 2022-05-26 Changxin Memory Technologies, Inc. Semiconductor structure and a manufacturing method thereof
US11856756B2 (en) * 2021-07-19 2023-12-26 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187676B1 (en) * 1997-08-16 2001-02-13 Samsung Electronics Co., Ltd. Integrated circuit insulated electrode forming methods using metal silicon nitride layers, and insulated electrodes so formed
US20020045342A1 (en) * 1997-02-19 2002-04-18 Yongjun Hu Semiconductor structure having a doped conductive layer
US20060172550A1 (en) * 2005-02-02 2006-08-03 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed RF source power

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68923247T2 (de) * 1988-11-04 1995-10-26 Fujitsu Ltd Verfahren zum Erzeugen eines Fotolackmusters.
US6080645A (en) 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US6004869A (en) * 1997-04-25 1999-12-21 Micron Technology, Inc. Method for making a low resistivity electrode having a near noble metal
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
KR100654358B1 (ko) * 2005-08-10 2006-12-08 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법
US20080230907A1 (en) * 2007-03-22 2008-09-25 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system with carbon enhancement
KR100881716B1 (ko) * 2007-07-02 2009-02-06 주식회사 하이닉스반도체 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
KR101949981B1 (ko) * 2012-08-31 2019-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020045342A1 (en) * 1997-02-19 2002-04-18 Yongjun Hu Semiconductor structure having a doped conductive layer
US6187676B1 (en) * 1997-08-16 2001-02-13 Samsung Electronics Co., Ltd. Integrated circuit insulated electrode forming methods using metal silicon nitride layers, and insulated electrodes so formed
US20060172550A1 (en) * 2005-02-02 2006-08-03 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed RF source power

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530946A (zh) * 2019-09-18 2021-03-19 长鑫存储技术有限公司 半导体结构及其制作方法
CN112530946B (zh) * 2019-09-18 2022-12-16 长鑫存储技术有限公司 半导体结构及其制作方法
CN113948473A (zh) * 2020-07-16 2022-01-18 长鑫存储技术有限公司 半导体结构及其制作方法
CN113948473B (zh) * 2020-07-16 2024-05-21 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
US9418891B2 (en) 2016-08-16
US20140030884A1 (en) 2014-01-30
US20160093527A1 (en) 2016-03-31
KR101994820B1 (ko) 2019-07-02
KR20140015875A (ko) 2014-02-07
CN103579117B (zh) 2018-07-03
US9236263B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
CN103579117A (zh) 制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构
US11791390B2 (en) Semiconductor device having an air gap and method for fabricating the same
US11276761B2 (en) Semiconductor device having buried gate structure, method for manufacturing the same, and memory cell having the same
US10804398B2 (en) Method of forming wrap-around-contact and the resulting device
CN100438073C (zh) 半导体装置及其制造方法
KR101833849B1 (ko) 반도체 소자 및 그 제조 방법
CN100539189C (zh) 制造场效应晶体管的方法以及半导体结构
KR102661930B1 (ko) 집적회로 소자
CN102082117B (zh) 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法
US11043591B2 (en) FeFET transistor
CN109801970A (zh) 半导体器件
CN104112665A (zh) 半导体器件及其制造方法
CN101677088A (zh) 半导体装置的制造方法
CN103390644A (zh) 半导体器件及其制造方法
CN102867828A (zh) 具有掩埋位线的半导体器件及其制造方法
US20160172490A1 (en) High- voltage semiconductor device and method for manufacturing the same
CN101546772A (zh) 包括电容器元件的半导体器件及其制造方法
CN101350352B (zh) 半导体集成电路装置
KR102182153B1 (ko) 반도체 장치 및 이의 제조 방법
US9343572B1 (en) High-voltage semiconductor device and method for manufacturing the same
TWI701816B (zh) 用於三維記憶體元件的半導體結構及其製造方法
CN102881574A (zh) 半导体元件的制作方法
CN104143534A (zh) 半导体器件制造方法
CN105845573A (zh) 一种FinFET器件及其制造方法、电子装置
CN104332406A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant