JP2003234245A - 多層キャパシタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 キャパシタ形成面積の小型化及び高容量化を
図る。 【解決手段】 絶縁層６表面に形成されたビルドアップ
面６ａ上に、第１電極２を形成する複数の電極層２ａ、
２ｂ、２ｃと第２電極３を形成する複数の電極層３ａ、
３ｂ、３ｃとが誘電体層４を介して交互に積層して多層
構造を形成する。第１電極２の電極層及び第２電極３の
電極層は、多層構造を形成する際にそれぞれ互いに重な
り合わない非重なり部７、９おいて第１電極３の電極層
間、第２電極４の電極層間をそれぞれ層間接続して第１
電極２及び第２電極３を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
る多層キャパシタ及びその製造方法に関する。

【０００２】

【従来の技術】近年では、電子機器の発達に伴い電子回
路を構成する集積回路の高性能化及び小型化が求められ
ている。集積回路は、基板表面にトランジスタやキャパ
シタ等の素子が数多く形成されている。中でもキャパシ
タは、下電極と上電極と誘電体層とから構成されてお
り、ベース基板表面の絶縁層上に形成されているか、若
しくは多層に形成された基板内に形成されている。キャ
パシタは、電極と誘電体とから構成されることによって
誘電体層に電荷が蓄積されるので、電子機器の発達に伴
いより一層の高容量化及び基板上の限られた面積内で形
成されるため一層の小型化が求められている。

【０００３】例えば、図９に示すキャパシタ４０は、下
電極４１と上電極４２と、誘電体層４３とから構成され
ており、ベース基板４４上に形成された絶縁層４５表面
に誘電体層４３を介して下電極４１及び上電極４２が積
層された構造を有している。

【０００４】下電極４１は、アルミニウムや銅、クロム
等の金属材料からなる薄膜電極であり絶縁層４５上に形
成された配線層４６の一部である。下電極４１は、絶縁
層４５上にスパッタ法やＣＶＤ法（chemical vapor dep
osition）等の薄膜形成技術によって配線層４６となる
金属膜を薄膜形成され、この金属膜フォトリソグラフ処
理を施して所望の形状に形成して配線層４６が得られ、
その一部とされる。

【０００５】誘電体層４３は、酸化タンタル（ＴａＯ）
や酸化シリコン（ＳｉＯ）等の絶縁材料からなり、下電
極４１上に膜状に形成される。誘電体層４３は、下電極
４１と同様にスパッタ法やＣＶＤ法（chemical vapor d
eposition）等の薄膜形成技術によって誘電体層４３と
なる膜を薄膜形成して、誘電体層４３形成部分に陽極酸
化を施してフォトリソグラフ処理により所望の形状に形
成して得られる。

【０００６】上電極４２は、下電極４１と同様にアルミ
ニウムや銅、クロム等の金属材料からなる薄膜電極であ
り、絶縁層４５上に形成されている配線層４７と導通し
ている。上電極４２は、形成された誘電体層４３上に下
電極４１と同様の成膜方法により所望の形状に形成され
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
たキャパシタ４０では、高容量を得ようとする場合に下
電極４１及び上電極４２の表面積を拡大させるため、キ
ャパシタ形成面積も拡大され回路等の小型化及び高性能
化に不適となるといった問題がある。

【０００８】そこで、本発明は、このような従来の事情
を鑑みて提案されたものであり、小型化及び高容量化を
可能にした多層キャパシタ及びその製造方法を提供する
ことを目的に提案されたものである。

【０００９】

【課題を解決するための手段】上述した目的を達成する
本発明にかかる多層キャパシタは、薄膜技術によって成
膜された複数の電極層からなる第１電極及び第２電極
と、第１電極及び上記第２電極の各電極層間に介在する
複数の誘電体層とを備え、第１電極の各電極層及び第２
電極の各電極層が、それぞれの非重なり部を有して誘電
体層を介して交互に積層されているとともに、それぞれ
の非重なり部で互いに層間接続されることを特徴とす
る。

【００１０】以上のように構成された本発明にかかる多
層キャパシタは、誘電体層を介して第１電極を形成する
複数の電極層と第２電極を形成する複数の電極層とが交
互に積層された多層構造を有することにより、一対の電
極層が誘電体層を介した構造のキャパシタと比べて、電
極面積を縮小して形成される。

【００１１】また、上述した目的を達成するために、本
発明にかかる多層キャパシタの製造方法は、第１電極の
電極層を薄膜技術によって成膜する第１電極の電極層形
成工程と、第１電極の電極層上に、一部を露出させて第
１誘電体層を成膜する第１誘電体層形成工程と、第１誘
電体層上に、第１電極の電極層と絶縁を保持して第２電
極の電極層を薄膜技術によって成膜する第２電極の電極
層形成工程と、第２電極の電極層上に一部を露出させ
て、第２誘電体層を成膜する第２誘電体層形成工程と、
第１電極の電極層形成工程乃至第２誘電体層形成工程を
繰り返し行い、第１電極の電極層、第１誘電体層、第２
電極の電極層、第２誘電体層を順次積層して多層構造を
有する多層キャパシタを形成する多層キャパシタ形成工
程とを有する。

【００１２】多層キャパシタ形成工程においては、第１
電極の各電極層及び第２電極の各電極層がそれぞれ非重
なり部を有しており、誘電体層を介して交互に積層され
るとともに、それぞれの非重なり部において互いに層間
接続される多層キャパシタを形成することを特徴とす
る。

【００１３】以上のように構成された本発明にかかる多
層キャパシタの製造方法によれば、誘電体層を介して第
１電極を形成する複数の電極層と第２電極を形成する複
数の電極層とを交互に積層して多層構造を形成すること
より、一対の電極層が誘電体層を介した構造のキャパシ
タと比べて、電極面積を縮小した多層キャパシタが製造
される。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図１に示す多層キャパシタ１は、第１電極２と第２電極
３と誘電体層４とからなり、ベース基板５上に形成され
ている。具体的には、多層キャパシタ１は、例えば有機
基板といったベース基板５上に形成された絶縁層６の表
面を平坦化技術により平坦化処理を施したビルドアップ
面６ａ上に形成されている。なお、多層キャパシタ１
は、有機基板上に形成されることに限定されることはな
く、多層有機基板の内装或いはシリコン、ガラス等の無
機材料からなる無機基板上に形成されてもよい。

【００１５】多層キャパシタ１は、後述する複数の電極
層からなる第１電極２と複数の電極層からなる第２電極
３とが、第１電極及び第２電極の各電極層間に介在する
複数の誘電体層を備えた多層構造を有する。第１電極２
及び第２電極３は、導電性を有する銅やアルミニウム等
の導電性材料からなる。第１電極２及び第２電極３は、
それぞれ同一形状を有する膜状に形成された複数の電極
層から構成されている。

【００１６】第１電極２は、第１の下電極層２ａと、第
１の中電極層２ｂと、第１の上電極層２ｃとから構成さ
れている。第１電極２の各電極層２ａ、２ｂ、２ｃは、
後述する第２電極３の各電極層及び誘電体層４とを介在
させて、ベース基板５側から第１の下電極層２ａと、第
１の中電極層２ｂと、第１の上電極層２ｃの順にスパッ
タ法やＣＶＤ（chemical vapor deposition）法等の薄
膜技術により成膜されており、フォトリソグラフ技術等
により所望の形状に形成されている。

【００１７】なお、ビルドアップ面６ａ上には、導電性
を有する銅やアルミニウム等の導電性材料からなる膜を
スパッタ法やＣＶＤ法等の薄膜技術により成膜して、フ
ォトリソグラフ技術により形成された配線層８が形成さ
れている。第１電極は、この配線層８の一部に所望の形
状を有して形成されている。

【００１８】第１電極２の各電極層２ａ、２ｂ、２ｃ
は、介在させた第２電極３を形成する各電極層と互いに
重なり合わない第１非重なり部７を有し、第１の下電極
層２ａは非重なり部７ａを、第１の中電極層２ｂは非重
なり部７ｂを、第１の上電極層２ｃは非重なり部７ｃを
有している。第１電極２の各電極層２ａ、２ｂ、２ｃ
は、第１非重なり部７において層間接続されており第１
電極２を形成している。また、第１電極２は、スルーホ
ールやビアホールによってベース基板５内に形成されて
いる配線層と導通するようにしてもよい。

【００１９】第２電極３は、第２の下電極層３ａと、第
２の中電極層３ｂと、第２の上電極層３ｃとから構成さ
れている。第２電極３の各電極層３ａ、３ｂ、３ｃは、
誘電体層４及び第１電極２の電極層を介在させて、ベー
ス基板５側から順に第２の下電極層３ａ、第２の中電極
層３ｂ、第２の上電極層３ｃの順にスパッタ法やＣＶＤ
法等の薄膜技術により成膜され、フォトリソグラフ技術
により所望の形状に形成されて得られる。第２電極３の
各電極層３ａ、３ｂ、３ｃは、介在させた第１電極２の
電極層と互いに重なり合わない第２非重なり部９を有
し、第２の下電極層３ａを非重なり部９ａ、第２の中電
極層３ｂの非重なり部９ｂ、第２の上電極層３ｃの非重
なり部９ｃとする。第２電極３の各電極層３ａ、３ｂ、
３ｃは、第２非重なり部９で層間接続され第２電極３を
形成しており、ビルドアップ面６ａ上に形成されている
配線層８と導通している。または、第２電極３は、スル
ーホールやビアホールによって多層構造を有するベース
基板５内に形成されている配線層と導通するようにして
もよい。

【００２０】誘電体層４は、酸化タンタル（ＴａＯ）や
酸化シリコン（ＳｉＯ）等の誘電体材料から構成されて
いる。誘電体層４は、同一形状を有する膜状に形成され
た第１誘電体膜４ａ、第２誘電体膜４ｂ、第３誘電体膜
４ｃ、第４誘電体膜４ｄ、第５誘電体膜４ｅの複数の膜
からなる。これらの第１誘電体膜４ａ乃至第５誘電体膜
４ｅは、第１電極２の各電極層２ａ、２ｂ、２ｃと第２
電極３の各電極層３ａ、３ｂ、３ｃとが交互に形成され
た間に形成されており、ベース基板５側から第１誘電体
膜４ａ、第２誘電体膜４ｂ、第３誘電体膜４ｃ、第４誘
電体膜４ｄ、第５誘電体膜４ｅの順にスパッタ法やＣＶ
Ｄ法等の薄膜技術により形成され、フォトリソグラフ技
術により所望の形状に形成されて得られる。第１誘電体
膜４ａ乃至第５誘電体膜４ｅは、第１電極２の第１非重
なり部７部分及び第２電極３の第２非重なり部９部分以
外を覆う形状とすることで第１電極２と第２電極３との
短絡を防止している。

【００２１】多層キャパシタ１は、ベース基板５上に形
成された絶縁層６の表面のビルドアップ面６ａ上に、薄
膜技術及びフォトリソグラフ処理により第１電極の第１
の下電極層２ａが形成され、その第１の下電極層２ａ上
に第１誘電体膜４ａが形成され、その第１誘電体膜４ａ
上に第２の下電極層３ａが形成され、その第２の下電極
層３ａ上に第２誘電体膜４ｂが形成され、同様に第１電
極２の電極層、誘電体膜、第２電極３の電極層が順次積
層されて、第１電極２の各電極層と第２電極３の各電極
層と誘電体層４とから形成された一つの層が複数形成さ
れた多層構造を有する。多層キャパシタ１は、第１非重
なり部７で第１電極２の各電極層２ａ、２ｂ、２ｃ間が
層間接続され第１電極２が形成され、第２非重なり部９
で第２電極３の各電極層３ａ、３ｂ、３ｃ間が層間接続
され第２電極３が形成されている。なお、多層キャパシ
タ１は、第１電極２と第２電極３とは、各電極層間に誘
電体層を介在させているため短絡しない構造となってい
る。

【００２２】上述した多層キャパシタ１によれば、誘電
体層５を介して第１電極２の各電極層２ａ、２ｂ、２ｃ
と第２電極３の各電極層３ａ、３ｂ、３ｃとが積層され
て形成された一つの層が複数形成された多層構造を有す
ることにより、一対の電極層が誘電体層を介した構造の
キャパシタと比べて、電極面積を縮小して形成される。
したがって、多層キャパシタ１では、ベース基板４上に
形成面積を小さくして形成されることが可能となり、小
型化が図れるとともにベース基板４の小型化が可能とな
る。

【００２３】また、多層キャパシタ１によれば、多層構
造からなるためベース基板５上の限られた面積内で電極
面積を拡大せずに高容量の容量が得られる。更に、多層
キャパシタ１によれば、第１電極２の電極層２ａ、２
ｂ、２ｃ及び第２電極３の電極層３ａ、３ｂ、３ｃ、誘
電体膜４ａ、４ｂ、４ｃ、４ｄ、４ｅの積層数を変える
ことによって所望の容量に容易に調節することも可能で
ある。

【００２４】次に、多層キャパシタ１の製造方法につい
て、図２乃至図６を参照して詳細に説明する。多層キャ
パシタ１の製造方法は、図２に示す工程で行う。多層キ
ャパシタ１の製造方法は、先ず、図２に示す第１の下電
極層形成工程Ｓ１において、図３（Ａ）及び（Ｂ）に示
すように絶縁層６上に配線層８を形成してその一部を第
１の下電極層２ａとする。第１の下電極層２ａは、銅、
アルミニウム等の金属材料からなる平面状の膜で形成さ
れる。

【００２５】第１の下電極層形成工程Ｓ１では、先ず、
ベース基板５上に形成された絶縁材料からなる絶縁層６
の表面に研磨処理を施して平坦化したビルドアップ面６
ａを形成する。次に、第１の下電極層形成工程Ｓ１で
は、ビルドアップ面６ａ上全面にスパッタ法により配線
層８となる金属膜を成膜して、その金属膜上にレジスト
を塗布する。配線層８は、平坦化されたビルドアップ面
６ａ上に形成することによって、膜厚のばらつきが抑制
される。次に、第１の下電極層形成工程Ｓ１では、配線
層形成部分が開口部となるように形成したマスクを用い
て露光現像処理を施すことにより、露光部即ち配線層８
形成部分のレジストが露光される。配線層８形成部分以
外は、エッチング液を用いてウエットエッチングを施す
ことにより金属膜及びレジストが除去される。そして、
第１の下電極層形成工程Ｓ１では、配線層８形成部分の
レジストを除去することによって所望の形状に形成され
た配線層８が形成され、その配線層８の一部を第１の下
電極層２ａとする。

【００２６】なお、配線層８の成膜方法は、スパッタ法
に限定されずＣＶＤ法やめっき法等を利用してもよく、
配線層８形成部分以外の除去にはドライエッチングを施
してもよい。また、第１の下電極層２ａは、図示しない
がベース基板５の表面に形成されている配線層とスルー
ホールやビアホールを用いて導通するようにしてもよ
い。

【００２７】次に、図２に示す第１誘電体膜形成工程Ｓ
２では、図４（Ａ）及び（Ｂ）に示すようにビルドアッ
プ面６ａ上に形成された第１の下電極層２ａ上に第１誘
電体膜４ａを形成する。第１誘電体膜４ａは、酸化タン
タル（ＴａＯ）からなり平面状の膜により形成されてい
る。

【００２８】第１誘電体膜形成工程Ｓ２では、先ず、形
成された第１の下電極２ａを覆うようにビルドアップ面
６ａ上全面に窒化タンタル（ＴａＮ）膜をスパッタ法に
より成膜する。このＴａＮ膜は、陽極酸化することによ
って第１誘電体層３ａとなるＴａＯ膜のベース膜とな
る。次に、第１誘電体膜形成工程Ｓ２では、第１の下電
極層２ａが非重なり部７ａを有するように第１誘電体膜
４ａ形成部分のＴａＮ膜を露出させて、誘電体形成部分
以外に陽極酸化マスクを被覆してＴａＮ膜に電圧印加を
行う。誘電体形成部分は、陽極酸化マスクを被覆せずＴ
ａＮ膜を露出させたため陽極酸化されることとなる。

【００２９】陽極酸化マスクは、例えばパターンニング
が可能なフォトレジストや酸化シリコン等が用いられ、
印加電圧に対して他の部位の絶縁性を十分に保持するこ
とが可能な数μｍ乃至数十μｍ程度の厚みがあり、第１
の下電極層２ａの形状よりもやや大きい形状を有する。
この陽極酸化処理は、例えばホウ酸化アンモニウム等の
電解液中でＴａＮ膜が陽極となるように５０〜２００Ｖ
の電圧を印加することにより、ＴａＮ膜が酸化されてＴ
ａＯ膜が形成される。なお、ＴａＮ膜に印加する電圧
は、ＴａＯ膜を所定の厚みに形成するために調整可能で
ある。

【００３０】次に、第１誘電体膜形成工程Ｓ２では、陽
極酸化を施したＴａＮ層上にレジストを塗布して、第１
誘電体膜４ａ形成部分が開口部となるように形成された
マスクを用いて露光現像処理を施すことにより、露光部
即ち配線層８形成部分のレジストが露光される。誘電体
膜４ａ形成部分以外は、エッチング液を用いてウエット
エッチングを施すことによりＴａＮ膜、陽極酸化マスク
及びレジストが除去される。次に、第１誘電体膜形成工
程Ｓ２では、第１誘電体膜形成部分の陽極酸化マスク及
びレジストを取り去ることにより、ＴａＮ層上の表面が
選択的に酸化されたＴａＯ層を第１誘電体膜４ａとして
第１の下電極２ａ上に形成される。第１誘電体層３ａ
は、ＴａＯ膜に限らず酸化シリコン（ＳｉＯ）からなる
ＳｉＯ膜でもよい。また、第１誘電体層３ａの成膜方法
は、スパッタ成膜方法による成膜に限らず、ＣＶＤ蒸着
方法等を利用して成膜してもよい。

【００３１】次に、図２に示す第２の下電極層形成工程
Ｓ３では、図５（Ａ）及び（Ｂ）に示すように誘電体層
４上に第２の下電極層３ａを形成する。第２の下電極層
３ａは、第１の下電極層２ａと同様に銅やアルミニウム
等の金属材料からなり、平面状の膜により形成されてい
る。

【００３２】第２の下電極層形成工程Ｓ３では、先ず、
第１の下電極層２ａ上に形成された第１誘電体層３ａを
覆うようにビルドアップ面６ａ上に第２の下電極層３ａ
となる金属膜をスパッタ法により成膜し、その金属膜上
にレジストを塗布する。次に、第２の下電極層形成工程
Ｓ３では、図５（Ｂ）に示すように、第２の下電極層３
ａが第１の下電極層２ａと互いに重なり合わない非重な
り部９ａを有するように、第２の下電極層３ａ形成部分
を開口部として形成したマスクを用いて露光現像処理を
施すことにより、露光部即ち第２の下電極３ａ形成部分
のレジストが露光される。第２の下電極３ａ形成部分以
外は、エッチング液を用いてウエットエッチングを施し
て金属膜及びレジストが除去される。そして、第２の下
電極層形成工程Ｓ３では、第２の下電極３ａ形成部分の
レジストを除去することによって所望の形状に形成され
た第２の下電極層３ａが形成される。

【００３３】第２の下電極層３ａの成膜は、スパッタ法
やフォトリソグラフ処理に限らず、ＣＶＤ法やめっき法
等を利用してもよい。また、第２の下電極層３ａは、ビ
ルドアップ面６ａに形成されている配線層８と導通させ
るか、或いは図示しないがベース基板５内に形成されて
いる配線層とスルーホールやビアホールを用いて接続し
て導通するようにしてもよい。なお、第２の下電極層３
ａは、第１電極２の電極層との間に第１誘電体層を介し
ているために第１の下電極層２ａとは導通していない。

【００３４】次に、図２に示す第２誘電体膜形成工程Ｓ
４では、図６（Ａ）及び（Ｂ）に示すように、第２誘電
体膜４ｂを形成する。第２誘電体膜形成工程Ｓ４では、
図６（Ａ）及び（Ｂ）に示すように、第１の下電極２ａ
が非重なり部７ａを有し、また第２の下電極層３ａも非
重なり部９ａを有するように、第２誘電体膜４ｂを形成
する。第２誘電体膜形成工程Ｓ４では、第１誘電体膜形
成工程Ｓ２と同様の方法により第２誘電体膜を成膜す
る。

【００３５】次に、図２に示す多層構造形成工程Ｓ５で
は、第１の下電極層形成工程Ｓ１乃至第２誘電体層形成
工程Ｓ４を繰り返し行い、図７に示すように第２誘電体
層上には第１の中電極層２ｂ、第３誘電体層、第２の中
電極層３ｂ、第４誘電体層、第１の上電極層２ｃ、第５
誘電体層、第２の上電極層３ｃの順に順次積層して多層
構造を有する多層キャパシタ１を形成する。

【００３６】多層構造形成工程Ｓ５では、第１の中電極
２ａを形成する際に、第１の下電極層２ａの非重なり部
７ａと第１の中電極層２ｂの非重なり部７ｂとで層間接
続する。また、第１の上電極層２ｃを形成する際には、
第１の上電極２ｃが有する非重なり部７ｃで第１の中電
極層２ｂの非重なり部７ｂと層間接続する。これによ
り、第１の下電極２ａと、第１の中電極２ｂと、第１の
上電極２ｃとが層間接続されにより第１電極が形成され
る。

【００３７】同様に、第２の中電極層３ｂを形成する際
には、第２の下電極層３ａの非重なり部９ａと第２の中
電極層３ｂの非重なり部９ｂとで層間接続する。第２の
上電極３ｃを成膜する際には、第２の中電極３ｂの非重
なり部９ｂと第２の上電極３ｃの非重なり部９ｃとで層
間接続する。これにより、第２の下電極層３ａ、第２の
中電極層３ｂ、第２の上電極層３ｃが層間接続され第２
電極を形成する。したがって、多層構造形成工程Ｓ５に
よって、図８に示す第１電極２、第２電極３及び誘電体
層４とから構成された多層構造を有する多層キャパシタ
１が得られる。

【００３８】以上のように、本発明を適用した多層キャ
パシタ１の製造方法によれば、ベース基板５上に誘電体
層４を介して第１電極２の電極層と第２電極３の電極層
とからなる層を複数積層して形成される多層構造を有す
る多層キャパシタ１が形成されることより、一対の電極
層が誘電体層を介した構造のキャパシタと比べて、電極
面積を縮小した多層キャパシタ１が製造される。したが
って、多層キャパシタ１では、ベース基板４上に形成面
積を小さくして形成されることが可能となり、小型化が
図れるとともにベース基板４の小型化を可能とする。ま
た、多層キャパシタ１の製造方法によれば、多層構造を
有する多層キャパシタ１を形成することによって、電極
面積を拡大せずに高容量を有する多層キャパシタ１が得
られる。

【００３９】更に、多層キャパシタ１の製造方法は、同
一形状を有する第１電極２の複数の電極層２ａ、２ｂ、
２ｃ及び同一形状を有する第２電極３の複数の電極層３
ａ、３ｂ、３ｃ、同一形状を有する複数の誘電体膜４
ａ、４ｂ、４ｃ、４ｄ、４ｅを積層させることによっ
て、膜形成の際に必要となるマスクの枚数を抑えること
ができ製造コストの低減が図れる。さらにまた、多層キ
ャパシタ１の製造方法によれば、第１電極２の電極層２
ａ、２ｂ、２ｃ及び第２電極３の電極層３ａ、３ｂ、３
ｃ、誘電体膜４ａ、４ｂ、４ｃ、４ｄ、４ｅの積層数を
変えることによって所望のキャパシタ容量に調節された
多層キャパシタ１を製造することができる。

【００４０】第２の実施の形態として図４に示す多層キ
ャパシタ２０は、第１の実施の形態で示した多層キャパ
シタ１の構成と同様であるが、第１電極２の電極層の第
１非重なり部７及び第２電極３の電極層の第２非重なり
部９とが面積を多層構造の下層から上層に向けて拡大さ
せた多層構造を有する。即ち、多層キャパシタ２０は、
第１電極２の電極層と第２電極３の電極層とが互いに重
なり合う面積を多層構造の下層から上層に向けて縮小し
て形成することを特徴とする。したがって、図１に示し
た多層キャパシタ１と同様の構成については同一符号を
付して詳細な説明を省略する。

【００４１】多層キャパシタ２０は、第１電極２と第２
電極３と誘電体層４とからなり、ベース基板５上に形成
されている。具体的には、多層キャパシタ２０は、ベー
ス基板５上に形成された絶縁層６のビルドアップ面６ａ
上に、第１電極２の各電極層、誘電体層４の各誘電体
膜、第２電極３の各電極層を形成してなる。

【００４２】第１電極２は、第１の下電極層２ａと、第
１の中電極層２ｂと、第１の上電極層２ｃとから構成さ
れている。第１電極２は、各電極層２ａ、２ｂ、２ｃ間
に後述する誘電体層４及び第２電極３の各電極層を介在
させて、ベース基板５側から第１の下電極層２ａと、第
２の中電極層３ｂと、第１の上電極層２ｃの順にスパッ
タ法やＣＶＤ法等の薄膜技術により成膜して、フォトリ
ソグラフ技術により多層構造の下層から上層に向けて第
２電極の各電極層と重なり合う面積を縮小して形成され
る。これにより、第１電極２の各電極層２ａ、２ｂ、２
ｃの第１非重なり部７の面積が拡大され、その第１非重
なり部９において層間接続され導通している。第１電極
２は、ビルドアップ面６ａ上に形成されている配線層８
と導通している。または、第１電極２は、スルーホール
やビアホールによって多層構造を有するベース基板５内
に形成されている配線層と導通するようにしてもよい。

【００４３】第２電極３は、第２の下電極層３ａと、第
２の中電極層３ｂと、第２の上電極層３ｃとから構成さ
れている。第２電極３の各電極層３ａ、３ｂ、３ｃは、
間に誘電体層４及び第１電極２の各電極層２ａ、２ｂ、
２ｃを介在させて、ベース基板５側から順に第２の下電
極層３ａ、第２の中電極層３ｂ、第２の上電極層３ｃの
順にスパッタ法やＣＶＤ法等の薄膜技術により成膜さ
れ、フォトリソグラフ技術により多層構造の下層から上
層に向けて第１電極の各電極層２ａ、２ｂ、２ｃと重な
り合う面積を縮小して形成される。これにより、第２の
電極４の各電極層３ａ、３ｂ、３ｃの第２非重なり部９
の面積が拡大され、その第２非重なり部９において層間
接続され導通している。第２電極３は、ビルドアップ面
６ａ上に形成されている配線層８導通している。また
は、第２電極３は、スルーホールやビアホールによって
多層構造を有するベース基板５内に形成されている配線
層と導通するようにしてもよい。

【００４４】誘電体層４は、酸化タンタル（ＴａＯ）や
酸化シリコン（ＳｉＯ）等の誘電体材料からなる。誘電
体層４は、同一形状を有し膜状に形成された第１誘電体
膜４ａ、第２誘電体膜４ｂ、第３誘電体膜４ｃ、第４誘
電体膜４ｄ、第５誘電体膜４ｅの複数の膜からなる。こ
れらの誘電体膜４ａ、４ｂ、４ｃ、４ｄ、４ｅは、第１
電極２の各電極層２ａ、２ｂ、２ｃと第２電極３の各電
極層３ａ、３ｂ、３ｃとの間に形成されており、ベース
基板５側から第１誘電体膜４ａ、第２誘電体膜４ｂ、第
３誘電体膜４ｃ、第４誘電体膜４ｄ、第５誘電体膜４ｅ
の順にスパッタ法やＣＶＤ法等の薄膜技術により形成さ
れ、フォトリソグラフ技術により所望の形状に形成され
る。誘電体層４は、第１電極２の各電極層２ａ、２ｂ、
２ｃと第２電極３の各電極層３ａ、３ｂ、３ｃとの間に
介在させて、第１電極２と第２電極３との短絡を防止す
るため第１電極２の電極層２ａ、２ｂ、２ｃ及び第２電
極３の電極層３ａ、３ｂ、３ｃの形状よりもやや大きい
形状とする。

【００４５】多層キャパシタ２０は、上述した第１電極
２、第２電極３、誘電体層４をビルドアップ面６ａ上
に、スパッタ法やＣＶＤ法等の薄膜技術及びフォトリソ
グラフ処理により多層構造を形成して得られる。多層キ
ャパシタ２０は、第１の下電極層２ａを所望の形状に形
成され、その第１の下電極層２ａ上に第１誘電体膜４ａ
を形成され、その第１誘電体膜４ａ上に第１の下電極層
２ａと重なり合う面積を縮小して第２の下電極層３ａが
形成され、その第２の下電極層３ａ上に第２誘電体膜４
ｂが形成される。そして、多層キャパシタは、第２の下
電極層３ａと重なり合う面積を縮小して第１の中電極層
２ｂを形成し、次に第３誘電体膜４ｃ、第２の中電極層
３ｂ、第４誘電体層、第１の上電極層２ｃ、第５誘電体
層、第２の上電極層３ｃを順次、第１電極の電極層と第
２電極の電極層とが重なり合う面積を次第に縮小して積
層することによって形成される。

【００４６】これにより、第１電極の第１非重なり部７
及び第２電極の第２非重なり部９の面積が拡大されて、
第１非重なり部７で第１電極２の各電極層間を、第２非
重なり部９で第２電極３の各電極層間を層間接続してい
る。

【００４７】上述した多層キャパシタ２０によれば、第
１電極２の各電極層２ａ、２ｂ、２ｃと第２電極３の各
電極層３ａ、３ｂ、３ｃとが重なり合う面積を多層構造
の下層から上層に向けて次第に縮小して形成することに
より、第１非重なり部７及び第２非重なり部９の面積が
拡大される。したがって、多層キャパシタ２０は、第１
の電極層間、第２電極３の電極層間の接続面積が拡大さ
れるため第１電極の電極層間及び第２電極の電極層間の
導通が良好になり、キャパシタ特性を向上させる。

【００４８】また、第１の実施の形態で示した多層キャ
パシタ１と同様に、多層キャパシタ２０よれば、誘電体
層４を介して第１電極２の電極層２ａ、２ｂ、２ｃ及び
第２電極３の電極層３ａ、３ｂ、３ｃとが積層されて形
成された一つの層が複数形成された多層構造を有するこ
とにより、一対の電極層が誘電体層を介した構造のキャ
パシタと比べて、電極面積を縮小して形成される。した
がって、多層キャパシタ２０では、ベース基板４上に形
成面積を小さくして形成されることが可能となり、小型
化が図れるとともにベース基板４の小型化が可能とな
る。さらにまた、多層キャパシタ２０によれば、多層構
造からなるため絶縁層６上の限られた面積内で電極面積
を拡大せずに高容量の容量が得られる。更に、多層キャ
パシタ２０によれば、第１電極２の電極層２ａ、２ｂ、
２ｃ及び第２電極３の電極層３ａ、３ｂ、３ｃ、誘電体
膜４ａ、４ｂ、４ｃ、４ｄ、４ｅの積層数を変えること
によって所望の容量に調節することも可能である。

【００４９】

【発明の効果】以上、詳細に説明したように本発明によ
れば、誘電体層を介して複数の第１電極の電極層と複数
の第２電極の電極層が交互に積層されて多層構造を形成
することによって、一対の電極層が誘電体層を介した構
造のキャパシタと比べて、電極面積を縮小して形成され
るので、高容量化及び小型化を図ることが可能となっ
た。また、本発明によれば、第１電極の電極層及び第２
電極の電極層とを多層構造の下層から上層に向けて次第
に縮小して形成されることによって、各非重なり部の面
積が拡大されるので各電極層間の接続が良好になり、キ
ャパシタ特性の向上が得られる。更に、本発明によれ
ば、第１電極層、第２電極層及び誘電体層の積層数を変
えることによって、限られた面積内に容易に所望の容量
のキャパシタが得られる。

【図面の簡単な説明】

【図１】本発明に係る多層キャパシタを示す断面図であ
る。

【図２】同多層キャパシタの製造工程を示すフローチャ
ートである。

【図３】同多層キャパシタの製造方法を説明する説明図
であり、（Ａ）は、ビルドアップ面上に第１電極の電極
層を形成した状態を示す断面図であり、（Ｂ）は、ビル
ドアップ面上に第１電極の電極層を形成した状態を示す
平面図である。

【図４】同多層キャパシタの製造方法を説明する説明図
であり、（Ａ）は、第１の下電極層上に第１誘電体層を
形成した状態を示す断面図であり、（Ｂ）は、第１の下
電極層上に第１誘電体層を形成した状態を示す平面図で
ある。

【図５】同多層キャパシタの製造方法を説明する説明図
であり、（Ａ）は、第１誘電体層上に第２の下電極層を
形成した状態を示す断面図であり、（Ｂ）は、第１誘電
体層上に第２の下電極層を形成した状態を示す平面図で
ある。

【図６】同多層キャパシタの製造方法を説明する説明図
であり、（Ａ）は、第２の下電極層上に第２誘電体層を
形成した状態を示す断面図であり、（Ｂ）は、第２の下
電極層上に第２誘電体層を形成した状態を示す平面図で
ある。

【図７】同多層キャパシタの製造工程を説明する図であ
り、製造された多層キャパシタを示す断面図である。

【図８】第２の実施の形態として示す多層キャパシタを
示す断面図である。

【図９】従来のキャパシタの断面図である。

【符号の説明】

１ 多層キャパシタ、２ 第１電極、３ 第２電極、４
誘電体層、５ ベース基板、６ 絶縁層、６ａ ビル
ドアップ面、７ 第１非重なり部、８ 第２非重なり部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E082 AB01 AB02 BB01 BC14 EE05 EE37 FF05 LL25 5F038 AC05 AC07 AC15 AC19 EZ14 EZ20

Claims (4)

【特許請求の範囲】
1. 【請求項１】 薄膜技術によって成膜された複数の電極
   層からなる第１電極及び第２電極と、上記第１電極及び
   上記第２電極の各電極層間に介在する複数の誘電体層と
   を備え、 上記第１電極の各電極層及び上記第２電極の各電極層
   が、それぞれの非重なり部を有して上記誘電体層を介し
   て交互に積層されているとともに、それぞれ上記非重な
   り部で互いに層間接続されることを特徴とする多層キャ
   パシタ。
2. 【請求項２】 上記第１電極の電極層及び上記第２電極
   の電極層は、多層構造において下層から上層に向けて、
   上記非重なり部の面積を次第に拡大して形成されること
   を特徴とする請求項２記載の多層キャパシタ。
3. 【請求項３】 第１電極の電極層を薄膜技術によって成
   膜する第１電極の電極層形成工程と、 上記第１電極の電極層上に、一部を露出させて第１誘電
   体層を成膜する第１誘電体層形成工程と、 上記第１誘電体層上に、上記第１電極の電極層と絶縁を
   保持して第２電極の電極層を薄膜技術によって成膜する
   第２電極の電極層形成工程と、 上記第２電極の電極層上に一部を露出させて、第２誘電
   体層を成膜する第２誘電体層形成工程と、 上記第１電極の電極層形成工程乃至上記第２誘電体層形
   成工程を繰り返し行い、第１電極の電極層、第１誘電体
   層、第２電極の電極層、第２誘電体層を順次積層して多
   層構造を有する多層キャパシタを形成する多層キャパシ
   タ形成工程とを有し、 上記多層キャパシタ形成工程においては、上記第１電極
   の各電極層及び上記第２電極の各電極層がそれぞれ非重
   なり部を有しており、上記誘電体層を介して交互に積層
   されるとともに、それぞれの上記非重なり部において互
   いに層間接続される多層キャパシタを形成することを特
   徴とする多層キャパシタの製造方法。
4. 【請求項４】 上記第１電極の電極層形成工程及び上記
   第２電極の電極層形成工程においては、それぞれの電極
   層が下層から上層に向けて上記非重なり部の面積を次第
   に拡大して形成されることを特徴とする請求項３記載の
   多層キャパシタの製造方法。