KR101432138B1 - 커패시터 및 이를 제조하는 제조방법 - Google Patents

커패시터 및 이를 제조하는 제조방법 Download PDF

Info

Publication number
KR101432138B1
KR101432138B1 KR1020120107038A KR20120107038A KR101432138B1 KR 101432138 B1 KR101432138 B1 KR 101432138B1 KR 1020120107038 A KR1020120107038 A KR 1020120107038A KR 20120107038 A KR20120107038 A KR 20120107038A KR 101432138 B1 KR101432138 B1 KR 101432138B1
Authority
KR
South Korea
Prior art keywords
substrate
capacitor
layer
dielectric layer
metal
Prior art date
Application number
KR1020120107038A
Other languages
English (en)
Other versions
KR20140040420A (ko
Inventor
서수정
박화선
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020120107038A priority Critical patent/KR101432138B1/ko
Publication of KR20140040420A publication Critical patent/KR20140040420A/ko
Application granted granted Critical
Publication of KR101432138B1 publication Critical patent/KR101432138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시예에 따른 커패시터는, 기판; 및 상술한 기판의 상면에 적층된 복수의 금속 층과, 그 금속 층 사이에 형성된 유전체 층을 포함하고, 각 유전체 층은 적층된 금속 층에 대해 애노다이징(Anodizing) 처리를 통해 형성된 특징을 가짐으로써, 초저온 및 초고온 조건에서 고용량을 가지고 안정적으로 동작될 수 장점이 있다.

Description

커패시터 및 이를 제조하는 제조방법{CAPACITOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 커패시터 및 이를 제조하는 커패시터 제조방법에 관한 것이다.
전자회로에서 흔히 볼 수 있는 커패시터(콘덴서, Capacitor)는 전기를 저장하거나 방출하는 축전지로서의 기능과 직류를 통하지 않는 성질을 이용하는 기능을 가진다.
도 1은 일반적인 커패시터의 구조를 나타낸 도면이다. 도 1에 도시된 것처럼 커패시터는 서로 절연된 두 개의 금속(11a, 11b)을 접근시켜 양 금속 사이에 유전체(12)를 끼워 넣는 구조로 이루어져 있다. 양 금속(11a, 11b)에는 각각 단자(13)가 연결되고, 단자(13)에 전극이 극성 유무에 따라 연결된다.
커패시터의 커패시턴스(정전용량, C)는 아래 수학식 1과 같이 계산되어 결정되는데, 유전체의 유전율 ε 및 전극의 면적 A에 비례하고, 전극 사이의 거리 d에 반비례한다.
Figure 112012078259817-pat00001
따라서 대용량의 커패시터를 만들기 위해서는, 양 전극의 마주보는 금속 층을 크게 해서 플러스와 마이너스 전기가 서로 잡아당기는 힘을 증대시키고, 양 전극의 거리를 줄여야 한다. 즉 절연체의 두께를 줄일 필요가 있다.
종래 사용되던 대표적인 커패시터의 종류 및 그 특성은 다음과 같다.
전해 커패시터는 전해질(전해액 또는 기능성고분자)을 포함하여 구성되고, 전해질의 특성상 -55 ~ 105℃의 구동 온도 조건에서 사용이 가능하고, 극성을 가지고 있다. 허용오차 및 사용주파수가 낮고 수명이 짧다는 단점이 있다. 다만, 저렴한 가격으로 인해 주로 직류 회로의 전원 필터나 교류 회로의 커플링 커패시터로 사용된다.
탄탈 커패시터는 극성 및 3V ~ 35V 정도의 정격 전압을 가지고, -55 ~ 125℃의 구동 온도 조건이 있어 초저온 및 초고온에서의 사용이 제한된다. 일반적으로 비교적 좋은 주파수 특성을 이용하여 노이즈 진폭 제한기나 바이패스, 커플링, 전원필터로 사용된다.
필름 캐패시터는 단위 표면적당 용량이 낮아 소형화 및 박막화가 어렵다는 한계를 가지고, PP 필름이 최대 105℃까지 견딜 수 있어 구동 온도 조건 제약이 존재한다.
세라믹 캐패시터도 초저온 및 초고온에서 사용하면 역시 불안정한 모습을 보이고, 용량도 저용량(수 ㎊ ~ 수 ㎌)이다. 일반적으로 고주파 대역에서 사용하기 적합하고, 고주파용 바이패스, 동조용, 고주파 필터로 사용된다.
이들 중 알루미늄 전극을 가지고 있는 전해 커패시터를 제조하는 과정에 대해 도 2를 참고하여 설명하기로 한다. 도 2는 종래 알루미늄 전해 커패시터를 제조하는 전체 제조과정을 간략하게 도시한 도면이다.
베이스에 알루미늄 층(11a)을 형성시키고 에칭 처리를 가한다. 이어 산화물 피막 층을 부착시키는 화성(Formation) 과정을 거친 후 전해액과, 목재섬유 또는 합성섬유 등의 전해지를 이용해 유전체 층(12)을 형성시킨다. 이후 유전체 층(12)이 금속 층(11a) 사이에 배치되도록 음극 단자(13)가 연결되는 금속 층(11b)을 형성시킨다.
다만, 이미 상술한 것처럼 알루미늄 전해 커패시터는 전해액을 포함하여 열과 추위에 취약하다는 단점을 가지고 있다. 따라서 초고온 또는 초저온 조건에서 전해 커패시터 등과 같은 기존의 커패시터를 사용하기에는 재료 자체의 특성상 무리가 있었다.
또한, 종래에는 위와 같은 온도 조건을 만족하는 동시에 대용량의 초박막형 커패시터를 업계에 제공하지 못하고 있었다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일부 실시예는 현재 상용화되고 있는 커패시터의 구동 가능한 온도 범위를 벗어나는 영역에서도 높은 안정성을 가지고 오랜 기간 대용량으로 사용 가능한 커패시터 및 그 제조방법을 제공하는 데에 그 목적이 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 커패시터 제조방법은, (a) 기판을 제공하는 단계; (b) 상기 기판의 상면에 금속 층을 적층시키는 단계; (c) 적층된 금속 층에 대해 애노다이징(Anodizing) 처리를 수행하여 유전체 층을 형성시키는 단계; 및 (d) 상기 유전체 층의 상면에 금속 층을 적층시키는 단계를 포함하되, 상기 (c) 단계 및 (d) 단계를 순차적으로 1회 이상 수행한다.
또한, 본 발명의 제 2 측면에 따른 커패시터는, 기판; 및 상기 기판의 상면에 적층된 복수의 금속 층과, 상기 금속 층 사이에 형성된 유전체 층을 포함하고, 상기 유전체 층은 상기 금속 층에 대해 애노다이징(Anodizing) 처리를 통해 형성된 것을 특징으로 한다.
전술한 본 발명의 과제 해결 수단 중 어느 하나인 커패시터는 기판의 상면에 금속 층 및 유전체 층이 각각 건식공정 및 애노다이징 처리를 통해 번갈아가며 반복 적층됨으로써, 전자회로 상에서 구동 중 불량을 일으키는 요인인 유전체 층의 크랙이나 빈 공간(Void)이 없어, 고신뢰성 특성을 가질 수 있다.
또한, 본 발명의 과제 해결 수단 중 어느 하나인 커패시터는 기존 상용화된 커패시터를 구성하는 전해질이나 필름 물질 등을 포함하지 않으므로, 기존의 구동 온도 조건을 벗어나는 영역인 초저온 및 초고온 조건(-70 ~ 200℃)에서도 오랜 시간 안정적으로 동작시킬 수 있다.
또한, 본 발명의 과제 해결 수단 중 어느 하나인 커패시터 제조방법을 통해, -70 ~ 200℃ 영역에서도 우수한 주파수 특성을 가지고 사용할 수 있는 커패시터를 제조 가능하므로, 기존 가전제품 및 기기에서 사용되는 전해 커패시터, 필름 커패시터 등의 종류 제한 없이 대체할 수 있으며, 자동차, LED조명, 항공우주 등의 고부가가치 산업영역에도 적용될 수 있다.
아울러, 본 발명의 과제 해결 수단 중 어느 하나인 커패시터 제조방법으로 제조된 커패시터는 애노다이징 처리를 통해 유전체 층의 두께를 높은 신뢰성을 가지고 자유로이 조절함으로써, 개별 커패시터의 커패시턴스를 증대시킬 수 있을 뿐만 아니라, 초소형 및 초박막화 상태로 적층된 금속 층 간 연결을 다양하게 조합시킴으로써, 등가적으로 총 정전용량을 증대시킬 수 있다.
도 1은 일반적인 커패시터의 구조를 나타낸 도면,
도 2는 종래 알루미늄 전해 커패시터를 제조하는 전체 제조과정을 간략하게 도시한 도면,
도 3은 본 발명의 일 실시예에 따른 커패시터의 전체적인 구조를 도시한 단면도,
도 4는 도 3에 도시된 커패시터의 용량을 설명하기 위한 도면,
도 5는 본 발명의 다른 실시예에 따른 커패시터의 전체적인 구조를 도시한 단면도,
도 6은 본 발명의 일 실시예에 따른 커패시터 제조방법을 설명하기 위한 순서도,
도 7은 본 발명의 다른 실시예에 따른 커패시터 제조방법을 설명하기 위한 순서도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 3은 본 발명의 일 실시예에 따른 커패시터의 전체적인 구조를 도시한 단면도이다.
본 발명의 일 실시예에 따른 커패시터는 기판(100), 금속 층(111 ~ 116) 및 유전체 층(121 ~ 125)을 포함하여 구성된다. 여기서, 커패시터는 용량, 주파수 특성, 구동 온도 조건, 안정성, 사이즈 등의 측면에서 뛰어나, 기존에 상용화된 알루미늄 전해 커패시터, 탄탈 커패시터 필름 커패시터, 세라믹 커패시터 등을 대체할 수 있다.
기판(100)은 후술할 금속 층(111 ~ 116) 및 유전체 층(121 ~ 125)이 적층되는 상면을 구비한다. 기판(100)으로는 실리콘(Si) 웨이퍼 기판이 사용될 수 있으나, 특별히 제한되는 것은 아니다.
기판(100)은 본 발명의 일 실시예에 따른 커패시터에서 매우 얇은 두께로 적층되는 금속 층(111 ~ 116) 및 유전체 층(121 ~ 125)을 지지하는 역할을 수행할 수 있다. 이와 동시에 기판(100)은 기설정된 범위 이내의 평탄도(Surface Flatness)를 가지면서 열적으로 안정되게 제작되는 것이 바람직하다. 이러한 기판(100) 위에 기설계된 전자회로가 용이하게 구현되어 있을 수 있다.
또한, 도 3에 도시된 바와 같이 본 발명의 일 실시예에 따른 커패시터에서 복수의 금속 층(111 ~ 116)은 상술한 기판(100)의 상면에 적층되고, 유전체 층(121 ~ 125)은 이들 금속 층 사이에 각각 형성된다.
이때, 금속 층(111 ~ 116)은 건식 도금방식의 하나인 진공증착(Evaporation) 방식을 통해 기판(100)의 상면에 박막 형태로 적층될 수 있다. 진공증착 방식은 진공 상태 하에서 기체상태로 증발된 금속 입자가 낮은 온도의 기판(100)을 만나 다시 고체 상태로 응축되는 현상을 이용한다. 이러한 금속 층(111 ~ 116)은 비용, 재료 특성, 공정의 난이도 등을 고려했을 때 알루미늄(Al) 또는 알루미늄 합금으로 이루어지는 것이 바람직하나, 특별히 제한되는 것은 아니다.
또한, 본 발명에서 유전체 층(121 ~ 125)은 각 금속 층(111 ~ 116)에 대해 애노다이징(Anodizing) 처리를 하여 형성되는 특징을 가진다. 유전체 층(121 ~ 125) 형성을 위한 애노다이징 처리방식과 관련하여 구체적인 설명은 후술하기로 한다. 이러한 유전체 층(121 ~ 125)은 금속 층(111 ~ 116)이 알루미늄(Al) 계열로 이루어지는 경우 산화 알루미늄(Al2O3)으로 이루어지게 된다.
다시 말하자면, 도 3에 도시된 것처럼 기판(100)의 상면에 적층된 금속 층(111)이 있고, 그 위에 애노다이징 처리를 통해 형성된 유전체 층(121)이 있으며, 다시 그 위에 적층된 금속 층(112)이 있다. C1부터 C5까지의 커패시턴스를 가진 총 5층의 유전체 층이 적층되어 있고, 총 6층의 금속 층이 유전체 층과 번갈아가면서 적층되어 있음을 도 3에서 확인할 수 있다. 이때, 유전체 층이나 금속 층의 개수는 특별히 제한되는 것은 아니나, 금속 층의 개수가 유전체 층의 개수보다 하나 더 많아지는 것이 바람직하다.
이처럼 본 발명의 일 실시예에 따른 커패시터의 구조는 기판의 상면에 금속 층 및 유전체 층이 각각 건식공정 및 애노다이징 처리를 통해 번갈아가며 반복 적층되는 형태이므로, 커패시터는 초소형 및 초박막 형태로 제작이 가능하고, 크랙이나 빈 공간(Void)이 없는 고신뢰성 특성을 가진다.
아울러, 본 발명의 일 실시예에 따른 커패시터는 기존 커패시터를 구성하는 전해질이나 필름 물질 등을 포함하지 않고 제작되므로, 기존의 구동 온도 조건을 벗어나는 영역인 초저온 및 초고온 조건에서도 안정적으로 동작시킬 수 있다.
덧붙여, 본 발명에서 적층된 금속 층 간 연결을 다양하게 조합할 수 있다는 장점도 있다. 이때, 연결 방식은 와이어 본딩(Wire Bonding), 쏠더 페이스팅(Solder Pasting) 등이 있을 수 있다.
일 예로서 도 3처럼 적층된 금속 층 중에 상술한 기판(100)으로부터 홀수 번째 금속 층들(111, 113, 115)은 제 1 전극(151)을 통해 제 1 단자(131)와 접속이 이루어지고, 기판(100)으로부터 짝수 번째 금속 층들(112, 114, 116)은 제 2 전극(152)을 통해 제 2 단자(132)와 접속이 이루어질 수 있다. 이와 같이 금속 층이 연결된 경우, 본 발명의 일 실시예에 따른 커패시터는 상술한 기판(100)으로부터 홀수 번째 금속 층들(111, 113, 115)과 제 1 전극(151)을 통해 접속된 제 1 단자(131) 및 기판(100)으로부터 짝수 번째 금속 층들(112, 114, 116)과 제 2 전극(152)을 통해 접속된 제 2 단자(132)를 더 포함하여 구성될 수 있다. 이때, 제 1 단자(131)와 제 2 단자(132)는 특별한 극성 구분없이 양(+) 전극 혹은 음(-) 전극과 연결될 수 있다.
또한, 도 3과 같이 금속 층이 연결된 경우를 회로적으로 도시하면, 도 4와 같이 도시될 수 있다. 도 4는 도 3에 도시된 커패시터의 용량을 설명하기 위한 도면이다. 즉, 홀수 번째 금속 층(111, 113, 115) 간 연결 및 짝수 번째 금속 층(112, 114, 116) 간 연결은 개별 커패시터가 병렬 연결된 상태와 등가 상태이므로, 총 커패시턴스 Cs는 아래 수학식 2와 같이 나타낼 수 있다.
Figure 112012078259817-pat00002
이와 같이 본 발명의 일 실시예에 따른 커패시터는 도 3에 도시된 것과 같은 금속 층 간 연결을 통해, 초고온/초저온 조건에서 구동이 가능하면서 초소형의 대용량 커패시터를 구현해낼 수 있다.
한편, 본 발명의 다른 실시예에 따른 커패시터에 대해 도 5를 참고하여 설명한다. 도 5는 본 발명의 다른 실시예에 따른 커패시터의 전체적인 구조를 도시한 단면도이다.
본 발명의 다른 실시예에 따른 커패시터는 기판(100), 금속 층(111 ~ 116), 유전체 층(121 ~ 125)을 포함하고, 보조 층(140)을 더 포함하여 구성된다.
여기서, 기판(100), 금속 층(111 ~ 116) 및 유전체 층(121 ~ 125) 구성은 이미 상술한 본 발명의 일 실시예에 따른 커패시터의 각 세부 구성과 동일한 특징을 가질 수 있다.
보조 층(140)은 상술한 기판(100)으로부터 n+1 번째 금속 층과 n 번째 유전체 층 사이에 형성되고, n은 양의 정수이다.
이때, 보조 층(140)은 금속 층(111 ~ 116)과 마찬가지로 건식 도금방식의 하나인 진공증착(Evaporation) 방식을 통해 박막 형태로 적층될 수 있다. 이러한 보조 층(140)은 금속 층(112 ~ 116)과 유전체 층(121 ~ 125)의 접착력을 강화하면서 유전체 층(121 ~ 125)의 두께를 유지시키는 특성, 비용, 공정의 난이도 등을 고려했을 때 타이타늄(Ti)으로 이루어지는 것이 바람직하나, 특별히 제한되는 것은 아니다.
다시 말하자면, 도 5에 도시된 것처럼 기판(100)의 상면에 적층된 금속 층(111)이 있고, 그 위에 애노다이징 처리를 통해 형성된 유전체 층(121)이 있다. 그 유전체 층(121) 위에 적층된 보조 층(140)이 있고, 그 위에 적층된 금속 층(112)이 있다. 기판(100)으로부터 두 번째 금속 층(112)과 첫 번째 유전체 층(121) 사이, 세 번째 금속 층(113)과 두 번째 유전체 층(122) 사이 등에 보조 층(140)이 적층된다. 이때, 유전체 층, 금속 층 또는 보조 층(140)의 개수는 특별히 제한되는 것은 아니나, 금속 층의 개수가 유전체 층의 개수와 보조 층의 개수보다 하나 더 많아지는 것이 바람직하다.
이처럼 본 발명의 다른 실시예에 따른 커패시터의 구조는 기판으로부터 n+1 번째 금속 층과 n 번째 유전체 층 사이에 보조 층이 추가적으로 형성되는 형태이므로, 보조 층이 접착 강화제 및 유전체 층을 감싸는 막 역할을 하여 제조공정 도중에 최초 설계 또는 디자인된 유전체 층의 두께가 변하지 않도록 할 수 있다. (단, n은 양의 정수임)
덧붙여, 본 발명의 다른 실시예에 따른 커패시터는 본 발명의 일 실시예에 따른 커패시터처럼 초소형 및 초박막 형태로 제작이 가능하고, 고신뢰성 및 대용량 특성을 가질 수 있다.
한편, 본 발명의 일 실시예에 따른 커패시터를 제조하는 제조방법에 대해 도 6을 참고하여 설명한다. 도 6은 본 발명의 일 실시예에 따른 커패시터 제조방법을 설명하기 위한 순서도이다.
본 발명의 일 실시예에 따른 커패시터 제조방법에서 상술한 금속 층 및 유전체 층이 적층될 기판(100)이 제공된다(S610). 이때, 기판(100)은 애노다이징 처리시 반응이 일어나거나 부식되지 않는 것이 바람직하고, 실리콘(Si) 웨이퍼 기판이 사용될 수 있다. 제공되는 기판(100) 상에 전자회로가 기설계된 상태일 수 있다.
이렇게 제공된 기판(100)의 상면에 금속 층을 적층시킨다(S620). 건식 도금방식의 하나인 진공증착(Evaporation) 방식을 이용하여, 알루미늄 또는 알루미늄 합금으로 이루어진 금속 층이 기판(100) 위에 박막 형태로 적층될 수 있다.
이후에 적층된 금속 층에 대해 애노다이징(Anodizing) 처리를 수행하여 유전체 층을 형성시킨다(S630). 여기서, 애노다이징이란 금속과 산소가 만나서 일어나는 자연적 산화 과정을 전기화학 반응을 통해 인위적으로 가하는 것으로 산화물 도장을 입히는 기술이다. 이때, 적층된 금속 층은 기판(100)과 마주하는 금속 층(111)일 수 있고, 후술할 S640 단계를 통해 형성된 유전체 층 위에 적층된 금속 층(112 ~ 116)일 수 있다.
상술한 S630 단계 이후에, 형성된 유전체 층의 상면에 금속 층을 적층시킨다(S640). 일반적으로 커패시터는 유전체 층을 중간에 두고 금속 층이 양측에 배치되므로, S630 단계와 S640 단계는 순차적으로 이루어지는 것이 바람직하다.
이어서 제공된 기판(100) 상에 금속 층 및 유전체 층을 추가적으로 더 적층시킬 것인지 판단한다(S650).
만약 더 적층시킬 필요성이 있다면, S630 단계처럼 적층된 금속 층에 대해 애노다이징 처리를 수행하고 S640 단계처럼 형성된 유전체 층에 금속 층을 적층시킨다.
만약 더 적층시킬 필요성이 없다면, 금속 층 간 연결 조합을 필요에 따라 결정하여 단자를 구성하고, 그 단자와 전극을 서로 연결할 수 있다(S660). 혹은 각각의 금속 층을 전극 혹은 제공된 기판에 기설계된 전자회로와 직접적으로 연결시킬 수도 있다.
아울러, 본 발명의 다른 실시예에 따른 커패시터를 제조하는 제조방법에 대해 도 7을 참고하여 설명한다. 도 7은 본 발명의 다른 실시예에 따른 커패시터 제조방법을 설명하기 위한 순서도이다.
본 발명의 다른 실시예에 따른 커패시터 제조방법에서 상술한 금속 층 및 유전체 층이 적층될 기판(100)이 제공된다(S710).
이렇게 제공된 기판(100)의 상면에 진공증착 방식 등을 이용하여 금속 층을 적층시킨다(S720).
이후에 적층된 금속 층에 대해 애노다이징 처리를 수행하는데, 구체적으로 적층된 금속 층을 애노다이징 액에 담그는 과정을 거친다(S730). 적층된 금속 층이 애노다이징 액에 있는 상태에서 일정 처리 시간 동안 금속 층에 전압을 가한다. 가해주는 전압과 처리 시간 중 적어도 어느 하나를 조절하여 유전체 층의 두께를 조절한다(S740). 이렇게 형성되는 유전체 층의 두께는 수십 나노미터에서 수백 나노미터 수준까지 조절이 가능하다.
상술한 S740 단계 이후에, 형성된 유전체 층의 상면에 보조 층을 적층시킨다(S750). 적층된 보조 층은 S730, S740 단계를 통해 형성되어 있는 유전체 층과, 향후 적층시킬 새로운 금속 층 간의 접착력을 강화할 수 있다. 또한, 적층된 보조 층은 그 아래 적층되어 있는 유전체 층을 보호하는 막 역할을 수행할 수 있어, 향후에 있을 수 있는 추가 애노다이징 처리시에 유전체 층의 두께를 유지시키는 데에 도움이 될 수 있다. 이러한 보조 층은 진공증착 방식을 통해 적층될 수 있다.
상술한 S750 단계 이후에, 형성된 보조 층의 상면에 금속 층을 적층시킨다(S760). 일반적으로 커패시터는 유전체 층을 중간에 두고 금속 층이 양측에 배치되므로, S730 단계에서 S760 단계까지는 순차적으로 이루어지는 것이 바람직하다.
이어서 제공된 기판(100) 상에 금속 층 및 유전체 층을 추가적으로 더 적층시킬 것인지 판단한다(S770).
만약 더 적층시킬 필요성이 있다면, S730 및 S740 단계처럼 적층된 금속 층에 대해 애노다이징 처리를 수행한다. 이때, 이미 형성된 보조 층으로 인해 이미 형성된 보조 층 아래에 형성되어 있는 유전체 층에 추가적으로 애노다이징 처리가 가해지는 것을 막을 수 있다. 이를 통해 유전체 층의 두께를 유지시킬 수 있다. 이어서 S750 단계처럼 보조 층과 S760 단계처럼 금속 층을 차례로 적층시킨다.
만약 더 적층시킬 필요성이 없다면, 금속 층 간 연결 조합을 필요에 따라 결정하여 단자(131, 132)를 구성하고, 그 단자(131, 132)와 전극(151, 152)을 서로 연결할 수 있다(S780). 혹은 기판(100)으로부터 홀수 번째 금속 층(111, 113, 115)과 제 1 전극(151)을 연결시키면서 짝수 번째 금속 층(112, 114, 116)과 제 2 전극(152)을 연결시켜, 개별 커패시터가 병렬 연결되도록 하여 대용량 커패시터로 사용할 수 있다.
지금까지 설명한 본 발명의 각 실시예에 따른 커패시터 제조방법을 이용하면, 크랙이나 빈 공간(Void)이 없는 유전체 층을 포함하고, 기존의 구동 온도 조건을 벗어나는 영역인 초저온 및 초고온 조건(-70 ~ 200℃)에서도 오랜 시간 안정적으로 동작하는 고신뢰성의 커패시터를 제조할 수 있다.
또한, 매우 정교하게 유전체 층의 두께를 애노다이징 처리를 통해 조절할 수 있어, 사용자가 원하는 커패시턴스를 가진 개별 커패시터를 제조할 수 있을 뿐만 아니라, 초소형 및 초박막화 상태로 적층된 금속 층 간 연결을 다양하게 조합시킬 수 있어, 등가적으로 대용량의 커패시터를 제조할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 기판 111 ~ 116: 금속 층
121 ~ 125: 유전체 층 131: 제 1 단자
132: 제 2 단자 140: 보조 층

Claims (10)

  1. 커패시터 제조방법에 있어서,
    (a) 기판을 제공하는 단계;
    (b) 상기 기판의 상면에 금속 층을 적층시키는 단계;
    (c) 적층된 금속 층에 대해 애노다이징(Anodizing) 처리를 수행하여 유전체 층을 형성시키는 단계;
    (d) 진공증착 방식을 통해 상기 유전체 층의 상면에 보조 층을 증착시키는 단계;
    (e) 상기 보조 층의 상면에 금속 층을 적층시키는 단계; 및
    (f) 상기 기판으로부터 홀수 번째 금속 층들과 제 1 단자 사이에 제 1 전극을 서로 접속시키고, 상기 기판으로부터 짝수 번째 금속 층들과 제 2 단자 사이에 제 2 전극을 서로 접속시키는 단계;
    를 포함하되,
    상기 유전체 층은 각각 서로 독립적으로 분리되어 형성되어 있고,
    상기 (c) 단계 및 (e) 단계를 순차적으로 1회 이상 수행하는 커패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 (c) 단계는
    상기 적층된 금속 층을 애노다이징 액에 담그는 단계; 및
    상기 적층된 금속 층에 가하는 전압 또는 처리 시간을 조절하여 상기 유전체 층의 두께를 조절하는 단계를 포함하는
    커패시터 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    (g) 상기 제공된 기판에 기설계된 전자회로와 각각의 금속 층을 서로 연결시키는 단계를 더 포함하는
    커패시터 제조방법.
  6. 커패시터에 있어서,
    기판;
    상기 기판의 상면에 적층된 복수의 금속 층과, 상기 금속 층 사이에 형성된 유전체 층;
    상기 기판으로부터 n+1번째 금속 층과 n번째 유전체 층 사이에 형성되는 보조 층; 및
    상기 기판으로부터 홀수 번째 금속 층들과 제 1 전극을 통해 접속된 제 1 단자 및 상기 기판으로부터 짝수 번째 금속 층들과 제 2 전극을 통해 접속된 제 2 단자;를 포함하되,
    상기 유전체 층은 각각 서로 독립적으로 분리되어 형성되어 있고, 상기 유전체 층은 상기 금속 층에 대해 애노다이징(Anodizing) 처리를 통해 형성된 것인 커패시터.(단, n은 양의 정수임)
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 6 항에 있어서,
    상기 금속 층은 알루미늄 또는 알루미늄 합금으로 이루어지는 커패시터.
KR1020120107038A 2012-09-26 2012-09-26 커패시터 및 이를 제조하는 제조방법 KR101432138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120107038A KR101432138B1 (ko) 2012-09-26 2012-09-26 커패시터 및 이를 제조하는 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120107038A KR101432138B1 (ko) 2012-09-26 2012-09-26 커패시터 및 이를 제조하는 제조방법

Publications (2)

Publication Number Publication Date
KR20140040420A KR20140040420A (ko) 2014-04-03
KR101432138B1 true KR101432138B1 (ko) 2014-08-20

Family

ID=50650616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120107038A KR101432138B1 (ko) 2012-09-26 2012-09-26 커패시터 및 이를 제조하는 제조방법

Country Status (1)

Country Link
KR (1) KR101432138B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016137057A1 (ko) * 2015-02-26 2016-09-01 경북대학교 산학협력단 전해 커패시터용 알루미늄 박의 제조 방법, 고유전 상수를 갖는 알루미늄 박, 이를 포함하는 전해 커패시터 및 알루미늄 박의 제조 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176694A (ja) * 1993-12-20 1995-07-14 Nec Corp キャパシタの製造方法
JP2002260960A (ja) * 2001-03-01 2002-09-13 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
JP2003234245A (ja) * 2002-02-06 2003-08-22 Sony Corp 多層キャパシタ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176694A (ja) * 1993-12-20 1995-07-14 Nec Corp キャパシタの製造方法
JP2002260960A (ja) * 2001-03-01 2002-09-13 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
JP2003234245A (ja) * 2002-02-06 2003-08-22 Sony Corp 多層キャパシタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016137057A1 (ko) * 2015-02-26 2016-09-01 경북대학교 산학협력단 전해 커패시터용 알루미늄 박의 제조 방법, 고유전 상수를 갖는 알루미늄 박, 이를 포함하는 전해 커패시터 및 알루미늄 박의 제조 장치

Also Published As

Publication number Publication date
KR20140040420A (ko) 2014-04-03

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2017085129A (ja) 積層セラミックコンデンサ
US10679794B2 (en) Thin film capacitor and electronic apparatus
JP5605053B2 (ja) 積層セラミック電子部品の製造方法
JP2012009813A (ja) セラミック電子部品及びその製造方法
JP5434714B2 (ja) 薄膜コンデンサ及び電子回路基板
US10867752B2 (en) Capacitor and method of manufacturing the same
KR101811851B1 (ko) 3차원 커패시터
US9153380B2 (en) Shapeable short circuit resistant capacitor
JP5333674B2 (ja) 固体電解コンデンサ
US20110182003A1 (en) Electrode foil for capacitor, manufacturing method therefor, and solid electrolytic capacitor using the electrode foil
US20120050939A1 (en) Multi-layered ceramic capacitor
US8749955B2 (en) Capacitor
JP2008288295A (ja) 固体電解コンデンサ
JP5773726B2 (ja) 積層セラミックコンデンサ
CN107045913B (zh) 电子部件
KR101432138B1 (ko) 커패시터 및 이를 제조하는 제조방법
KR102004806B1 (ko) 커패시터 및 그 제조 방법
US9093223B2 (en) Multilayer ceramic capacitor and mounting board having multilayer ceramic capacitor mounted thereon
WO2012014648A1 (ja) 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
US9336944B2 (en) Multilayer ceramic electronic component and board for mounting the same
JP4973023B2 (ja) 薄膜キャパシタ及びその製造方法
JP2004088073A (ja) 固体電解コンデンサ
TW201334000A (zh) 薄膜電容器裝置
KR20220020645A (ko) 표면실장형(smd) 칩 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180813

Year of fee payment: 5