CN110021704A - 电阻式随机存取存储器件 - Google Patents

电阻式随机存取存储器件 Download PDF

Info

Publication number
CN110021704A
CN110021704A CN201811469807.4A CN201811469807A CN110021704A CN 110021704 A CN110021704 A CN 110021704A CN 201811469807 A CN201811469807 A CN 201811469807A CN 110021704 A CN110021704 A CN 110021704A
Authority
CN
China
Prior art keywords
layer
electrode contact
electrode
pseudo
rram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811469807.4A
Other languages
English (en)
Other versions
CN110021704B (zh
Inventor
莫竣杰
郭仕奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110021704A publication Critical patent/CN110021704A/zh
Application granted granted Critical
Publication of CN110021704B publication Critical patent/CN110021704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering

Abstract

本发明的实施例提供了一种存储器单元，包括：第一电极接触件，形成为沿第一方向延伸的圆柱形状；电阻材料层，包括沿第一方向延伸且围绕第一电极接触件的第一部分；以及第二电极接触件，连接至电阻材料层，其中，第二电极接触件围绕第一电极接触件和电阻材料层的第一部分。

Description

电阻式随机存取存储器件
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及电阻式随机存取存储器件。
背景技术
近年来，出现了诸如铁电式随机存取存储(FRAM)器件、相变式随机存取存储(PRAM)器件和电阻式随机存取存储(RRAM)器件等非传统非易失性存储(NVM)器件。具体地，与传统的NVM器件相比，在高电阻状态和低电阻状态之间展现切换行为的RRAM器件具有各种优势。这些优势包括例如与当前的互补金属氧化物半导体(CMOS)技术相兼容的制造步骤、低成本制造、紧凑结构、灵活的可扩展性、快速切换、高集成密度等。
由于期望包括这种RRAM器件的集成电路(IC)更强大，因此期望相应地最大化IC中的RRAM器件的数量。通常，RRAM器件包括顶部电极(例如，阳极)和底部电极(例如，阴极)以及介于二者之间的可变电阻材料层。在这种堆叠配置中形成RRAM器件可能在最大化IC中的RRAM器件的数量方面遇到限制，因为只能二维地增加该数量。换言之，在IC上的给定区域内，RRAM器件的数量大大受限。因此，现有的RRAM器件及其制造方法并不完全令人满意。
发明内容
根据本发明的一个方面，提供了一种存储器单元，包括：第一电极接触件，形成为沿第一方向延伸的圆柱形状；电阻材料层，包括沿所述第一方向延伸且围绕所述第一电极接触件的第一部分；以及第二电极接触件，其中，当自上而下观察时，所述第二电极接触件围绕所述第一电极接触件和所述电阻材料层的第一部分。
根据本发明的另一个方面，提供了一种存储器单元，包括：第一电极接触件，形成为沿第一方向延伸的圆柱形状；电阻材料层，围绕所述第一电极接触件，其中，所述电阻材料层包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分；以及第二电极接触件，围绕所述电阻材料层，其中，所述第二电极接触件连接至所述电阻材料层的第一部分和所述电阻材料层的第二部分两者。
根据本发明的又一个方面，提供了一种存储器件，包括：第一存储器单元和第二存储器单元，共享公共电极接触件，其中，所述第一存储器单元包括：所述公共电极接触件的第一部分；第一电阻材料层，包括围绕所述公共电极接触件的第一部分的第一部分；和第一电极接触件，包括围绕所述公共电极接触件的第一部分和所述第一电阻材料层的第一部分的至少部分，并且其中，所述第二存储器单元包括：所述公共电极接触件的第二部分；第二电阻材料层，包括围绕所述公共电极接触件的第二部分的第一部分；和第二电极接触件，包括围绕所述公共电极接触件的第二部分和所述第二电阻材料层的第一部分的至少部分。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A至图1C示出根据一些实施例的用于形成半导体器件的示例性方法的流程图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N和图2O示出根据一些实施例的在通过图1的方法制造的各个制造阶段期间的示例性半导体器件的截面图。
图3示出根据一些实施例的其中图2A至图2O的示例性半导体器件连接至一个或多个晶体管的实例。
图4示出根据一些实施例的图3的示例性半导体器件的相应顶视图。
图5示出根据一些实施例的图2A至图2O的示例性半导体器件的可选结构。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地做出相应的解释。
本发明提供了新型RRAM器件的各个实施例及其形成方法。在一些实施例中，所公开的RRAM器件包括三维地集成(即横向和纵向集成)的多个RRAM位单元。例如，垂直地集成多个RRAM位单元的子组，并且可以进一步横向地集成多个这种子组以形成三维集成的RRAM器件。更具体地，在一些实施例中，沿着这种集成列中的一列，形成公共电极接触件以具有圆柱形状，并且沿着该集成列集成的多个RRAM位单元中的每个均包括围绕公共电极接触件的相应部分和相应的水平电极接触件的相应可变电阻材料层。这样，可以通过公共电极接触件垂直地集成第一多个RRAM位单元，同时，可以通过水平电极接触件横向地集成第二多个RRAM位单元。
图1A、图1B和图1C示出根据本发明的一个或多个实施例的形成半导体器件的方法100的流程图。应当注意，方法100仅是实例，而不旨在限制本发明。在一些实施例中，半导体器件是RRAM器件的至少部分。如本发明所采用的，RRAM器件是指包括可变电阻材料层的任何器件。应当理解，图1A、图1B和图1C的方法100不产生完整的RRAM器件。可以使用互补金属氧化物半导体(CMOS)技术处理来制造完整的RRAM器件。因此，应该理解，在图1A、图1B和图1C的方法100之前、期间和/或之后可以提供额外的操作，因此本文中可以仅简要地描述一些其他操作。
首先参考图1A，在一些实施例中，方法100开始于操作102，其中，提供具有至少导电部件(例如，晶体管的源极、漏极和/或栅电极)的衬底。方法100继续至操作104，其中，形成第一伪圆柱体。在一些实施例中，第一伪圆柱体与导电部件对准(例如，连接至导电部件)。在一些实施例中，第一伪圆柱体沿垂直于衬底的主表面的垂直方向延伸，从而使得可以在第一伪圆柱体的侧壁和衬底的主表面的交叉处形成拐角。此外，当从顶部观察时，根据一些实施例，第一伪圆柱体具有呈例如圆形、多边形等各种形状中的一种形状的截面。
方法100继续至操作106，其中，在第一伪圆柱体和衬底上方形成第一电极层。方法100继续至操作108，其中，在第一电极层上方形成可变电阻材料层。方法100继续至操作110，其中，在可变电阻材料层上方形成第二电极层。在一些实施例中，分别在操作106、108和110形成的第一电极层、可变电阻材料层和第二电极层均大致共形且薄。这样，第一电极层、可变电阻材料层和第二电极层中的每个可以围绕第一伪圆柱体，并且更具体地，可以与前述拐角的轮廓一致，这将在下面进一步详细讨论。方法100继续至操作112，其中，图案化第一电极层、可变电阻材料层和第二电极层。这样，再次暴露衬底的主表面的部分。方法100继续至操作114，其中，在衬底上方形成隔离层。在一些实施例中，隔离层覆盖包括凹部的第二电极层的顶面，并进一步覆盖衬底的再次暴露的主表面。
然后参考图1B，方法100继续至操作116，其中，在第一隔离层上方形成介电层。在一些实施例中，可以在介电层上方形成可选的抗反射涂层(ARC)。方法100继续至操作118，其中，在介电层内形成凹进区。在一些实施例中，形成这种凹进区可以再次暴露第二电极层的包括上述凹部的顶面的部分。方法100继续至操作120，其中，在凹进区中形成第一电极接触件。在一些实施例中，通过用导电材料(例如，铜(Cu))再次填充凹进区来形成第一电极接触件。因此，第一电极接触件连接至第二电极层的凹部，并且当从顶部观察时，第一电极接触件围绕第二电极层。
根据本发明的一些实施例，从操作104至120，可以部分地形成第一RRAM电阻器。换言之，第一部分形成的RRAM电阻器包括第一电极层、第一可变电阻材料层和第二电极层，以及第一电极接触件，所有这些都在单层中形成。因此，在一些实施例中，其中形成第一部分形成的RRAM电阻器(以及后续的第一完成的RRAM电阻器)的该层在本文中称为“第一层”。
方法100继续至操作122，其中，在衬底上方形成第一层间隔离层和伪层。在一些实施例中，可以首先在第一伪圆柱体的再次暴露的顶面和第一电极接触件上方形成第一层间隔离层，并且然后在第一层间隔离层上方形成伪层。方法100继续至操作124，其中，形成第二伪圆柱体。在一些实施例中，第二伪圆柱体通过图案化伪层来形成，并且与第一伪圆柱体垂直对准。方法100继续至操作126，其中，重复操作106至124。这样，在一些实施例中，一个或多个部分形成的RRAM位单元可以形成在位于第一层之上的相应“层”中，其中，一个或多个部分形成的RRAM位单元中的每个包括由相应的第一电极层、可变电阻材料层和第二电极层以及相应的第一电极接触件围绕的相应伪圆柱体，这将在下面进一步详细讨论。
然后参考图1C，方法100继续至操作128，其中，去除第一伪圆柱体和后续形成的伪圆柱体。在一些实施例中，去除在相应层中形成的伪圆柱体，从而使得再次暴露衬底中的导电部件和跨越该层的第一电极层的相应内侧壁。方法100继续至操作130，其中，形成公共电极接触件。在一些实施例中，公共电极接触件可以用作相应的第二电极接触件，从而用于跨越该层的每个RRAM位单元。
在一些实施例中，方法100的操作可以分别与如图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N和图2O中所示的各个制造阶段处的半导体器件200的截面图相关联。在一些实施例中，半导体器件200可以是RRAM器件。RRAM器件200可以包括在微处理器、存储器单元和/或其他集成电路(IC)中。而且，为了更好地理解本发明的概念，简化图2A至图2O。例如，尽管图中示出RRAM器件200，但应当理解，其中形成有RRAM器件200的IC可包括许多其他器件，其中，其他器件包括电阻器、电容器、电感器、熔丝等，并且为了清楚说明的目的，在图2A至图2O中未示出。
对应于图1A的操作102，图2A是根据一些实施例的在各个制造阶段中的一个阶段处提供的包括具有导电部件204的衬底202的RRAM 200的截面图。尽管图2A的所示实施例中的RRAM器件200仅包括一个导电部件204，但应当理解，图2A的所述实施例和下面的图仅用于说明的目的。因此，RRAM器件200可以包括任何期望数量的导电部件，同时保持在本发明的范围内。
在一些实施例中，衬底202包括例如硅的半导体材料衬底。可选地，衬底202可以包括诸如，例如锗的其他元素半导体材料。衬底202还可以包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。衬底202可以包括诸如硅锗、碳化硅锗、磷砷化镓和磷化铟镓的合金半导体。在一个实施例中，衬底202包括外延层。例如，衬底可以具有位于块状半导体上方的外延层。此外，衬底202可以包括绝缘体上半导体(SOI)结构。例如，衬底可包括通过诸如注氧隔离(SIMOX)的工艺或其他合适的技术(诸如，晶圆接合和研磨)形成的埋氧(BOX)层。
在衬底202包括半导体材料的上述实施例中，导电部件204可以是晶体管的源极、漏极或栅电极。可选地，导电部件204可以是设置在源极、漏极或栅电极上的硅化物部件。可以通过自对准硅化(通常称为“硅化”)技术形成硅化物部件。
在一些其他实施例中，衬底202是形成在各个器件部件(例如，晶体管的源极、漏极或栅电极)上方的介电材料衬底。这种介电材料衬底202可以包括氧化硅、低介电常数(低k)材料、其他合适的介电材料或它们的组合中的至少一种。低k材料可以包括氟化硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、碳掺杂的氧化硅(SiOxCy)、Black(加利福尼亚圣克拉拉的应用材料公司)、干凝胶、气凝胶、无定形氟化碳、聚对二甲苯、BCB(双苯并环丁烯)、(密歇根州米兰的陶氏化学公司)、聚酰亚胺和/或其他未来开发的低k介电材料。
在衬底202包括介电材料的这种实施例中，导电部件204可以是形成在衬底202内的水平或垂直的导电结构。通常，衬底202可以称为“初始金属化层”或“初始层”。例如，导电部件204可以是互连结构(即，水平导电结构)、或通孔结构(即，垂直导电结构)。因此，导电部件204可以电连接至晶体管的器件部件(例如，晶体管的源极、漏极或栅极部件)，晶体管的器件部件设置在提供有衬底202的层下面。在一些实施例中，导电部件204可以由金属材料(例如，铜(Cu)、铝(Al)、钨(W)等)形成。
对应于图1A的操作104，图2B是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第一伪圆柱体206的RRAM器件200的截面图。如图所示，第一伪圆柱体206突出超过衬底202的主表面203并且沿垂直于衬底202的主表面203的垂直方向延伸。因此，在一些实施例中，可以在第一伪圆柱体206的侧壁206S与衬底202的主表面203的交叉处形成拐角207。此外，在一些实施例中，第一伪圆柱体206与导电部件204横向对准，从而使得第一伪圆柱体206的至少部分形成为直接接触导电部件204。
在一些实施例中，第一伪圆柱体206可包括呈例如圆形、多边形等各种形状中的任何形状的截面。换言之，当从顶部观察时，第一伪圆柱体206呈现出上述形状中的一种。因此，在一些实施例中，围绕第一伪圆柱体206的拐角207可以与第一伪圆柱体206的形状一致，这将在下面进一步详细讨论。在一些实施例中，第一伪圆柱体206可具有约0.01至约0.5的纵横比(宽度/高度)。在第一伪圆柱体206具有圆形截面的实例中，第一伪圆柱体206可具有约10nm至约70nm的直径和约200nm的高度。
在一些实施例中，第一伪圆柱体206可以由氧化物材料(例如，氧化硅)形成。在一些实施例中，通过实施以下工艺中的至少一些来形成第一伪圆柱体206：使用化学汽相沉积(CVD)、高密度等离子体(HDP)CVD、物理汽相沉积(PVD)、旋涂和/或其他合适的技术将氧化物材料沉积在衬底202和导电部件204上方；以及实施一个或多个图案化工艺(例如，光刻工艺、干/湿蚀刻工艺、清洁工艺、软/硬烘焙工艺等)以形成第一伪圆柱体206。
对应于图1A的操作106，图2C是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第一电极层208的RRAM器件200的截面图。如图所示，形成第一电极层208以覆盖衬底202的主表面203和第一伪圆柱体206。在一些实施例中，第一电极层208是大致共形且薄的(例如，厚度约为20至50nm)，从而使得第一电极层208可以符合拐角207的轮廓，(即，沿着第一伪圆柱206的侧壁206S的垂直延伸并且沿着衬底202的主表面203水平地延伸)。这样，第一电极层208包括至少水平部分208-1(沿着主表面203)和垂直部分208-2(沿着侧壁206S)，从而使得第一电极层208的顶面208T在拐角207周围呈现凹部208TC。此外，尽管在图2C的所示实施例中示出第一电极层208连接至导电部件204的部分，但应当注意，第一电极层208可不连接至导电部件204。
在一些实施例中，第一电极层208可以由以下材料形成：诸如例如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、铟锡氧化物(ITO)；或它们的任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物，诸如TaN、TiN、TiAlN、TiW；或它们的组合。尽管第一电极层208在图2C的说明性实施例(和以下图)中示出为单层，但应当注意，第一电极层208可包括形成为堆叠件的多个层，其中，多个层中的每个由例如TaN、TiN等上述材料中的一种形成。在一些实施例中，通过使用化学汽相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD、物理汽相沉积(PVD)、旋涂和/或其他合适的技术以将上述材料中的至少一种沉积在衬底202和导电部件204上方来形成第一电极层208。
对应于图1A的操作108，图2D是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括可变电阻材料层210的RRAM器件200的截面图。如图所示，形成可变电阻材料210以覆盖第一电极层208。在一些实施例中，可变电阻材料层210是大致共形且薄的(例如，厚度约为2～10nm)，从而使得第一可变电阻材料层208可以符合拐角207的轮廓(即，沿着第一伪圆柱体206的侧壁206S垂直地延伸并且沿着衬底202的主表面203水平地延伸)。这样，可变电阻材料层210至少包括水平部分210-1(沿着主表面203)和垂直部分210-2(沿着侧壁206S)，从而使得可变电阻材料层210的顶面210T在拐角207周围呈现凹部210TC。
在一些实施例中，可变电阻材料210是具有电阻转换特性(例如，可变电阻)的层。换言之，可变电阻材料层210包括根据所施加的电脉冲的极性和/或幅度而表征为可逆电阻变化的材料。可变电阻材料层210包括介电层。基于电信号的极性和/或幅度，可变电阻材料层210可以变成导体或绝缘体。
在一个实施例中，可变电阻(材料)层210可以包括过渡金属氧化物。过渡金属氧化物可以表示为MxOy，其中，M是过渡金属，O是氧，x是过渡金属组份，并且y是氧组份。在实施例中，可变电阻材料层210包括ZrO2。适用于可变电阻材料层210的其他材料的实例包括：NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO、Nb2O5、Fe2O3、CuO、CrO2、SrZrO3(Nb-掺杂的)和/或本领域已知的其他材料。在另一实施例中，可变电阻(材料)层210可以包括诸如例如Pr0.7Ca0.3、MnO3等的基于巨磁阻(CMR)的材料。
在又一实施例中，可变电阻(材料)层210可以包括诸如，例如聚偏二氟乙烯和聚[(偏二氟乙烯-三氟乙烯)(P(VDF/TrFE))的聚合物材料。在又一实施例中，可变电阻(材料)层210可以包括诸如，例如GeSe中的Ag(Ag in GeSe)的导电桥接的随机存取存储器(CBRAM)材料。根据一些实施例，可变电阻材料层210可以包括具有电阻转换材料特性的多个层。可以通过可变电阻材料层210的组份(包括“x”和“y”的值)、厚度和/或本领域已知的其他因素来确定可变电阻材料层210的置位电压和/或复位电压。
在一些实施例中，可以通过利用包括金属和氧的前体的原子层沉积(ALD)技术形成可变电阻材料层210。在一些实施例中，可以使用其他化学汽相沉积(CVD)技术。在一些实施例中，可以通过诸如具有金属靶以及具有供应到PVD室的氧气和可选氮气的溅射工艺的物理汽相沉积(PVD)技术形成可变电阻材料层210。在一些实施例中，可以通过电子束沉积技术形成可变电阻材料层210。
对应于图1A的操作110，图2E是根据一些实施例的在各个制造阶段中的一个阶段处提供的包括第二电极层212的RRAM器件200的截面图。如图所示，形成第二电极层212以覆盖可变电阻材料层210。在一些实施例中，第二电极层212是大致共形且薄的(例如，厚度约为20至50nm)，从而使得第二电极层212可以符合拐角207的轮廓(即，沿着第一伪圆柱体206的侧壁206S垂直地延伸并且沿着衬底202的主表面203水平地延伸)。这样，第二电极层212包括至少水平部分212-1(沿着主表面203)和垂直部分212-2(沿着侧壁206S)，从而使得第二电极层212的顶面212T在拐角207周围呈现凹部212TC。
在一些实施例中，第二电极层可以由与第一电极层208大致类似的材料形成。因此，第二电极层212可以由以下材料形成：诸如，例如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、铟锡氧化物(ITO)；或它们的任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物，诸如TaN、TiN、TiAlN、TiW；或它们组合。尽管第二电极层212在图2E的说明性实施例(和以下图)中示出为单层，但应当注意，第一电极层208可包括形成为堆叠件的多个层，其中，多个层中的每个由例如TaN、TiN等的上述材料中的一种形成。在一些实施例中，通过使用化学汽相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD、物理汽相沉积(PVD)、旋涂和/或其他合适的技术以将上述材料中的至少一种沉积在可变电阻材料层210上方来形成第二电极层212。
对应于图1A的操作112，图2F是根据一些实施例的在各个制造阶段中的一个阶段处的RRAM器件200的截面图，其中，图案化第一电极层208、可变电阻材料层210和第二电极层212。根据一些实施例，图案化第一电极层208、可变电阻材料层210和第二电极层212以使相应的垂直部分和相应的水平部分的一部分保持完整。
更具体地，在一些实施例中，第一电极层208的垂直部分208-2、可变电阻材料层210的垂直部分210-2和第二电极层212的垂直部分212-2分别保持完整。并且第一电极层208的水平部分208-1的一部分(例如，连接至垂直部分208-2并且相对靠近垂直部分208-2的水平部分)保持完整(下文中称为“剩余水平部分208-1”)；可变电阻材料层210的水平部分210-1的一部分(例如，连接至垂直部分210-2并且相对靠近垂直部分210-2的水平部分)保持完整(下文称为“剩余水平部分210-1”)；以及第二电极层212的水平部分212-1的一部分(例如，连接至垂直部分212-2并且相对靠近垂直部分212-2的水平部分)保持完整(下文称为“剩余水平部分212-1”)。这样，第二电极层212的凹部212TC可以保持完整，并且再次暴露主表面203。
在一些实施例中，第一电极层208、可变电阻材料层210和第二电极层212的图案化工艺可以包括：沉积工艺以在衬底202上方形成可图案化层(例如，光刻胶层)；光刻工艺以限定可图案化层的轮廓；干/湿蚀刻工艺以蚀刻第一电极层208、可变电阻材料层210和第二电极层212的未被可图案化层的限定轮廓所覆盖的相应部分；清洁工艺和软/硬烘工艺。
对应于图1A的操作114，图2G是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括隔离层214的RRAM器件200的截面图。如图所示，形成隔离层214以覆盖第一电极层208、可变电阻材料层210、第二电极层212和衬底202。
在一些实施例中，隔离层214可以是碳化硅、氮氧化硅、氮化硅、碳掺杂的氮化硅或碳掺杂的氧化硅。选择隔离层214以具有与介电层216不同的蚀刻选择性，这将在下面讨论。使用诸如等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD或热CVD技术的化学汽相沉积(CVD)技术以在第一电极层208、可变电阻材料层210和第二电极层212和衬底202上方沉积隔离层214。
对应于图1B的操作116，图2H是根据一些实施例的在各个制造阶段中的一个阶段形成的包括介电层216的RRAM器件200的截面图。如图所示，形成介电层216以覆盖隔离层214。在一些实施例中，介电层216的厚度(例如，约300至400nm)大大高于第一电极层208、可变电阻层210、第二电极层212和隔离层214的高度。在一些实施例中，可以在介电层216上方可选地形成抗反射涂层(ARC)层217。
在一些实施例中，介电层216可以包括氧化硅、低介电常数(低k)材料、其他合适的介电材料或它们的组合中的至少一种。低k材料可以包括氟化硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、碳掺杂的氧化硅(SiOxCy)、Black(加利福尼亚圣克拉拉的应用材料公司)、干凝胶、气凝胶、无定形氟化碳、聚对二甲苯、BCB(双苯并环丁烯)、(密歇根州米兰的陶氏化学公司)、聚酰亚胺和/或其他未来开发的低k介电材料。在一些实施例中，使用化学汽相沉积(CVD)技术(诸如等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD或热CVD技术)在隔离层214上方沉积介电层216。
对应于图1B的操作118，图2I是根据一些实施例的在各个制造阶段中的一个阶段形成的包括凹进区218的RRAM器件200的截面图。如图所示，形成凹进区218以再次暴露第二电极层212的顶面的凹部212TC(即，再次暴露剩余水平部分212-1的相应顶面和垂直部分212-2)，并暴露介电层216的凹进的顶面216R。当从顶部观察时，在一些实施例中，凹进区218可以围绕第一伪圆柱体206、第一电极层208的垂直部分208-2、可变电阻材料层210的垂直部分210-2以及第二电极层212的垂直部分212-2。
在一些实施例中，通过实施以下工艺中的至少一些来形成凹进区218：对介电层216、隔离层214、第二电极层212、可变电阻材料层210和第一电极层208的相应部分实施抛光工艺(例如，化学机械抛光(CMP)工艺)直到再次暴露第一伪圆柱体206的顶面206T；形成具有多个开口221的可图案化层220(例如，光刻胶层)，如图2I所示；在使用可图案化层220作为掩模的同时，实施一个或多个干蚀刻工艺以去除隔离层214的覆盖凹部212TC的部分和介电层216的未被可图案化层220覆盖的部分；以及去除可图案化层220。
对应于图1B的操作120，图2J是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第一电极接触件222的RRAM器件200的截面图。在一些实施例中，可以通过用金属材料(例如，铜(Cu))再次填充凹进区218(图2I)来形成第一电极接触件222。这样，根据一些实施例，当从顶部观察时，第一电极接触件222可以围绕第一伪圆柱体206、第一电极层208的垂直部分208-2、可变电阻材料层210的垂直部分210-2以及第二电极层212的垂直部分212-2。此外，第一电极接触件222经由凹部212TC直接接触第二电极层212(即，直接接触第二电极层212的剩余水平部分212-1和垂直部分212-2)。
在一些实施例中，在形成第一电极接触件222之后，可以相应地形成第一层。这种第一层包括第一部分形成的RRAM电阻器，RRAM电阻器由第一电极层208、可变电阻材料层210和第二电极层212以及第一电极接触件222形成。在导电部件204形成在介电材料衬底202中的实施例中，在上述初始层之上设置第一层。如下面将进一步详细讨论的，第一电极接触件222可以用作第一部分形成的RRAM电阻器的两个电极接触件中的一个，并且用金属材料代替第一伪圆柱体206，以用作两个电极接触件中的另一个，从而形成完整的第一RRAM电阻器。
对应于图1B的操作122，图2K是根据一些实施例的在各个制造阶段中的一个阶段处形成的RRAM器件200的截面图，其中，该RRAM器件200包括第一层间隔离层224和伪层226。如图所示，形成第一层间隔离层224以覆盖第一伪圆柱体206、第一电极层208、可变电阻材料层210、第二电极层212、第一电极接触件222和介电层216(即覆盖整个第一层)；并且然后形成伪层226以覆盖第一层间隔离层224。
在一些实施例中，第一层间隔离层224由与隔离层214的材料大致类似的材料形成；以及伪层226由与第一伪圆柱体206的材料大致类似的材料形成。因此，这里不再重复讨论第一层间隔离层224和伪层226的材料。在一些实施例中，使用化学汽相沉积(CVD)技术(诸如等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD或热CVD技术)分别形成第一层间隔离层224和伪层226。
对应于图1B的操作124，图2L是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第二伪圆柱体228的RRAM器件200的截面图。如图所示，第二伪圆柱体228突出超过第一层间隔离层224的主表面225并且沿垂直于第一层间隔离层224的主表面225的垂直方向延伸。类似地，在一些实施例中，可以在第二伪圆柱体228的侧壁228S与第一层间隔离层224的主表面225的交叉处形成拐角229。此外，在一些实施例中，第二伪圆柱体228与第一伪圆柱体206横向对准。
在一些实施例中，类似于第一伪圆柱体206，第二伪圆柱体228可包括呈例如圆形、多边形等各种形状中的任何形状的截面。换言之，当从顶部观察时，第二伪圆柱体228呈现出上述形状中的一种。因此，在一些实施例中，围绕第二伪圆柱体228的拐角229可以符合第二伪圆柱体228的形状。在一些实施例中，第二伪圆柱体228可具有约0.01至约0.5的纵横比(宽度/高度)。在第二伪圆柱体228具有圆形截面的实例中，第二伪圆柱体228可具有约10nm至约70nm的直径和约200nm的高度。
对应于图1B的操作126，其中，重复上述操作106至124，图2M是根据一些实施例的在各个制造阶段中的一个阶段的RRAM器件200的截面图，其中，RRAM器件200包括位于第一层上方的第二层和位于第二层上方的第三层。在一些实施例中，当在形成相应的伪圆柱体(例如，206、228等)之后实施操作106至124的一次迭代时，形成额外的层。由于第一层之上的每个额外的层(例如，第二层、第三层等)大致类似于第一层，因此下面简要讨论第二层和第三层的讨论。
在图2M的所示实施例中，第二层包括由相应的第一电极层230、可变电阻材料层232和第二电极层234围绕的第二伪圆柱体228。第二层还包括相应的隔离层236、介电层238和第一电极接触件240。这样，可以在第二层处设置第二部分形成的RRAM电阻器，其中，第二部分形成的RRAM电阻器由第二层处的第一电极层230、可变电阻材料层232、第二电极层234和第一电极接触件240形成。在第二层之上，形成第二层间隔离层244，并且在第二层间隔离层244之上，形成第三层。第三层包括由相应的第一电极层248、可变电阻材料层250和第二电极层252围绕的第三伪圆柱体246。第三层还包括相应的隔离层254、介电层256和第一电极接触件258。这样，可以在第三层处设置第三部分形成的RRAM电阻器，其中，RRAM电阻器由第三层处的第一电极层248、可变电阻材料层250、第二电极层252和第一电极接触件258形成。
对应于图1C的操作128，图2N是根据一些实施例的在各个制造阶段中的一个阶段的RRAM器件200的截面图，其中，去除第一伪圆柱体206、第二伪圆柱体228和第三伪圆柱体246。如图所示，在去除第一伪圆柱体206、第二伪圆柱体228和第三伪圆柱体246以及层间隔离层224和244的相应部分(以虚线示出)之后形成垂直沟槽260。
在一些实施例中，使用第一湿蚀刻工艺去除第三伪圆柱体246，使用第一干蚀刻工艺去除层间隔离层244的设置在第三伪圆柱体246下方的部分，使用第二湿蚀刻工艺去除第二伪圆柱体228，使用第二干蚀刻工艺去除层间隔离层224的设置在第二伪圆柱体228下方的部分，并且使用第三湿蚀刻工艺去除第一伪圆柱体206。这样，再次暴露导电部件204的顶面。
对应于图1C的操作130，图2O是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括公共电极接触件262的RRAM器件200的截面图。如图所示，通过用金属材料(例如，铜(Cu))再次填充垂直沟槽260(图2N)来形成公共电极接触件262，从而使得公共电极接触262电连接至导电部件204。
当从顶部观察时，根据一些实施例，可以通过每层处的相应的第一电极层/可变电阻材料层/第二电极层/第一电极接触件围绕公共电极接触件262。例如，在第一层处，通过第一电极层208、可变电阻材料层210、第二电极层212和第一电极接触件222围绕公共电极接触件262；在第二层处，通过第一电极层230、可变电阻材料层232、第二电极层234和第一电极接触件240围绕公共电极接触件262；以及在第三层处，通过第一电极层248、可变电阻材料层250、第二电极层252和第一电极接触件258围绕公共电极接触件262。
此外，根据一些实施例，公共电极接触件262在每层处直接接触第一电极层的相应内侧壁，或更具体地，第一电极层的相应垂直部分的内侧壁。例如，在第一层处，公共电极接触件262直接接触第二电极层208的垂直部分208-2的内侧壁208-2S；在第二层处，公共电极接触件262直接接触第二电极层230的垂直部分230-2的内侧壁230-2S；以及在第三层处，公共电极接触件262直接接触第二电极层248的垂直部分248-2的内侧壁248-2S。
这样，在第一层处设置第一完成的RRAM电阻器，其中，第一完成的RRAM电阻器由公共电极接触件262、第一电极层208、可变电阻材料层210、第二电极层212和第一电极接触件222的相应部分形成；在第二层处设置第二完成的RRAM电阻器，其中，第二完成的RRAM电阻器由公共电极接触件262、第一电极层230、可变电阻材料层232、第二电极层234和第一电极接触件240的相应部分形成；以及在第三层处设置第三完成的RRAM电阻器，其中，第三完成的RRAM电阻器由公共电极接触件262、第一电极层248、可变电阻材料层250、第二电极层252和第一电极接触258的相应部分形成。
在一些实施例中，在电路设计层级处，公共电极接触件262可以连接至位线(BL)，并且在相应层处属于相应的不同RRAM电阻器的第一电极接触件222/240/258均连接至相应的晶体管，这也称为选择晶体管。这样，如图3所示，可以形成多个1晶体管1电阻器(1T1R)RRAM位单元。
具体地，图3再现图2O的RRAM器件200，不同之处在于第一层处的第一电极接触件222进一步垂直地延伸通过第二层和第三层以连接相应的选择晶体管302；第二层处的第一电极接触件240进一步垂直延伸通过第三层以连接相应的选择晶体管304；以及第三层处的第一电极接触件258进一步延伸以连接相应的选择晶体管306。在一些实施例中，第一RRAM电阻器通过公共电极接触件262连接至BL 308，并且通过第一电极接触件222连接至选择晶体管302的漏极或源极部件，从而形成第一1T1R RRAM位单元。类似地，第二RRAM电阻器通过公共电极接触件262连接至BL 308，并且通过第一电极接触件240连接至选择晶体管304的漏极或源极部件，从而形成第二1T1R RRAM位单元；第三RRAM电阻器通过公共电极接触件262连接至BL 308，并通过第一电极接触件258连接至选择晶体管306的漏极或源极部件，从而形成第三1T1R RRAM位单元。
尽管在图3中，选择晶体管302、304和306示出为设置在这三层之上，但它仅用于说明目的。在一些实施例中，可以在形成第一、第二和第三RRAM电阻器的层下面形成这种选择晶体管302、304和306。因此，相应的第一电极接触件222/240/258可以形成为进一步向下延伸。
如上所述，在现有的RRAM器件和形成该器件的方法中，可以在给定区域内集成的RRAM位单元的最大数量是有限的，因为只能二维地集成RRAM位单元。形成鲜明对比的是，多个RRAM位单元可以通过公共电极接触件(例如，262)沿着额外的(例如，垂直)方向集成到所公开的RRAM器件(例如，200)中，从而使得可以大大增加集成到给定区域内的RRAM位单元的最大数量。此外，多个这种垂直集成的RRAM位单元可以通过相应的第一电极接触件(例如，222、240、258等)进一步横向集成。这样，可以进一步增加可以集成到所公开的RRAM器件中的RRAM位单元的总数。
图4示出根据一些实施例的图3中示出的RRAM器件200的相应顶视图。注意，为了说明的目的，已经简化了图4的顶视图，从而使得仅示出第三层处的RRAM位单元的RRAM电阻器的顶视图和位于较低各层处的RRAM位单元的RRAM电阻器的相应的第一电极接触件。在图4所示的实施例中，沿第一行布置第三RRAM电阻器(公共电极接触件262、第一电极层248、可变电阻材料层250、第二电极层252和第一电极接触件258)，第二RRAM电阻器的第一电极接触件240以及第一RRAM电阻器的第一电极接触件222。应当理解，可以遍布RRAM器件200重复形成这样的行，以便形成RRAM阵列。例如可以如图4所示形成第二行，其中，第二行包括公共电极接触件462、第一电极层448、可变电阻材料层450、第二电极层452和第一电极接触件458以及第一电极接触件440和第一电极接触件422。
图5示出如图2O所示的RRAM器件200的可选结构。为了简明，RRAM器件200的可选结构在本文中称为“RRAM器件500”。如图所示，RRAM器件500大致类似于RRAM器件200，除了每层处的第二电极层212/234/252仅具有相应的垂直部分212-2/234-2/252-2。
在实施例中，存储器单元包括：第一电极接触件，形成为沿第一方向延伸的圆柱形状；电阻材料层，包括沿第一方向延伸并围绕第一电极接触件的第一部分；以及第二电极接触件，连接至电阻材料层，其中，第二电极接触件围绕第一电极接触件和电阻材料层的第一部分。
在一些实施例中，所述电阻材料层呈现可变电阻值。
在一些实施例中，所述电阻材料层还包括沿垂直于所述第一方向的第二方向延伸的第二部分。
在一些实施例中，所述电阻材料层的第二部分围绕所述第一电极接触件。
在一些实施例中，所述第二电极接触件沿着所述第二方向延伸并且连接至所述电阻材料层的第一部分和所述电阻材料层的第二部分两者。
在一些实施例中，该存储器单元还包括：第一电极层，包括连接在所述第一电极接触件和所述电阻材料层的第一部分之间的至少部分；以及第二电极层，包括连接在所述电阻材料层的第一部分和所述第二电极接触件之间的至少部分。
在一些实施例中，所述第一电极层的所述至少部分和所述第二电极层的所述至少部分均沿所述第一方向延伸。
在一些实施例中，该存储器单元还包括：晶体管，其中，所述第二电极接触件连接至所述晶体管的漏极部件或源极部件。在另一实施例中，存储器单元包括：第一电极接触件，形成为沿第一方向延伸的圆柱形状；电阻材料层，围绕第一电极接触件，其中，电阻材料层包括沿第一方向延伸的第一部分和沿第二方向延伸的第二部分；以及第二电极接触件，围绕电阻材料层，其中，第二电极接触件连接至电阻材料层的第一部分和第二部分。
在一些实施例中，所述第二方向垂直于所述第一方向。
在一些实施例中，所述电阻材料层呈现可变电阻值。
在一些实施例中，所述第二电极接触件沿所述第二方向延伸。
在一些实施例中，该存储器单元还包括：晶体管，其中，所述第二电极接触件连接至所述晶体管的漏极部件或源极部件。
在一些实施例中，该存储器单元还包括：第一电极层，包括连接在所述第一电极接触件和所述电阻材料层的第一部分之间的垂直部分，以及连接在所述电阻材料层的第二部分和衬底之间的第二部分；以及第二电极层，包括连接在所述电阻材料层的第一部分和所述第二电极接触件之间的垂直部分，以及连接在所述电阻材料层的第二部分和所述第二电极接触件之间的水平部分。
在又一实施例中，一种存储器件包括：第一存储器单元和第二存储器单元共享公共电极接触件，其中，第一存储器单元包括：公共电极接触件的第一部分；第一电阻材料层，包括围绕公共电极接触件的第一部分的第一部分；以及第一电极接触件，包括围绕公共电极接触件的第一部分和第一电阻材料层的第一部分的至少部分，并且其中，第二存储器单元包括：公共电极接触件的第二部分；第二电阻材料层，包括围绕公共电极接触件的第二部分的第一部分；以及第二电极接触件，包括围绕公共电极接触件的第二部分和第二电阻材料层的第一部分的至少部分。
在一些实施例中，在第一层处设置所述第一存储器单元，并且在位于所述第一层之上的第二层处设置所述第二存储器单元。
在一些实施例中，该存储器件还包括：隔离层，设置在所述第一层和所述第二层之间。
在一些实施例中，所述第一电阻材料层和所述第二电阻材料层均呈现可变电阻值。
在一些实施例中，所述公共电极接触件以及所述第一电阻材料层和所述第二电阻材料层的相应的第一部分均沿着第一方向延伸。
在一些实施例中，所述第一电阻材料层和所述第二电阻材料层均包括沿着基本垂直于所述第一方向的第二方向延伸的第二部分。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种存储器单元，包括：
第一电极接触件，形成为沿第一方向延伸的圆柱形状；
电阻材料层，包括沿所述第一方向延伸且围绕所述第一电极接触件的第一部分；以及
第二电极接触件，其中，当自上而下观察时，所述第二电极接触件围绕所述第一电极接触件和所述电阻材料层的第一部分。
2.根据权利要求1所述的存储器单元，其中，所述电阻材料层呈现可变电阻值。
3.根据权利要求1所述的存储器单元，其中，所述电阻材料层还包括沿垂直于所述第一方向的第二方向延伸的第二部分。
4.根据权利要求3所述的存储器单元，其中，所述电阻材料层的第二部分围绕所述第一电极接触件。
5.一种存储器单元，包括：
第一电极接触件，形成为沿第一方向延伸的圆柱形状；
电阻材料层，围绕所述第一电极接触件，其中，所述电阻材料层包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分；以及
第二电极接触件，围绕所述电阻材料层，其中，所述第二电极接触件连接至所述电阻材料层的第一部分和所述电阻材料层的第二部分两者。
6.根据权利要求5所述的存储器单元，其中，所述第二方向垂直于所述第一方向。
7.根据权利要求5所述的存储器单元，其中，所述电阻材料层呈现可变电阻值。
8.一种存储器件，包括：
第一存储器单元和第二存储器单元，共享公共电极接触件，
其中，所述第一存储器单元包括：
所述公共电极接触件的第一部分；
第一电阻材料层，包括围绕所述公共电极接触件的第一部分的第一部分；和
第一电极接触件，包括围绕所述公共电极接触件的第一部分和所述第一电阻材料层的第一部分的至少部分，
并且其中，所述第二存储器单元包括：
所述公共电极接触件的第二部分；
第二电阻材料层，包括围绕所述公共电极接触件的第二部分的第一部分；和
第二电极接触件，包括围绕所述公共电极接触件的第二部分和所述第二电阻材料层的第一部分的至少部分。
9.根据权利要求8所述的存储器件，其中，在第一层处设置所述第一存储器单元，并且在位于所述第一层之上的第二层处设置所述第二存储器单元。
10.根据权利要求9所述的存储器件，还包括：
隔离层，设置在所述第一层和所述第二层之间。
CN201811469807.4A 2017-11-29 2018-11-28 电阻式随机存取存储器件 Active CN110021704B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592318P 2017-11-29 2017-11-29
US62/592,318 2017-11-29
US16/123,519 2018-09-06
US16/123,519 US10686129B2 (en) 2017-11-29 2018-09-06 Resistive random access memory device

Publications (2)

Publication Number Publication Date
CN110021704A true CN110021704A (zh) 2019-07-16
CN110021704B CN110021704B (zh) 2022-10-28

Family

ID=66442380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811469807.4A Active CN110021704B (zh) 2017-11-29 2018-11-28 电阻式随机存取存储器件

Country Status (5)

Country Link
US (2) US10686129B2 (zh)
KR (1) KR102206938B1 (zh)
CN (1) CN110021704B (zh)
DE (1) DE102018124810B4 (zh)
TW (1) TWI745628B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640863A (zh) * 2020-05-19 2020-09-08 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088203B2 (en) 2019-07-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D RRAM cell structure for reducing forming and set voltages
US11121315B2 (en) * 2020-01-03 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure improving reliability of top electrode contact for resistance switching RAM having cells of varying height

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103696A (ja) * 2002-09-06 2004-04-02 Hitachi Ltd 半導体装置
CN103022037A (zh) * 2011-09-26 2013-04-03 瑞萨电子株式会社 半导体存储器件及其制造方法、半导体器件
US20150021675A1 (en) * 2013-07-16 2015-01-22 Imec Three-dimensional magnetic memory element
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
KR20170085411A (ko) * 2016-01-14 2017-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스
CN107230742A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 Mram器件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990143B1 (ko) * 2008-07-03 2010-10-29 주식회사 하이닉스반도체 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
US9276041B2 (en) * 2012-03-19 2016-03-01 Globalfoundries Singapore Pte Ltd Three dimensional RRAM device, and methods of making same
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9305974B1 (en) * 2015-04-16 2016-04-05 Stmicroelectronics, Inc. High density resistive random access memory (RRAM)
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103696A (ja) * 2002-09-06 2004-04-02 Hitachi Ltd 半導体装置
CN103022037A (zh) * 2011-09-26 2013-04-03 瑞萨电子株式会社 半导体存储器件及其制造方法、半导体器件
US20150021675A1 (en) * 2013-07-16 2015-01-22 Imec Three-dimensional magnetic memory element
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
KR20170085411A (ko) * 2016-01-14 2017-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스
CN107230742A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 Mram器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640863A (zh) * 2020-05-19 2020-09-08 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
CN111640863B (zh) * 2020-05-19 2023-12-19 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Also Published As

Publication number Publication date
US10686129B2 (en) 2020-06-16
US20200313086A1 (en) 2020-10-01
DE102018124810B4 (de) 2023-12-28
KR102206938B1 (ko) 2021-01-26
DE102018124810A1 (de) 2019-05-29
KR20190063398A (ko) 2019-06-07
US20190165267A1 (en) 2019-05-30
CN110021704B (zh) 2022-10-28
TWI745628B (zh) 2021-11-11
TW201926751A (zh) 2019-07-01
US11158790B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
KR102158807B1 (ko) 신규한 저항성 랜덤 액세스 메모리 디바이스
US20220344585A1 (en) Novel resistive random access memory device
US11611039B2 (en) Resistive random access memory device
TWI654608B (zh) 記憶元與記憶元的製造方法
US11158790B2 (en) Resistive random access memory device
TWI730475B (zh) 積體電路裝置及形成積體電路裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant