DE102018124810A1 - Resistive Direktzugriffsspeichervorrichtung - Google Patents

Resistive Direktzugriffsspeichervorrichtung Download PDF

Info

Publication number
DE102018124810A1
DE102018124810A1 DE102018124810.5A DE102018124810A DE102018124810A1 DE 102018124810 A1 DE102018124810 A1 DE 102018124810A1 DE 102018124810 A DE102018124810 A DE 102018124810A DE 102018124810 A1 DE102018124810 A1 DE 102018124810A1
Authority
DE
Germany
Prior art keywords
electrode contact
material layer
layer
memory cell
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018124810.5A
Other languages
English (en)
Other versions
DE102018124810B4 (de
Inventor
Chun-Chieh Mo
Shih-Chi Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018124810A1 publication Critical patent/DE102018124810A1/de
Application granted granted Critical
Publication of DE102018124810B4 publication Critical patent/DE102018124810B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Speicherzelle enthält: einen ersten Elektrodenkontakt, der als eine Zylinderform gebildet ist, die sich entlang einer ersten Richtung erstreckt; eine Widerstandsmateriallage, die einen ersten Abschnitt, der sich entlang der ersten Richtung erstreckt und den ersten Elektrodenkontakt umgibt, umfasst; und einen zweiten Elektrodenkontakt, der mit der Widerstandsmateriallage verbunden ist, wobei der zweite Elektrodenkontakt den ersten Elektrodenkontakt und den ersten Abschnitt der Widerstandsmateriallage umgibt.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht Priorität vor der provisorischen U.S.-Patentanmeldung 62/592,318 , eingereicht am 29. November 2017, die vollständig hierin durch Verweis eingeschlossen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • In den letzten Jahren sind unkonventionelle nichtflüchtige Speicher- (NVM) Vorrichtungen, wie etwa ferroelektrische Direktzugriffsspeicher- (FRAM) Vorrichtungen, Phasenwechsel-Direktzugriffsspeicher- (PRAM) Vorrichtungen und resistive Direktzugriffsspeicher- (RRAM) Vorrichtungen aufgetreten. Insbesondere haben RRAM-Vorrichtungen, die ein Schaltverhalten zwischen einem Hochwiderstandszustand und einem Niederwiderstandszustand aufweisen, verschiedene Vorteile über konventionelle NVM-Vorrichtungen. Solche Vorteile umfassen beispielsweise Herstellungsschritte, die mit aktuellen Komplementärmetalloxid-Halbleiter- (CMOS) Technologien, Niederkostenherstellung, einer kompakten Struktur, flexibler Skalierbarkeit, schneller Umschaltung, hoher Integrationsdichte usw. kompatibel sind.
  • Da integrierte Schaltkreise (IC), einschließlich solcher RRAM-Vorrichtungen, leitungsstärker werden sollen, wird gewünscht, die Anzahl der RRAM-Vorrichtungen in dem IC entsprechend zu maximieren. Allgemein enthält eine RRAM-Vorrichtung eine obere Elektrode (z. B. eine Anode) und eine untere Elektrode (z. B. eine Kathode) mit einer variablen Widerstandsmateriallage, die dazwischen eingesetzt ist. Die Bildung der RRAM-Vorrichtung in einer solchen Stapelkonfiguration kann eine Grenze bezüglich der Maximierung einer Anzahl der RRAM-Vorrichtungen in dem IC erreichen, da die Anzahl nur zweidimensional erhöht werden kann. Anders ausgedrückt: in einem gegebenen Bereich des IC kann die Anzahl der RRAM-Vorrichtungen wesentlich eingeschränkt sein. So sind bestehende RRAM-Vorrichtungen und Verfahren zur Herstellung dieser nicht ganz zufriedenstellend.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass verschiedene Elemente nicht notwendigerweise maßstabsgetreu gezeichnet sind. Die Abmessungen und Geometrieb der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • 1A - 1C illustrieren ein Ablaufdiagramm eines beispielhaften Beispielverfahrens für die Bildung einer Halbleitervorrichtung nach einigen Ausführungsformen.
    • 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I, 2J, 2K, 2L, 2M, 2N und 2O illustrieren Querschnittsansichten einer beispielhaften Halbleitervorrichtung während verschiedener Herstellungsstufen, hergestellt durch das Verfahren aus 1, nach einigen Ausführungsformen.
    • 3 illustriert ein Beispiel, in dem die beispielhafte Halbleitervorrichtung von 2A bis 2O mit einem oder mehreren Transistoren verbunden ist, nach einigen Ausführungsformen.
    • 4 illustriert eine entsprechende Draufsicht der beispielhaften Halbleitervorrichtung von 3 nach einigen Ausführungsformen.
    • 5 illustriert eine alternative Struktur der beispielhaften Halbleitervorrichtung von 2A bis 2O, nach einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die folgende Offenbarung beschreibt verschiedene beispielhafte Ausführungsformen für die Umsetzung verschiedener Elemente des Inhalts. Spezifische Beispiele von Bestandteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sind nicht als einschränkend vorgesehen. Beispielsweise kann die Bildung eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • Die vorliegende Offenbarung stellt verschiedene Ausführungsformen einer neuen RRAM-Vorrichtung und Verfahren für deren Bildung bereit. In einigen Ausführungsformen enthält die offenbarte RRAM-Vorrichtung mehrere RRAM-Bitzellen, die dreidimensional integriert sein können, d. h. sowohl lateral als auch vertikal. Beispielseise ist ein Untersatz der mehreren RRAM-Bitzellen vertikal integriert und mehrere solche Untersätze können ferner lateral integriert werden, um eine dreidimensional integrierte RRAM-Vorrichtung zu bilden. Genauer ist in einigen Ausführungsformen, entlang dieser Integrationssäulen ein gemeinsamer Elektrodenkontakt gebildet, sodass er eine Zylinderform aufweist, und jede der mehreren RRAM-Bitzellen, die entlang der Integrationssäule integriert ist, enthält eine jeweilige variable Widerstandsmateriallage, die einen jeweiligen Abschnitt des gemeinsamen Elektrodenkontakts und einen jeweiligen horizontalen Elektrodenkontakt umgibt. So können erste mehrere RRAM-Bitzellen vertikal durch den gemeinsamen Elektrodenkontakt integriert sein, während inzwischen zweite mehrere RRAM-Bitzellen lateral durch den horizontalen Elektrodenkontakt integriert sein können.
  • 1A, 1B und 1C illustrieren ein Ablaufdiagramm eines Verfahrens 100 zur Bildung einer Halbleitervorrichtung nach einer oder mehreren Ausführungsformen der vorliegenden Offenbarung. Es wird angemerkt, dass das Verfahren 100 nur ein Beispiel ist und nicht als Einschränkung der vorliegenden Offenbarung verstanden werden soll. In einigen Ausführungsformen ist die Halbleitervorrichtung, mindestens ein Abschnitt einer RRAM-Vorrichtung. Wie durch die vorliegende Offenbarung verwendet, bezieht sich die RRAM-Vorrichtung auf jede Vorrichtung, die eine variable Widerstandsmateriallage enthält. Es versteht sich, dass das Verfahren 100 aus den 1A, 1B und 1C keine fertiggestellte RRAM-Vorrichtung herstellt. Eine fertiggestellte RRAM-Vorrichtung kann unter Verwendung komplementärer Metalloxidhalbleiter- (CMOS) Technologieverarbeitung hergestellt werden. Dementsprechend versteht es sich, dass weiter Funktionen vor, während und nach dem Verfahren 100 aus 1A, 1B und 1C bereitgestellt werden können, und dass andere Funktionen hierin möglicherweise nur kurz beschrieben sind.
  • Zunächst beginnt das Verfahren 100 mit Verweis auf 1A, in einigen Ausführungsformen mit Funktion 102, in der ein Substrat mit mindestens einem leitenden Element (z. B. Source, Drain und/oder Gate-Elektrode eines Transistors) versehen wird. Das Verfahren 100 fährt mit Funktion 104 fort, wobei ein erster Dummyzylinder gebildet wird. In einigen Ausführungsformen ist der erste Dummyzylinder an dem leitenden Element ausgerichtet (z. B. damit verbunden). In einigen Ausführungsformen erstreckt sich der erste Dummyzylinder entlang einer vertikalen Richtung im rechten Winkel mit einer großen Fläche des Substrats, sodass eine Ecke an einem Schnittpunkt einer Seitenwand des ersten Dummyzylinders und der großen Fläche des Substrats gebildet werden kann. Ferner weist der erste Dummyzylinder in der Draufsicht nach einigen Ausführungsformen einen Querschnitt in einer aus einer Vielzahl von Formen auf, beispielweise einen Kreis, ein Polygon usw.
  • Das Verfahren 100 fährt mit Funktion 106 fort, wobei eine erste Elektrodenlage über dem ersten Dummyzylinder und dem Substrat gebildet wird. Das Verfahren 100 fährt mit Funktion 108 fort, wobei eine variable Widerstandsmateriallage über der ersten Elektrodenlage gebildet wird. Das Verfahren 100 fährt mit Funktion 110 fort, wobei eine zweite Elektrodenlage über der variablen Widerstandsmateriallage gebildet wird. In einigen Ausführungsformen sind die erste Elektrodenlage, die variable Widerstandsmateriallage und die zweite Elektrodenlage, die in den Funktionen 106, 108 bzw. 110 gebildet wurden, jeweils im Wesentlichen einheitlich und dünn. So kann jede der ersten Elektrodenlage, der variablen Widerstandsmateriallage und der zweiten Elektrodenlage den ersten Dummyzylinder umgehen und genauer einem Profil der obigen Ecke folgen, das nachfolgend ausführlicher besprochen wird. Das Verfahren 100 fährt mit Funktion 112 fort, wobei die erste Elektrodenlage, die variable Widerstandsmateriallage und die zweite Elektrodenlage strukturiert sind. So ist ein Abschnitt der großen Fläche des Substrats erneut offengelegt. Das Verfahren 100 fährt mit Funktion 114 fort, wobei eine Isolierungslage über dem Substrat gebildet wird. In einigen Ausführungsformen überlagert die Isolierungslage eine obere Fläche der zweiten Elektrodenlage, die einen konkaven Abschnitt und enthält und weiter die erneut offengelegte große Fläche des Substrats überlagert.
  • Dann fährt mit Verweis auf 1B das Verfahren 100 mit Funktion 116 fort, wobei eine dielektrische Lage über der ersten Isolierungslage gebildet wird. In einigen Ausführungsformen kann eine optionale Anti-Reflex-Beschichtungs- (ARC) Lage über der Dielektrikumslage gebildet worden sein. Das Verfahren 100 fährt mit Funktion 118 fort, wobei eine zurückgesetzte Region innerhalb der Dielektrikumslage gebildet wird. In einigen Ausführungsformen kann die Bildung einer solchen zurückgesetzten Region einen Abschnitt der oberen Fläche der zweiten Elektrodenlage erneut offenlegen, der den oben genannten konkaven Abschnitt enthält. Das Verfahren 100 fährt mit Funktion 120 fort, wobei ein erster Elektrodenkontakt in der zurückgesetzten Region gebildet ist. In einigen Ausführungsformen wird der erste Elektrodenkontakt durch erneutes Füllen der zurückgesetzten Region mit einem leitenden Material (z. B. Kupfer (Cu)) gebildet. Dementsprechend ist der erste Elektrodenkontakt mit dem konkaven Abschnitt der zweiten Elektrodenlage verbunden, und bei Blick von oben umgibt der erste Elektrodenkontakt die zweite Elektrodenlage.
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung kann aus den Funktionen 104 bis 120 ein erster RRAM-Widerstand teilweise gebildet werden. Anders ausgedrückt, der erste teilweise gebildete RRAM-Widerstand enthält die erste Elektrodenlage, die erste variable Widerstandsmateriallage und die zweite Elektrodenlage und den ersten Elektrodenkontakt, die alle in einer einzelnen Ebene gebildet sind. Dementsprechend ist in einigen Ausführungsformen diese Ebene, in der der erste teilweise gebildete RRAM-Widerstand (und nachfolgend ein erster fertiggestellter RRAM-Widerstand) gebildet ist, hierin als eine „erste Ebene“ bezeichnet.
  • Das Verfahren 100 fährt mit Funktion 122 fort, wobei eine erste Zwischenebenen-Isolierungslage und eine Dummylage über dem Substrat gebildet sind. In einigen Ausführungsformen kann die erste Zwischenebenen-Isolierungslage zuerst über der erneut offengelegten obere Fläche des ersten Dummyzylinders und dem ersten Elektrodenkontakt gebildet sein und die Dummylage wird dann über der ersten Zwischenebenen-Isolierungslage gebildet. Das Verfahren 100 fährt mit Funktion 124 fort, wobei ein zweiter Dummyzylinder gebildet wird. In einigen Ausführungsformen wird der zweite Dummyzylinder durch Strukturierung der Dummylage gebildet und vertikal an dem ersten Dummyzylinder ausgerichtet. Das Verfahren 100 fährt mit Funktion 126 fort, wobei die Funktionen 106 bis 124 wiederholt sind. So kann in einigen Ausführungsformen eine oder mehrere teilweise gebildete RRAM-Bitzellen in jeweiligen „Ebenen“ über der ersten Ebene gebildet sein, wobei jede der einen oder mehreren teilweise gebildeten RRAM-Bitzellen einen jeweiligen Dummyzylinder enthält, der durch eine jeweilige erste Elektrodenlage, eine variable Widerstandsmateriallage und eine zweite Elektrodenlage umgeben ist, und einen jeweiligen ersten Elektrodenkontakt, der nachfolgend genauer besprochen wird.
  • Dann fährt das Verfahren 100 mit Verweis auf 1C mit Funktion 128 fort, wobei der erste und nachfolgend gebildete Dummyzylinder entfernt werden. In einigen Ausführungsformen werden die Dummyzylinder, die in den jeweiligen Ebenen gebildet sind, entfernt, sodass das leitende Element in dem Substrat und die jeweiligen inneren Seitenwände der ersten Elektrodenlagen über die Ebenen erneut offengelegt sind. Das Verfahren 100 fährt mit Funktion 130 fort, wobei ein gemeinsamer Elektrodenkontakt gebildet wird. In einigen Ausführungsformen kann der gemeinsame Elektrodenkontakt als ein jeweiliger zweiter Elektrodenkontakt für jede der RRAM-Bitzellen über die Ebenen hinweg dienen.
  • In einigen Ausführungsformen können Funktionen des Verfahrens 100 mit Querschnittsansichten einer Halbleitervorrichtung 200 bei verschiedenen Herstellungsstufen assoziiert sein, wie dargestellt in 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I, 2J, 2K, 2L, 2M, 2N bzw. 2O. In einigen Ausführungsformen kann die Halbleitervorrichtung 200 eine RRAM-Vorrichtung sein. Die RRAM-Vorrichtung 200 kann in einem Mikroprozessor, einer Speicherzelle und/oder anderen integrierten Schaltkreisen (IC) enthalten sein. Außerdem sind 2A bis 2O für ein besseres Verständnis der Konzepte der vorliegenden Offenbarung vereinfacht. Beispielsweise versteht es sich, auch, wenn die Figuren die RRAM-Vorrichtung 200 illustrieren, dass der IC, in dem die RRAM-Vorrichtung 200 gebildet wird, eine Anzahl anderer Vorrichtungen enthalten kann, die Widerstände, Kondensatoren, Induktoren, Sicherungen usw. umfassen, die in den 2A bis 2O um der klareren Illustration Willen nicht dargestellt sind.
  • Entsprechend Funktion 102 aus 1A ist 2A eine Querschnittsansicht der RRAM-Vorrichtung 200, die ein Substrat 202 mit einem leitenden Element 204 enthält, das nach einigen Ausführungsformen auf einer der verschiedenen Stufen der Herstellung bereitgestellt ist. Auch, wenn die RRAM-Vorrichtung 200 in der illustrierten Ausführungsform aus 2A nur ein leitendes Element 204 enthält, versteht es sich, dass die illustrierte Ausführungsform aus 2A und den folgenden Figuren nur zu illustrativen Zwecken bereitgestellt ist. So kann die RRAM-Vorrichtung 200 jede beliebige Anzahl leitender Elemente enthalten, während sie im Umfang der vorliegenden Offenbarung bleibt.
  • In einigen Ausführungsformen enthält das Substrat 202 ein Halbleitermaterialsubstrat, beispielsweise Silizium. Alternativ kann das Substrat 202 ein anderes elementares Halbleitermaterial enthalten, wie etwa, beispielsweise, Germanium. Das Substrat 202 kann auch einen Verbindungshalbleiter wie etwa Siliziumkarbid, Galliumarsenid, Indiumarsenid und Indiumphosphid enthalten. Das Substrat 202 kann einen Legierungshalbleiter wie etwa Siliziumgermanium, Siliziumgermaniumkarbid, Galliumarsenphosphid und Galliumindiumphosphid enthalten. In einer Ausführungsform enthält das Substrat 202 enthält eine epitaktische Lage. Beispielsweise kann das Substrat eine epitaktische Lage aufweisen, die einen Bulkhalbleiter überlagert. Weiterhin kann das Substrat 202 eine Halbleiter-auf-Isolator-(SOI) Struktur enthalten. Beispielsweise kann das Substrat eine versenkte Oxid- (BOX) Lage enthalten, die durch einen Prozess wie etwa Abtrennung durch implantierten Sauerstoff (SIMOX) oder andre geeignete Techniken, wie etwa Waferbonding und Schleifen, gebildet sind.
  • In der oben beschriebenen Ausführungsform, in der das Substrat 202 ein Halbleitermaterial enthält, kann das leitende Element 204 eine Source-, Drain- oder Gate-Elektrode eines Transistors sein. Alternativ kann das leitende Element 204 ein Silicidelement sein, das an der Source-, Drain- oder Gate-Elektrode angeordnet ist. Das Silicidelement kann durch eine selbstausgerichtete Silicid- (üblicherweise bekannt als „Silicid“) Technik gebildet werden.
  • In einigen anderen Ausführungsformen ist das Substrat 202 ein Dielektrikumsubstrat, das über verschiedenen Vorrichtungselementebene gebildet ist (z. B. eine Source-, Drain- oder Gate-Elektrode eines Transistors). Ein solches Dielektrikumsubstrat 202 kann mindestens eines der folgenden enthalten: Siliziumoxid, ein Material mit niedriger dielektrischer Konstante (Nieder-k), ein anderes geeignetes Dielektrikum, oder eine Kombination davon. Das Nieder-k-Material kann fluoriertes Quarzglas (F SG), Phosphosilikatglas (PSG), Borophosphosilikatglas (BPSG), karbondotiertes Siliziumoxid (SiOxCy), Black Diamond® (Applied Materials of Santa Clara, Calif.), Xerogel, Aerogel, amorphen fluorierten Kohlenstoff, Parylen, BCB (Bis-Benzocyclobutene), SiLK (Dow Chemical, Midland, Mich.), Polyimid und/oder andere in Zukunft entwickelte Nieder-k-Dielektrika enthalten.
  • In einer solchen Ausführungsform, in der das Substrat 202 ein Dielektrikum enthält, kann das leitende Element 204 eine horizontale oder vertikale leitende Struktur sein, die in dem Substrat 202 gebildet ist. Üblicherweise kann das Substrat 202 als „anfängliche Metallisierungslage“ oder „anfängliche Ebene“ bezeichnet werden. Beispielsweise kann das leitende Element 204 eine Verbindungsstruktur (d. h. eine horizontale leitende Struktur), oder eine Durchkontaktierungsstruktur (d. h. eine vertikale leitende Struktur) sein. Dementsprechend kann das leitende Element 204 elektrisch mit einem Vorrichtungselement eines Transistors verbunden sein, beispielsweise einem Source-, Drain- oder Gate-Element des Transistors, der unter der Ebene angeordnet ist, in der das Substrat 202 bereitgestellt ist. In einigen Ausführungsformen kann das leitende Element 204 aus einem Metallmaterial gebildet sein (z. B. Kupfer (Cu), Aluminium (Al), Wolfram (W), usw.).
  • Entsprechend Funktion 104 aus 1A ist 2B eine Querschnittsansicht der RRAM-Vorrichtung 200, die einen ersten Dummyzylinder 206 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, springt der erste Dummyzylinder 206 über eine große Fläche 203 des Substrats 202 vor und erstreckt sich entlang einer vertikalen Richtung im rechten Winkel zu der großen Fläche 203 des Substrats 202. So kann in einigen Ausführungsformen eine Ecke 207 an einer Schnittstelle einer Seitenwand 206S des ersten Dummyzylinders 206 und der großen Fläche 203 des Substrats 202 gebildet sein. Weiter ist in einigen Ausführungsformen der erste Dummyzylinder 206 lateral an dem leitenden Element 204 ausgerichtet, sodass mindestens ein Abschnitt des ersten Dummyzylinders 206 gebildet wird, um direkt das leitende Element 204 zu kontaktieren.
  • In einigen Ausführungsformen kann der erste Dummyzylinder 206 einen Querschnitt in jeder einer Vielzahl von Formen umfassen, z. B. einen Kreis, ein Polygon usw. Anders ausgedrückt, stellt der erste Dummyzylinder 206 in der Draufsicht eine der oben genannten Formen dar. Dementsprechend kann in einigen Ausführungsformen, die Ecke 207, die den ersten Dummyzylinder 206 umgibt, der Form des ersten Dummyzylinders 206 folgen, der nachfolgend ausführlicher besprochen wird. In einigen Ausführungsformen kann der erste Dummyzylinder 206 ein Seitenverhältnis (Breite/Höhe) von ca. 0,01 bis ca. 0,5 aufweisen. In einem Beispiel, in dem der erste Dummyzylinder 206 einen runden Querschnitt aufweist, kann der erste Dummyzylinder 206 einen Durchmesser von ca. 10 nm bis ca. 70 nm und eine Höhe von ca. 200 nm aufweisen.
  • In einigen Ausführungsformen kann der erste Dummyzylinder 206 aus einem Oxidmaterial gebildet sein (z. B. Siliziumoxid). In einigen Ausführungsformen wird der erste Dummyzylinder 206 durch Durchführung von mindestens einigen der folgenden Prozessen gebildet: Verwendung chemischer Dampfphasenabscheidung (CVD), hochdichter Plasma-(HDP) CVD, physischer Dampfphasenabscheidung (PVD), Spin-On-Beschichtung und/oder anderen geeigneten Techniken zur Ablagerung des Oxidmaterials über dem Substrat 202 und dem leitenden Element 204; und Durchführung eines oder mehrerer Strukturierungsprozesse (z. B. eines Lithographieprozesses, eines Trocken-/Nassätzprozesses, eines Reinigungsprozesses, eines Weich-/Hartbrennprozesses usw.), um den ersten Dummyzylinder 206 zu bilden.
  • Entsprechend Funktion 106 aus 1A ist 2C eine Querschnittsansicht der RRAM-Vorrichtung 200, die eine erste Elektrodenlage 208 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, wird die erste Elektrodenlage 208 gebildet, um die große Fläche 203 des Substrats 202 und den ersten Dummyzylinder 206 zu überlagern. In einigen Ausführungsformen ist die erste Elektrodenlage 208 im Wesentlichen einheitlich und dünn (z. B. etwa 20 ~ 50 nm dick) sodass die erste Elektrodenlage 208 einem Profil der Ecke 207 folgen kann, d. h. sich vertikal entlang einer Seitenwand 206S des ersten Dummyzylinders 206 und horizontal entlang der großen Fläche 203 des Substrats 202 erstrecken kann. So enthält die erste Elektrodenlage 208 mindestens einen horizontalen Abschnitt 208-1 (entlang der großen Fläche 203) und einen vertikalen Abschnitt 208-2 (entlang der Seitenwand 206S), der eine obere Fläche 208T der ersten Elektrodenlage 208 veranlasst, einen konkaven Abschnitt 208TC um die Ecke 207 aufzuweisen. Ferner ist zwar dargestellt, dass die erste Elektrodenlage 208 in der illustrierten Ausführungsform aus 2C mit einem Abschnitt des leitenden Elements 204 verbunden ist, es wird jedoch angemerkt, dass die erste Elektrodenlage 208 nicht mit dem leitenden Element 204 verbunden sein muss.
  • In einigen Ausführungsformen kann die erste Elektrodenlage 208 aus Materialien wie etwa, beispielsweise, Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta), Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinnoxid (ITO) oder jeder Legierung, jedem Oxid, Nitrid, Fluorid, Karbid, Borid oder Silicid davon, wie etwa TaN, TiN, TiAlN, TiW, oder einer Kombination daraus, gebildet werden. Wenn auch die erste Elektrodenlage 208 in der illustrierten Ausführungsform aus 2C (und den folgenden Figuren) als eine einzige Lage dargestellt ist, wird angemerkt, dass die erste Elektrodenlage 208 mehrere Lagen enthalten kann, die als ein Stapel gebildet sind, wobei jede der mehreren Lagen aus einem der oben beschriebenen Materialien gebildet wird, z. B. TaN, TiN, etc. In einigen Ausführungsformen wird die erste Elektrodenlage 208 durch Verwendung chemischer Dampfphasenabscheidung (CVD), plasmagestützter (PE) CVD, hochdichter Plasma-(HDP) CVD, induktiv gekoppelter Plasma- (ICP) CVD, physischer Dampfphasenabscheidung (PVD), Spin-On-Beschichtung und/oder anderen geeigneten Techniken zur Abscheidung von mindestens einem der oben beschriebenen Materialien über dem Substrat 202 und dem leitenden Element 204 gebildet werden.
  • Entsprechend Funktion 108 aus 1A ist 2D eine Querschnittsansicht der RRAM-Vorrichtung 200, die eine variable Widerstandsmateriallagelage 210 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, wird das variable Widerstandsmaterial 210 gebildet, um die erste Elektrodenlage 208 zu überlagern. In einigen Ausführungsformen ist die variable Widerstandsmateriallage 210 im Wesentlichen einheitlich und dünn (z. B. ca. 2-10 nm dick), sodass die erste variable Widerstandsmateriallage 208 nach wie vor dem Profil der Ecke 207 folgen kann, d. h. sich vertikal entlang einer Seitenwand 206S des ersten Dummyzylinders 206 und horizontal entlang der großen Fläche 203 des Substrats 202 erstrecken kann. So enthält die variable Widerstandsmateriallage 210 mindestens einen horizontalen Abschnitt 210-1 (entlang der großen Fläche 203) und einen vertikalen Abschnitt 210-2 (entlang der Seitenwand 206S), sodass eine obere Fläche 210T der variablen Widerstandsmateriallage 210 einen konkaven Abschnitt 210TC um die Ecke 207 darstellt.
  • In einigen Ausführungsformen ist die variable Widerstandsmateriallage 210 eine Lage, die eine Widerstandsumwandlungseigenschaft aufweist (z. B. variabler Widerstand). In anderen Worten, die variable Widerstandsmateriallage 210 enthält Material, das dadurch gekennzeichnet ist, dass es eine reversible Widerstandsvarianz nach einer Polarität und/oder einer Amplitude eines angewendeten elektrischen Impulses zeigt. Die variable Widerstandsmateriallage 210 enthält eine dielektrische Lage. Die variable Widerstandsmateriallage 210 kann in einen Leiter oder einen Isolator geändert werden, basierend auf Polarität und/oder Größe des elektrischen Signals.
  • In einer Ausführungsform kann die variable Widerstandslage 210 ein Übergangsmetalloxid enthalten. Das Übergangsmetalloxid kann als MxOy bezeichnet werden, wobei M ein Übergangsmetall ist, O Sauerstoff ist, x die Übergangsmetallverbindung ist und y die Sauerstoffverbindung ist. In einer Ausführungsform enthält die variable Widerstandsmateriallage 210 ZrO2. Beispiele anderer Materialien, die sich für die variable Widerstandsmateriallage 210 eignen, enthalten: NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO, Nb2O5, Fe2O3, CuO, CrO2, SrZrO3 (Nb-dotiert), und/oder andere Materialien, die in der Technik bekannt sind. In einer anderen Ausführungsform kann die variable Widerstandslage 210 ein kolossal magnetoresistiv (CMR) basiertes Material enthalten, wie etwa, beispielsweise, Pr0.7Ca0.3, MnO3, usw.
  • In noch einer anderen Ausführungsform kann die variable Widerstandslage 210 ein Polymermaterial enthalten, wie etwa, beispielsweise, Polyvinylidenfluorid und Poly[(vinylidenfluorid-Co-Trifluoroethylen] (P(VDF/TrFE)). In noch einer anderen Ausführungsform kann die variable Widerstandslage 210 ein leitend überbrückendes Direktzugriffsspeicher- (CBRAM) Material enthalten, wie etwa, beispielsweise, Ag in GeSe. Nach einigen Ausführungsformen kann die variable Widerstandsmateriallage 210 mehrere Lagen enthalten, die Eigenschaften von Widerstandsumwandlungsmaterial aufweisen. Eine eingestellte Spannung und/oder eine zurückgesetzte Spannung der variablen Widerstandsmateriallage 210 kann durch die Zusammensetzungen der variablen Widerstandsmateriallage 210 (einschließlich der Werte für „x“ und „y“), Dicke und/oder anderen Faktoren bestimmt werden, die in der Technik bekannt sind.
  • In einigen Ausführungsformen kann die variable Widerstandsmateriallage 210 durch eine Atomlagenabscheidungs- (ALD) Technik, mit einem Vorläufer gebildet werden, der ein Metall und Sauerstoff enthält. In einigen Ausführungsformen können andere chemische Dampfphasenabscheidungs- (CVD) Techniken verwendet werden. In einigen Ausführungsformen kann die variable Widerstandsmateriallage 210 durch eine physische Dampfphasenabscheidungs- (PVD) Technik gebildet sein, wie etwa einen Sputteringprozess mit einem metallischen Ziel und mit einer Gasversorgung von Sauerstoff und optional Stickstoff in die PVD-Kammer. In einigen Ausführungsformen kann die variable Widerstandsmateriallage 210 durch eine Elektronenstrahlabscheidungstechnik gebildet sein.
  • Entsprechend Funktion 110 aus 1A ist 2E eine Querschnittsansicht der RRAM-Vorrichtung 200, die eine zweite Elektrodenlage 212 aufweist, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, wird die zweite Elektrodenlage 212 gebildet, um die variable Widerstandsmateriallage 210 zu überlagern. In einigen Ausführungsformen ist die zweite Elektrodenlage 212 im Wesentlichen einheitlich und dünn (z. B. etwa 20 ~ 50 nm dick) sodass die zweite Elektrodenlage 212 dem Profil der Ecke 207 folgen kann, d. h. sich vertikal entlang einer Seitenwand 206S des ersten Dummyzylinders 206 und horizontal entlang der großen Fläche 203 des Substrats 202 erstrecken kann. So enthält die zweite Elektrodenlage 212 mindestens einen horizontalen Abschnitt 212-1 (entlang der großen Fläche 203) und einen vertikalen Abschnitt 212-2 (entlang der Seitenwand 206S), der eine obere Fläche 212T der zweiten Elektrodenlage 212 veranlasst, einen konkaven Abschnitt 212TC um die Ecke 207 aufzuweisen.
  • In einigen Ausführungsformen kann die zweite Elektrodenlage aus einem im Wesentlichen ähnlichen Material der ersten Elektrodenlage 208 gebildet sein. So kann die zweite Elektrodenlage 212 aus Materialien wie etwa, beispielsweise, Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta), Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinnoxid (ITO) oder jeder Legierung, jedem Oxid, Nitrid, Fluorid, Karbid, Borid oder Silicid davon, wie etwa TaN, TiN, TiAlN, TiW, oder einer Kombination daraus, gebildet werden. Wenn auch die zweite Elektrodenlage 212 in der illustrierten Ausführungsform aus 2E (und den folgenden Figuren) als eine einzige Lage dargestellt ist, wird angemerkt, dass die erste Elektrodenlage 208 mehrere Lagen enthalten kann, die als ein Stapel gebildet sind, wobei jede der mehreren Lagen aus einem der oben beschriebenen Materialien gebildet wird, z. B. TaN, TiN, etc. In einigen Ausführungsformen wird die zweite Elektrodenlage 212 durch Verwendung chemischer Dampfphasenabscheidung (CVD), plasmagestützter (PE) CVD, hochdichter Plasma- (HDP) CVD, induktiv gekoppelter Plasma- (ICP) CVD, physischer Dampfphasenabscheidung (PVD), Spin-On-Beschichtung und/oder anderen geeigneten Techniken zur Abscheidung von mindestens einem der oben beschriebenen Materialien über der variablen Widerstandsmateriallage 210 gebildet werden.
  • Entsprechend Funktion 112 aus 1A ist 2F eine Querschnittsansicht der RRAM-Vorrichtung 200, wobei die erste Elektrodenlage 208, die variable Widerstandsmateriallagelage 210 und die zweite Elektrodenlage 212 strukturiert sind, in einer der verschiedenen Stufen der Herstellung gebildet wird. Nach einigen Ausführungsformen sind die erste Elektrodenlage 208, die variable Widerstandsmateriallage 210 und die zweite Elektrodenlage 212 strukturiert, um jeweilige vertikale Abschnitte und einen Teil der jeweiligen horizontalen Abschnitte intakt zu lassen.
  • Genauer gesagt, bleiben in einigen Ausführungsformen die vertikalen Abschnitte 208-2 der ersten Elektrodenlage 208, der vertikale Abschnitt 210-2 der variablen Widerstandsmateriallage 210 bzw. der vertikale Abschnitt 212-2 der zweiten Elektrodenlage 212, intakt. Ein Teil des horizontalen Abschnitts 208-1 der ersten Elektrodenlage 208, z. B. ein horizontaler Abschnitt, der mit dem vertikalen Abschnitt 208-2 verbunden ist und relativ näher bei ihm liegt, bleibt intakt (nachfolgend der „verbleibende horizontale Abschnitt 208-1“); ein Teil des horizontalen Abschnitts 210-1 der variablen Widerstandsmateriallage 210, z. B. ein horizontaler Abschnitt, der mit dem vertikalen Abschnitt 210-2 verbunden ist und relativ näher bei ihm liegt, bleibt intakt (nachfolgend der „verbleibende horizontale Abschnitt 210-1“); und ein Teil des horizontalen Abschnitts 212-1 der zweiten Elektrodenlage 212, z. B. ein horizontaler Abschnitt, der mit dem vertikalen Abschnitt 212-2 verbunden ist und relativ näher daran liegt, bleibt intakt (nachfolgend der „verbleibende horizontale Abschnitt 212-1“). So kann der konkave Abschnitt 212TC der zweiten Elektrodenlage 212 intakt bleiben und die große Fläche 203 ist erneut offengelegten.
  • In einigen Ausführungsformen können der Strukturierungsprozess der ersten Elektrodenlage 208, der variablen Widerstandsmateriallage 210 und der zweiten Elektrodenlage 212 enthalten: einen Abscheidungsprozess zur Bildung einer strukturierbaren Lage (z. B. einer Photoresist-Lage) über dem Substrat 202, einen Lithographieprozess zur Definition eines Profils der strukturierbaren Lage, einen Trocken-/Nassätzprozess zum Ätzen des jeweiligen Abschnitts der ersten Elektrodenlage 208, der variablen Widerstandsmateriallage 210 und der zweiten Elektrodenlage 212, die nicht durch das definierte Profil der strukturierbaren Lage abgedeckt sind, einen Reinigungsprozess und einen Weich-/Hartbrennprozess.
  • Entsprechend Funktion 114 aus 1A ist 2G eine Querschnittsansicht der RRAM-Vorrichtung 200, die eine Isolierungslage 214 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, wird die Isolierungslage 214 gebildet, um die erste Elektrodenlage 208, die variable Widerstandsmateriallage 210, die zweite Elektrodenlage 212 und das Substrat 202 zu überlagern.
  • In einigen Ausführungsformen kann die Isolierungslage 214 Siliziumkarbid, Siliziumoxinitrid, Siliziumnitrid, karbondotiertes Siliziumnitrid oder karbondotiertes Siliziumoxid sein. Die Isolierungslage 214 wird gewählt, um eine unterschiedliche Ätzselektivität aufzuweisen, als eine dielektrische Lage 216, was nachfolgend erklärt wird. Die Isolierungslage 214 wird über der ersten Elektrodenlage 208, der variablen Widerstandsmateriallage 210 und der zweiten Elektrodenlage 212 und dem Substrat 202 unter Verwendung einer chemischen Dampfphasenabscheidungs- (CVD) Technik wie etwa einer plasmagestützten (PE) CVD, einer hochdichten Plasma- (HDP) CVD, einer induktiv gekoppelten Plasma- (ICP) CVD, oder einer thermalen CVD-Technik abgeschieden.
  • Entsprechend Funktion 116 aus 1B ist 2H eine Querschnittsansicht der RRAM-Vorrichtung 200, die eine Dielektrikumslage 216 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, wird die Dielektrikumslage 216 gebildet, um die Isolierungslage 214 zu überlagern. In einigen Ausführungsformen weist die Dielektrikumslage 216 eine Dicke (z. B. ca. 300 - 400 nm) auf, die wesentlich höher ist, als eine Höhe der ersten Elektrodenlage 208, einer variablen Widerstandslage 210, zweiten Elektrodenlage 212 und Isolierungslage 214. In einigen Ausführungsformen kann eine Anti-Reflex-Beschichtung (ARC) Lage 217 optional über der Dielektrikumslage 216 gebildet sein.
  • In einigen Ausführungsformen kann die Dielektrikumslage 216 mindestens eines der folgenden enthalten: Siliziumoxid, (Nieder-k) Material mit niedriger dielektrischer Konstante, ein anderes geeignetes Dielektrikum oder eine Kombination daraus. Das Nieder-k-Material kann fluoriertes Quarzglas (FSG), Phosphosilikatglas (PSG), Borophosphosilikatglas (BPSG), karbondotiertes Siliziumoxid (SiOxCy), Black Diamond® (Applied Materials of Santa Clara, Calif.), Xerogel, Aerogel, amorphen fluorierten Kohlenstoff, Parylen, BCB (Bis-Benzocyclobutene), SiLK (Dow Chemical, Midland, Mich.), Polyimid und/oder andere in Zukunft entwickelte Nieder-k-Dielektrika enthalten. In einigen Ausführungsformen wird die Dielektrikumslage 216 über der Isolierungslage 214 unter Verwendung einer chemischen Dampfphasenabscheidungs- (CVD) Technik wie etwa einer plasmagestützten (PE) CVD, einer hochdichten Plasma- (HDP) CVD, einer induktiv gekoppelten Plasma- (ICP) CVD, oder einer thermalen CVD-Technik abgeschieden.
  • Entsprechend Funktion 118 aus 1B ist 2I eine Querschnittsansicht der RRAM-Vorrichtung 200, die eine zurückgesetzte Region 218 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, legt die Bildung der zurückgesetzten Region 218 den konkaven Abschnitt 212TC der oberen Fläche der zweiten Elektrodenlage 212 erneut frei (d. h. ernstes Freilegen der jeweiligen oberen Flächen des verbleibenden horizontalen Abschnitts 212-1 und des vertikalen Abschnitts 212-2), und legt eine zurückgesetzte obere Fläche 216R der Dielektrikumslage 216 frei. In der Draufsicht kann in einigen Ausführungsformen die zurückgesetzte Region 218 den ersten Dummyzylinder 206, den vertikalen Abschnitt 208-2 der ersten Elektrodenlage 208, den vertikalen Abschnitt 210-2 der variablen Widerstandsmateriallage 210 und den vertikalen Abschnitt 212-2 der zweiten Elektrodenlage 212 umgeben.
  • In einigen Ausführungsformen wird die zurückgesetzte Region 218 durch Durchführung von mindestens einigen der folgenden Prozessen gebildet: Durchführung eines Polierprozesses (z. B. eines chemisch-mechanischen Polier- (CMP) Prozesses) an jeweiligen Abschnitten der Dielektrikumslage 216, der Isolierungslage 214, der zweiten Elektrodenlage 212, der variablen Widerstandsmateriallage 210 und der ersten Elektrodenlage 208, bis eine obere Fläche 206T des ersten Dummyzylinders 206 erneut offengelegt ist; Bildung einer strukturierbaren Lage 220 (z. B. einer Photoresistlage) mit mehreren Öffnungen 221 wie in 21 dargestellt; während die strukturierbare Lage 220 als Maske verwendet wird, Durchführung eines oder mehrerer Trockenätzprozesse zur Entfernung eines Abschnitts der Isolierungslage 214, die den konkaven Abschnitt 212TC und einen Abschnitt der Dielektrikumslage 216 überlagert, der nicht durch die strukturierbare Lage 220 abgedeckt ist; und Entfernung der strukturierbaren Lage 220.
  • Entsprechend Funktion 120 aus 1B ist 2J eine Querschnittsansicht der RRAM-Vorrichtung 200, die einen ersten Elektrodenkontakt 222 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. In einigen Ausführungsformen kann der erste Elektrodenkontakt 222 durch erneutes Füllen der zurückgesetzten Region 218 (21) mit einem metallischen Material (z. B. Kupfer (Cu)) gebildet werden. So kann in der Draufsicht der erste Elektrodenkontakt 222 den ersten Dummyzylinder 206, den vertikalen Abschnitt 208-2 der ersten Elektrodenlage 208, den vertikalen Abschnitt 210-2 der variablen Widerstandsmateriallage 210 und den vertikalen Abschnitt 212-2 der zweiten Elektrodenlage 212 umgeben. Ferner kontaktieren der erste Elektrodenkontakt 222 direkt die zweite Elektrodenlage 212 über den konkaven Abschnitt 212TC, d. h. mit direkter Kontaktierung des verbleibenden horizontalen Abschnitts 212-1 und des vertikalen Abschnitts 212-2 der zweiten Elektrodenlage 212.
  • In einigen Ausführungsformen kann, nachdem ein erster Elektrodenkontakt 222 gebildet wird, eine erste Ebene entsprechend gebildet werden. Eine solche erste Ebene enthält einen ersten teilweise gebildete RRAM-Widerstand, der durch die erste Elektrodenlage 208, die variable Widerstandsmateriallage 210 und die zweite Elektrodenlage 212 sowie den ersten Elektrodenkontakt 222 gebildet wird. In der Ausführungsform, in der das leitende Element 204 in dem Dielektrikumsubstrat 202 gebildet wird, ist die erste Ebene über der oben genannten anfänglichen Ebene angeordnet. Wie weiter unten ausführlicher erklärt wird, kann der erste Elektrodenkontakt 222 als einer von zwei Kontakten für den ersten teilweise gebildeten RRAM-Widerstand dienen und der erste Dummyzylinder 206 wird durch ein metallisches Material ersetzt, das als der andere von zwei Elektrodenkontakten dient, sodass ein fertiggestellter erster RRAM-Widerstand gebildet wird.
  • Entsprechend Funktion 122 aus 1B ist 2K eine Querschnittsansicht der RRAM-Vorrichtung 200, die einen ersten Zwischenebenen-Isolierungslage 224 und einer Dummylage 226 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, wird die erste Zwischenebenen-Isolierungslage 224 gebildet, um den ersten Dummyzylinder 206, die erste Elektrodenlage 208, die variable Widerstandsmateriallage 210, die zweite Elektrodenlage 212, den ersten Elektrodenkontakt 222 und die Dielektrikumslage 216 (d. h. Überlagern der ganzen ersten Ebene) zu überlagern; und die Dummylage 226 wird dann gebildet, um die erste Zwischenebenen-Isolierungslage 224 zu überlagern.
  • In einigen Ausführungsformen wird die erste Zwischenebenen-Isolierungslage 224 aus einem Material gebildet, das im Wesentlichen ähnlich wie das Material der Isolierungslage 214 ist; und die Dummylage 226 wird aus einem Material gebildet, das im Wesentlichen ähnlich wie das Material des ersten Dummyzylinders 206 ist. Daher werden die Erklärungen zu den Materialien der ersten Zwischenebenen-Isolierungslage 224 und der Dummylage 226 hier nicht wiederholt. In einigen Ausführungsformen werden die ersten Zwischenebenen-Isolierungslage 224 bzw. die Dummylage 226 unter Verwendung einer chemischen Dampfphasenabscheidungs-(CVD) Technik wie etwa einer plasmagestützten (PE) CVD, einer hochdichten Plasma- (HDP) CVD, einer induktiv gekoppelten Plasma- (ICP) CVD, oder einer thermalen CVD-Technik gebildet.
  • Entsprechend Funktion 124 aus 1B ist 2L eine Querschnittsansicht der RRAM-Vorrichtung 200, die einen zweiten Dummyzylinder 228 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, springt der zweite Dummyzylinder 228 über eine große Fläche 225 der ersten Zwischenebenenisolierungslage 224 vor und erstreckt sich entlang einer vertikalen Richtung im rechten Winkel zu der großen Fläche 225 der ersten Zwischenebenenisolierungslage 224. Ähnlich kann in einigen Ausführungsformen eine Ecke 229 an einer Schnittstelle einer Seitenwand 228S des zweiten Dummyzylinders 228 und der großen Fläche 225 der ersten Zwischenebenenisolierungslage 224 gebildet sein. Ferner ist in einigen Ausführungsformen der zweite Dummyzylinder 228 lateral an dem ersten Dummyzylinder 206 ausgerichtet.
  • In einigen Ausführungsformen kann der Dummyzylinder 228, ähnlich wie der erste Dummyzylinder 206, auch einen Querschnitt in jeder einer Vielzahl von Formen umfassen, z. B. einen Kreis, ein Polygon usw. Anders ausgedrückt, stellt der zweite Dummyzylinder 228 in der Draufsicht eine der oben genannten Formen dar. Dementsprechend kann in einigen Ausführungsformen, die Ecke 229, die den zweiten Dummyzylinder 228 umgibt, der Form des zweiten Dummyzylinders 228 folgen. In einigen Ausführungsformen kann der zweite Dummyzylinder 228 ein Seitenverhältnis (Breite/Höhe) von ca. 0,01 bis ca. 0,5 aufweisen. In einem Beispiel, in dem der zweite Dummyzylinder 228 einen runden Querschnitt aufweist, kann der zweite Dummyzylinder 228 einen Durchmesser von ca. 10 nm bis ca. 70 nm und eine Höhe von ca. 200 nm aufweisen.
  • Entsprechend Funktion 126 aus 1B, in der die oben beschriebenen Funktionen 106 bis 120 wiederholt werden, ist 2M eine Querschnittsansicht der RRAM-Vorrichtung 200, die nach einigen Ausführungsformen auf einer der verschiedenen Stufen der Herstellung eine zweite Ebene über der ersten Ebene und eine dritte Ebene über der zweiten Ebene enthält. In einigen Ausführungsformen wird, wenn eine Iteration der Funktionen 106 bis 124 nach der Bildung eines jeweiligen Dummyzylinders (z. B. 206, 228, usw.) ausgeführt wird, eine weitere Ebene gebildet. Wenn jede der weiteren Ebenen über der ersten Ebene (z. B. die zweite, die dritte Ebene, usw.) im Wesentlichen ähnlich wie die erste Ebene ist, werden Erklärungen der zweiten und dritten Ebenen nachfolgend kurz besprochen.
  • In der illustrierten Ausführungsform aus 2M, enthält die zweite Ebene den zweiten Dummyzylinder 228, umgeben durch die jeweilige ersten Elektrodenlage 230, variable Widerstandsmateriallage 232 und zweite Elektrodenlage 234. Die zweite Ebene enthält ferner die jeweilige Isolierungslage 236, Dielektrikumslage 238 und den ersten Elektrodenkontakt 240. So kann ein zweiter teilweise gebildeter RRAM-Widerstand, der durch die erste Elektrodenlage 230 gebildet ist, die variable Widerstandsmateriallage 232, die zweite Elektrodenlage 234 und der erste Elektrodenkontakt 240 in der zweiten Ebene, in der zweiten Ebene abgeschieden werden. Über der zweiten Ebene wird eine zweite Zwischenebenen-Isolierungslage 244 gebildet und über der zweiten Zwischenebenen-Isolierungslage 244 wird eine dritte Ebene gebildet. Die dritte Ebene enthält einen dritten Dummyzylinder 246, umgeben durch die jeweilige ersten Elektrodenlage 248, variable Widerstandsmateriallage 250 und zweite Elektrodenlage 252. Die dritte Ebene enthält ferner die jeweilige Isolierungslage 254, Dielektrikumslage 256 und den ersten Elektrodenkontakt 258. So kann ein dritter teilweise gebildeter RRAM-Widerstand, der durch die erste Elektrodenlage 248 gebildet ist, die variable Widerstandsmateriallage 250, die zweite Elektrodenlage 252 und der erste Elektrodenkontakt 258 in der dritten Ebene, in der dritten Ebene abgeschieden werden.
  • Entsprechend Funktion 128 aus 1C ist 2N eine Querschnittsansicht der RRAM-Vorrichtung 200, wobei der erste Dummyzylinder 206, der zweite Dummyzylinder 228 und der dritte Dummyzylinder 246 nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung entfernt werden. Wie dargestellt, wird ein vertikaler Graben 260 nach der Entfernung des ersten Dummyzylinders 206, des zweiten Dummyzylinders 228 und des dritten Dummyzylinders 246 und jeweiliger Abschnitte der Zwischenebenen-Isolierungslagen 224 und 244 gebildet (mit gepunkteter Linie dargestellt).
  • In einigen Ausführungsformen wird der dritte Dummyzylinder 246 unter Verwendung eines ersten Nassätzprozesses entfernt, der Abschnitt der Zwischenebenen-Isolierungslage 244, der unter dem dritten Dummyzylinder 246 angeordnet ist, wird unter Verwendung eines ersten Trockenätzprozesses entfernt, der zweite Dummyzylinder 228 wird unter Verwendung eines zweiten Nassätzprozesses entfernt, der Abschnitt der Zwischenebenen-Isolierungslage 224, die unter dem zweiten Dummyzylinder 228 angeordnet ist, wird unter Verwendung eines zweiten Trockenätzprozesses entfernt, und der erste Dummyzylinder 206 wird unter Verwendung eines dritten Nassätzprozesses entfernt. So wird die obere Fläche des leitenden Elements 204 erneut offengelegt.
  • Entsprechend Funktion 130 aus 1C ist 2O eine Querschnittsansicht der RRAM-Vorrichtung 200, die einen gemeinsamen Elektrodenkontakt 262 enthält, der nach einigen Ausführungsformen in einer der verschiedenen Stufen der Herstellung gebildet wird. Wie dargestellt, wird der gemeinsame Elektrodenkontakt 262 durch erneutes Füllen des vertikalen Grabens 260 (2N) mit einem metallischen Material (z. B. Kupfer (Cu)) gebildet, sodass der gemeinsame Elektrodenkontakt 262 elektrisch mit dem leitenden Element 204 verbunden ist.
  • In der Draufsicht kann nach einigen Ausführungsformen der gemeinsame Elektrodenkontakt 262 durch die jeweilige erste Elektrodenlage/variable Widerstandsmateriallage/zweite Elektrodenlage/erste Elektrodenkontakt in jeder Ebene umgeben sein. Beispielsweise ist an der ersten Ebene der gemeinsame Elektrodenkontakt 262 durch die erste Elektrodenlage 208, die variable Widerstandsmateriallage 210, die zweite Elektrodenlage 212 und den ersten Elektrodenkontakt 222 umgeben; an der zweiten Ebene ist der gemeinsame Elektrodenkontakt 262 durch die erste Elektrodenlage 230, die variable Widerstandsmateriallage 232, die zweite Elektrodenlage 234 und den ersten Elektrodenkontakt 240 umgeben; und in der dritten Ebene ist der gemeinsame Elektrodenkontakt 262 durch die erste Elektrodenlage 248, die variable Widerstandsmateriallage 250, die zweite Elektrodenlage 252 und den ersten Elektrodenkontakt 258 umgeben.
  • Ferner kontaktiert nach einigen Ausführungsformen der gemeinsame Elektrodenkontakt 262 direkt eine jeweilige innere Seitenwand der ersten Elektrodenlage, oder genauer eine innere Seitenwand eines jeweiligen vertikalen Abschnitts der ersten Elektrodenlage, an jeder Ebene. Beispielsweise kontaktiert an der ersten Ebene der gemeinsame Elektrodenkontakt 262 direkt eine innere Seitenwand 208-2S des vertikalen Abschnitts 208-2 der zweiten Elektrodenlage 208; an der zweiten Ebene kontaktiert der gemeinsame Elektrodenkontakt 262 direkt eine innere Seitenwand 230-2S eines vertikalen Abschnitts 230-2 der zweiten Elektrodenlage 230; und an der dritten Ebene kontaktiert der gemeinsame Elektrodenkontakt 262 direkt eine innere Seitenwand 248-2S eines vertikalen Abschnitts 248-2 der zweiten Elektrodenlage 248.
  • So ist ein erster fertiggestellter RRAM-Widerstand, gebildet durch einen jeweiligen Abschnitt des gemeinsamen Elektrodenkontakts 262, der ersten Elektrodenlage 208, der variablen Widerstandsmateriallage 210, der zweiten Elektrodenlage 212 und des ersten Elektrodenkontakts 222, an der ersten Ebene angeordnet; ein zweiter fertiggestellter RRAM-Widerstand, gebildet durch einen jeweiligen Abschnitt des gemeinsamen Elektrodenkontakts 262, der ersten Elektrodenlage 230, der variablen Widerstandsmateriallage 232, der zweiten Elektrodenlage 234 und des ersten Elektrodenkontakts 240, ist an der zweiten Ebene angeordnet; und ein dritter fertiggestellter RRAM-Widerstand, gebildet durch einen jeweiligen Abschnitt des gemeinsamen Elektrodenkontakts 262, der ersten Elektrodenlage 248, der variablen Widerstandsmateriallage 250, der zweiten Elektrodenlage 252 und des ersten Elektrodenkontakts 258, ist an der dritten Ebene angeordnet.
  • In einigen Ausführungsformen kann auf einer Schaltkreisentwurfsebene der gemeinsame Elektrodenkontakt 262 mit einer Bitleitung (BL) verbunden sein, und die ersten Elektrodenkontakte 222/240/258 an den jeweiligen Ebenen, die zu jeweiligen verschiedenen RRAM-Widerständen gehören, sind jeweils mit einem jeweiligen Transistor verbunden, der auch als Auswahltransistor bekannt ist. So können mehrere 1-Transistor- 1-Widerstand- (1T1R) RRAM-Bitzellen gebildet werden, wie in 3 illustriert.
  • Insbesondere reproduziert 3 die RRAM-Vorrichtung 200 aus 2O, außer, dass der erste Elektrodenkontakt 222 an der ersten Ebene sich ferner vertikal durch die zweiten und dritten Ebenen erstreckt, um einen jeweiligen Auswahltransistor 302 zu verbinden; der erste Elektrodenkontakt 240 an der zweiten Ebene sich ferner vertikal durch die dritte Ebene erstreckt, um einen jeweiligen Auswahltransistor 304 zu verbinden; und der erste Elektrodenkontakt 258 an der dritten Ebene sich ferner erstreckt, um einen jeweiligen Auswahltransistor 306 zu verbinden. In einigen Ausführungsformen ist der erste RRAM-Widerstand durch den gemeinsamen Elektrodenkontakt 262 mit einem BL 308 verbunden und durch den ersten Elektrodenkontakt 222, der eine erste 1T1R RRAM-Bitzelle bildet, mit einem Drain- oder Source-Element des Auswahltransistors 302 verbunden. Ähnlich ist der zweite RRAM-Widerstand mit der BL 308 durch den gemeinsamen Elektrodenkontakt 262 verbunden und mit einem Drain- oder Source-Element des Auswahltransistors 304 durch einen ersten Elektrodenkontakt 240 verbunden, der eine zweite 1T1R RRAM-Bitzelle bildet; und der dritte RRAM-Widerstand ist mit der BL 308 durch den gemeinsamen Elektrodenkontakt 262 verbunden und mit einem Drain- oder Source-Element des Auswahltransistors 306 durch den ersten Elektrodenkontakt 258 verbunden, der eine dritte 1T1R RRAM-Bitzelle bildet.
  • Wenn auch in 3 die Auswahltransistoren 302, 304 und 306 illustriert sind als über den Ebenen angeordnet, dient dies nur illustrativen Zwecken. In einigen Ausführungsformen können diese Auswahltransistors 302, 304 und 306 unter den Ebenen gebildet sein, in denen die ersten, zweiten und dritten -Widerstände gebildet sein. Dementsprechend können die jeweiligen ersten Elektrodenkontakte 222/240/258 gebildet sein, um sich weiter nach unten zu erstrecken.
  • Wie oben erwähnt, ist in bestehenden RRAM-Vorrichtungen und Verfahren, die dieselben bilden, eine maximale Anzahl von RRAM-Bitzellen, die in einem bestimmten Bereich integriert sein können, beschränkt, weil die RRAM-Bitzellen nur zweidimensional integriert werden können. In krassem Kontrast dazu können mehrere RRAM-Bitzellen in die offenbarte RRAM-Vorrichtung (z. B. 200) zusammen mit einer weiteren (z. B. vertikalen) Richtung durch einen gemeinsamen Elektrodenkontakt (z. B. 262) integriert werden, sodass eine maximale Anzahl von RRAM-Bitzellen, die innerhalb eines bestimmten Bereichs integriert werden kann, wesentlich erhöht werden kann. Ferner können mehrere solche vertikal integrierte RRM-Bitzellen ferner lateral durch jeweilige erste Elektrodenkontakte (z. B. 222, 240, 258, usw.) integriert werden. So kann eine Gesamtanzahl von RRAM-Bitzellen, die in die offenbarte RRAM-Vorrichtung integriert werden kann, ferner erhöht werden.
  • 4 illustriert eine entsprechende Draufsicht der RRAM-Vorrichtung 200, die in 3 dargestellt ist, nach einigen Ausführungsformen. Es wird angemerkt, dass die Draufsicht aus 4 zu Illustrationszwecken vereinfacht ist, sodass nur Draufsichten des RRAM-Widerstands der RRAM-Bitzellen an der dritten Ebene und der jeweiligen ersten Elektrodenkontakte der RRAM-Winderstände der RRAM-Bitzellen an den unteren Ebenen dargestellt sind. In der illustrierten Ausführungsform aus 4, sind der dritte RRAM-Widerstand (der gemeinsame Elektrodenkontakt 262, die ersten Elektrodenlage 248, die variable Widerstandsmateriallage 250, die zweite Elektrodenlage 252 und der erste Elektrodenkontakt 258), der erste Elektrodenkontakt 240 des zweiten RRAM-Widerstands und der erste Elektrodenkontakt 222 des ersten RRAM-Widerstands entlang einer ersten Reihe angeordnet. Es versteht sich, dass eine solche Reihe wiederholt über die RRAM-Vorrichtung 200 hinweg gebildet werden kann, um ein RRAM-Array zu bilden. Beispielsweise kann eine zweite Reihe, die einen gemeinsamen Elektrodenkontakt 462, eine erste Elektrodenlage 448, eine variable Widerstandsmateriallage 450, eine zweite Elektrodenlage 452 und einen ersten Elektrodenkontakt 458 sowie einen ersten Elektrodenkontakt 440 und einen ersten Elektrodenkontakt 422 enthält, wie in 4 dargestellt gebildet sein.
  • 5 illustriert eine alternative Struktur der RRAM-Vorrichtung 200 wie in 2O dargestellt. Um der Klarheit Willen wird die alternative Struktur der RRAM-Vorrichtung 200 hierin bezeichnet als eine „RRAM-Vorrichtung 500.“ Wie dargestellt, ist die RRAM-Vorrichtung 500 im Wesentlichen ähnlich wie die RRAM-Vorrichtung 200, außer, dass die zweite Elektrodenlage 212/234/252 an jeder Ebene nur den jeweiligen vertikalen Abschnitt 212-2/234-2/252-2 aufweist.
  • In einer Ausführungsform enthält eine Speicherzelle: einen ersten Elektrodenkontakt, der als eine Zylinderform gebildet ist, die sich entlang einer ersten Richtung erstreckt; eine Widerstandsmateriallage, die einen ersten Abschnitt, der sich entlang der ersten Richtung erstreckt und den ersten Elektrodenkontakt umgibt, umfasst; und einen zweiten Elektrodenkontakt, der mit der Widerstandsmateriallage verbunden ist, wobei der zweite Elektrodenkontakt den ersten Elektrodenkontakt und den ersten Abschnitt der Widerstandsmateriallage umgibt.
  • In einer anderen Ausführungsform enthält eine Speicherzelle: einen ersten Elektrodenkontakt, der als eine Zylinderform gebildet ist, die sich entlang einer ersten Richtung erstreckt; eine Widerstandsmateriallage, die den ersten Elektrodenkontakt umgibt, wobei die Widerstandsmateriallage einen ersten Abschnitt, der sich entlang der ersten Richtung erstreckt, und einen zweiten Abschnitt, der sich entlang einer zweiten Richtung erstreckt, umfasst; und einen zweiten Elektrodenkontakt, der die Widerstandsmateriallage umgibt, wobei der zweite Elektrodenkontakt sowohl mit dem ersten als auch mit dem zweiten Abschnitt der Widerstandsmateriallage verbunden ist.
  • In noch einer anderen Ausführungsform, enthält eine Speichervorrichtung: eine erste Speicherzelle und eine zweite Speicherzelle teilen einen gemeinsamen Elektrodenkontakt, wobei die erste Speicherzelle umfasst: einen ersten Abschnitt des gemeinsamen Elektrodenkontakts; eine erste Widerstandsmateriallage, die einen ersten Abschnitt, der den ersten Abschnitt des gemeinsamen Elektrodenkontakts umgibt, umfasst; und einen ersten Elektrodenkontakt, der mindestens einen Abschnitt, der den ersten Abschnitt des gemeinsamen Elektrodenkontakts und den ersten Abschnitt der ersten Widerstandsmateriallage umgibt, umfasst, und wobei die zweite Speicherzelle umfasst: einen zweiten Abschnitt des gemeinsamen Elektrodenkontakts; eine zweite Widerstandsmateriallage, die einen ersten Abschnitt, der den zweiten Abschnitt des gemeinsamen Elektrodenkontakts umgibt, umfasst; und einen zweiten Elektrodenkontakt, der mindestens einen Abschnitt, der den zweiten Abschnitt des gemeinsamen Elektrodenkontakts und den ersten Abschnitt der zweiten Widerstandsmateriallage umgibt, umfasst.
  • Obiges umschreibt Merkmale mehrerer Ausführungsformen, sodass gewöhnliche Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen. Fachleuten sollte bekannt sein, dass sie die vorliegende Offenbarung leicht als Grundlage für den Entwurf oder die Modifizierung anderer Verfahren und Strukturen verwenden können, um dieselben Zwecke zu erfüllen und/oder dieselben Vorteile der hierin vorgestellten Ausführungsformen zu erreichen. Fachleute sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62592318 [0001]

Claims (21)

  1. Beansprucht wird:
  2. Speicherzelle, umfassend: einen ersten Elektrodenkontakt, der in einer Zylinderform gebildet ist, die sich entlang einer ersten Richtung erstreckt; eine Widerstandsmateriallage, die einen ersten Abschnitt, der sich entlang der ersten Richtung erstreckt und den ersten Elektrodenkontakt umgibt, umfasst; und einen zweiten Elektrodenkontakt, wobei der zweite Elektrodenkontakt in der Draufsicht den ersten Elektrodenkontakt und den ersten Abschnitt der Widerstandsmateriallage umgibt.
  3. Speicherzelle nach Anspruch 1, wobei die Widerstandsmateriallage einen variablen Widerstandswert darstellt.
  4. Speicherzelle nach Anspruch 1 oder 2, wobei die Widerstandsmateriallage ferner einen zweiten Abschnitt, der sich entlang einer zweiten Richtung erstreckt, die im Wesentlichen rechtwinklig zu der ersten Richtung steht, umfasst.
  5. Speicherzelle nach Anspruch 3, wobei der zweite Abschnitt der Widerstandsmateriallage den ersten Elektrodenkontakt umgibt.
  6. Speicherzelle nach Anspruch 4, wobei sich der zweite Elektrodenkontakt entlang der zweiten Richtung erstreckt und sowohl mit dem ersten als auch mit dem zweiten Abschnitt der Widerstandsmateriallage verbunden ist.
  7. Speicherzelle nach einem der vorhergehenden Ansprüche, ferner umfassend: eine erste Elektrodenlage, die mindestens einen Abschnitt, der zwischen dem ersten Elektrodenkontakt und dem ersten Abschnitt der Widerstandsmateriallage verbunden ist, umfasst; und eine zweiten Elektrodenlage, die mindestens einen Abschnitt, der zwischen dem ersten Abschnitt der Widerstandsmateriallage und dem zweiten Elektrodenkontakt verbunden ist, umfasst.
  8. Speicherzelle nach Anspruch 6, wobei sich der Abschnitt der ersten Elektrodenlage und der Abschnitt der zweiten Elektrodenlage jeweils entlang der ersten Richtung erstrecken.
  9. Speicherzelle nach einem der vorhergehenden Ansprüche, ferner umfassend: einen Transistor, wobei der zweiten Elektrodenkontakt mit einem Drain-Element oder einem Source-Element des Transistors verbunden ist.
  10. Speicherzelle umfassend: einen ersten Elektrodenkontakt, der in einer Zylinderform gebildet ist, die sich entlang einer ersten Richtung erstreckt; eine Widerstandsmateriallage, die den ersten Elektrodenkontakt umgibt, wobei die Widerstandsmateriallage einen ersten Abschnitt, der sich entlang der ersten Richtung erstreckt und einen zweiten Abschnitt, der sich entlang einer zweiten Richtung erstreckt, umgibt; und einen zweiten Elektrodenkontakt, der die Widerstandsmateriallage umgibt, wobei der zweite Elektrodenkontakt sowohl mit dem ersten als auch mit dem zweiten Abschnitt der Widerstandsmateriallage verbunden ist.
  11. Speicherzelle nach Anspruch 9, wobei die zweite Richtung im Wesentlichen im rechten Winkel zu der ersten Richtung steht.
  12. Speicherzelle nach Anspruch 9 oder 10, wobei die Widerstandsmateriallage einen variablen Widerstandswert darstellt.
  13. Speicherzelle nach einem der vorhergehenden Ansprüche 9 bis 11, wobei sich der zweite Elektrodenkontakt entlang der zweiten Richtung erstreckt.
  14. Speicherzelle nach einem der vorhergehenden Ansprüche 9 bis 12, ferner umfassend: einen Transistor, wobei der zweiten Elektrodenkontakt mit einem Drain-Element oder einem Source-Element des Transistors verbunden ist.
  15. Speicherzelle nach einem der vorhergehenden Ansprüche 9 bis 13, ferner umfassend: eine erste Elektrodenlage, die einen vertikalen Abschnitt, der zwischen dem ersten Elektrodenkontakt und dem ersten Abschnitt der Widerstandsmateriallage verbunden ist, und einen horizontalen Abschnitt, der zwischen dem zweiten Abschnitt der Widerstandsmateriallage und einem Substrat verbunden ist, umfasst; und eine zweite Elektrodenlage, die einen vertikalen Abschnitt, der zwischen dem ersten Abschnitt der Widerstandsmateriallage und dem zweiten Elektrodenkontakt verbunden ist, und einen horizontalen Abschnitt, der zwischen dem zweiten Abschnitt der Widerstandsmateriallage und dem zweiten Elektrodenkontakt verbunden ist, umfasst.
  16. Speichervorrichtung, umfassend: eine erste Speicherzelle und eine zweite Speicherzelle teilen sich einen gemeinsamen Elektrodenkontakt, wobei die erste Speicherzelle umfasst: einen ersten Abschnitt des gemeinsamen Elektrodenkontakts; eine erste Widerstandsmateriallage, die einen ersten Abschnitt, der den ersten Abschnitt des gemeinsamen Elektrodenkontakts umgibt, umfasst; und einen ersten Elektrodenkontakt, der mindestens einen Abschnitt, der den ersten Abschnitt des gemeinsamen Elektrodenkontakts und den ersten Abschnitt der ersten Widerstandsmateriallage umgibt, umfasst, und wobei die zweite Speicherzelle umfasst: einen zweiten Abschnitt des gemeinsamen Elektrodenkontakts; eine zweite Widerstandsmateriallage, die einen ersten Abschnitt, der den zweiten Abschnitt des gemeinsamen Elektrodenkontakts umgibt, umfasst; und einen zweiten Elektrodenkontakt, der mindestens einen Abschnitt, der den zweiten Abschnitt des gemeinsamen Elektrodenkontakts und den ersten Abschnitt der zweiten Widerstandsmateriallage umgibt, umfasst.
  17. Speichervorrichtung nach Anspruch 15, wobei die erste Speicherzelle an einer ersten Ebene angeordnet ist, und die zweite Speicherzelle an einer zweiten Ebene über der ersten Ebene angeordnet ist.
  18. Speichervorrichtung nach Anspruch 16, ferner umfassend: eine Isolierungslage, die zwischen der ersten und zweiten Ebene angeordnet ist.
  19. Speichervorrichtung nach einem der vorhergehenden Ansprüche 15 bis 17, wobei die erste und zweite Widerstandsmateriallage jeweils einen variablen Widerstandswert darstellt.
  20. Speichervorrichtung nach einem der vorhergehenden Ansprüche 15 bis 18, wobei sich der gemeinsame Elektrodenkontakt und die jeweiligen ersten Abschnitte der ersten und zweiten Widerstandsmateriallagen jeweils entlang einer ersten Richtung erstrecken.
  21. Speichervorrichtung nach Anspruch 19, wobei die erste und zweite Widerstandsmateriallage jeweils einen zweiten Abschnitt umfassen, der sich entlang einer zweiten Richtung erstreckt, die im Wesentlichen rechtwinklig zu der ersten Richtung steht.
DE102018124810.5A 2017-11-29 2018-10-09 Resistive Direktzugriffsspeichervorrichtung Active DE102018124810B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592318P 2017-11-29 2017-11-29
US62/592,318 2017-11-29
US16/123,519 2018-09-06
US16/123,519 US10686129B2 (en) 2017-11-29 2018-09-06 Resistive random access memory device

Publications (2)

Publication Number Publication Date
DE102018124810A1 true DE102018124810A1 (de) 2019-05-29
DE102018124810B4 DE102018124810B4 (de) 2023-12-28

Family

ID=66442380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124810.5A Active DE102018124810B4 (de) 2017-11-29 2018-10-09 Resistive Direktzugriffsspeichervorrichtung

Country Status (5)

Country Link
US (2) US10686129B2 (de)
KR (1) KR102206938B1 (de)
CN (1) CN110021704B (de)
DE (1) DE102018124810B4 (de)
TW (1) TWI745628B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088203B2 (en) 2019-07-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D RRAM cell structure for reducing forming and set voltages
US11121315B2 (en) * 2020-01-03 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure improving reliability of top electrode contact for resistance switching RAM having cells of varying height
CN111640863B (zh) * 2020-05-19 2023-12-19 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632043B2 (ja) * 2002-09-06 2005-03-23 株式会社日立製作所 半導体装置
KR100990143B1 (ko) * 2008-07-03 2010-10-29 주식회사 하이닉스반도체 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP5731341B2 (ja) 2011-09-26 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及び半導体記憶装置の製造方法
US9276041B2 (en) * 2012-03-19 2016-03-01 Globalfoundries Singapore Pte Ltd Three dimensional RRAM device, and methods of making same
US9601544B2 (en) * 2013-07-16 2017-03-21 Imec Three-dimensional magnetic memory element
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9305974B1 (en) * 2015-04-16 2016-04-05 Stmicroelectronics, Inc. High density resistive random access memory (RRAM)
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
US9553265B1 (en) 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same

Also Published As

Publication number Publication date
TW201926751A (zh) 2019-07-01
KR20190063398A (ko) 2019-06-07
US10686129B2 (en) 2020-06-16
KR102206938B1 (ko) 2021-01-26
US11158790B2 (en) 2021-10-26
CN110021704A (zh) 2019-07-16
DE102018124810B4 (de) 2023-12-28
US20190165267A1 (en) 2019-05-30
TWI745628B (zh) 2021-11-11
US20200313086A1 (en) 2020-10-01
CN110021704B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102018127048A1 (de) Neuartiger resistiver Direktzugriffsspeicher
DE102017104622B4 (de) Integrierter Chip und Verfahren zu seiner Herstellung
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102014107416A1 (de) Rram-zelle mit unterer elektrode
DE102020128421A1 (de) Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
DE102018124430A1 (de) Neuartiges resistives Random-Access-Memory-Bauelement
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE102019100488A1 (de) Rram-struktur
DE102018124810B4 (de) Resistive Direktzugriffsspeichervorrichtung
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102020105102A1 (de) Datenspeicherstruktur zur verbesserung der zuverlässigkeit von speicherzellen
DE102019116719A1 (de) Neuartige restriktive direktzugriffsspeichervorrichtung
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102019217879A1 (de) Verbindungsstruktur für obere elektrode
DE102018106052A1 (de) Neuartiger Phasenänderung-Direktzugriffsspeicher
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102021111157A1 (de) Halbleitende metalloxid-speichervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren herstellungsverfahren
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102021110748A1 (de) Transistor, der einen wasserstoffdiffusionsbarrierefilm aufweist undverfahren zu dessen ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000

R018 Grant decision by examination section/examining division