TW201601288A - 電阻式非揮發性記憶體裝置及其製造方法 - Google Patents

Abstract

本發明提供一種電阻式非揮發性記憶體裝置及其製造方法。上述電阻式非揮發性記憶體裝置包括一第一電極；一第二電極，設置於上述第一電極上；一電阻轉態層，設置於上述第一電極和上述第二電極之間，其中上述電阻轉態層包括一第一區域，具有一第一氮原子濃度；一第二區域，相鄰於上述第一區域，其中第二區域具有不同於上述第一氮原子濃度的一第二氮原子濃度。

Description

電阻式非揮發性記憶體裝置及其製造方法

本發明係關於一種電阻式非揮發性記憶體裝置及其製造方法，特別係關於一種具高可靠度的電阻式非揮發性記憶體裝置及其製造方法。

電阻式非揮發性記憶體(RRAM)因具有功率消耗低、操作電壓低、寫入抹除時間短、耐久度長、記憶時間長、非破壞性讀取、多狀態記憶、元件製程簡單及可微縮性等優點，所以成為新興非揮發性記憶體的主流。習知的電阻式非揮發性記憶體的基本結構為底電極、電阻轉態層及頂電極構成的一金屬-絕緣體-金屬(metal-insulator-metal,MIM)疊層結構，且電阻式非揮發性記憶體的電阻轉換(resistive switching，RS)阻值特性為元件的重要特性。然而，電阻式非揮發性記憶體的存取速度、儲存密度、以及可靠度仍受限於氧空缺(oxygen vacancy)分佈區域的控制能力不佳而無法有效的提升。

因此，在此技術領域中，有需要一種非揮發性記憶體及其製造方法，以改善上述缺點。

有鑑於此，本發明提供一種電阻式非揮發性記憶 體裝置及其製造方法，以提升電阻式非揮發性記憶體裝置的可靠度。

本發明之一實施例係提供一種電阻式非揮發性記 憶體裝置。上述電阻式非揮發性記憶體裝置包括一第一電極；一第二電極，設置於上述第一電極上；一電阻轉態層，設置於上述第一電極和上述第二電極之間，其中上述電阻轉態層包括一第一區域，具有一第一氮原子濃度；一第二區域，相鄰於上述第一區域，其中第二區域具有不同於上述第一氮原子濃度的一第二氮原子濃度。

本發明之一實施例係提供一種電阻式非揮發性記 憶體裝置的製造方法。上述電阻式非揮發性記憶體裝置的製造方法包括形成一第一電極材料層；於上述第一電極上形成一電阻轉態材料層；將複數個氮原子植入部分上述電阻轉態材料層中；於上述電阻轉態層上形成一第二電極材料層；利用一第一遮罩，進行一圖案化製程，移除部分上述第二電極材料層、上述電阻轉態材料層和上述第一電極材料層以分別形成一第二電極、一電阻轉態層和一第一電極，其中上述電阻轉態層包括一第一區域，具有一第一氮原子濃度；一第二區域，相鄰於上述第一區域，其中第二區域具有不同於上述第一氮原子濃度的一第二氮原子濃度。

500a、500b‧‧‧電阻式非揮發性記憶體裝置

250a、250b‧‧‧金屬-絕緣體-金屬疊層

200‧‧‧半導體基板

202‧‧‧電路

204、218‧‧‧層間介電層

205、217‧‧‧頂面

206‧‧‧第一電極接觸插塞

216‧‧‧第二電極接觸插塞

208‧‧‧第一電極

210‧‧‧電阻轉態層

212‧‧‧第二電極

208a‧‧‧第一電極材料層

210a‧‧‧電阻轉態材料層

212a‧‧‧第二電極材料層

214‧‧‧阻障襯墊層

220‧‧‧氮原子

222‧‧‧氧空缺

224‧‧‧阻障層

224a‧‧‧阻障材料層

226、238‧‧‧第一光阻圖案

230‧‧‧第二光阻圖案

228‧‧‧遮罩

229、237‧‧‧摻雜製程

232‧‧‧第一區域

234‧‧‧第二區域

236‧‧‧絕緣層

240‧‧‧側壁損傷

242‧‧‧氧原子

第1圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置之剖面示意圖。

第2圖顯示本發明之另一實施例之電阻式非揮發性記憶體裝置之剖面示意圖。

第3~7圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置之中間製程步驟的剖面示意圖。

第8~9圖顯示本發明之另一實施例之電阻式非揮發性記憶體裝置之中間製程步驟的剖面示意圖。

第10~11圖顯示本發明之又一實施例之電阻式非揮發性記憶體裝置之中間製程步驟的剖面示意圖。

第12圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置之剖面示意圖，其顯示位於電阻轉態層中氮原子的分佈具有的一種功效。

第13圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置之剖面示意圖，其顯示位於電阻轉態層中氮原子的分佈具有的另一種功效。

為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。

本發明實施例係提供一種非揮發性記憶體，例如為一電阻式非揮發性記憶體(RRAM)裝置，其於電阻轉態層的導電絲形成區域的外圍部分摻雜多個氮原子，上述多個氮原子 可以做為障壁物，將提供導電絲形成的氧空缺局限於氮原子的所包圍之區域內。位於導電絲形成區域的外圍的氮原子可以防止電阻轉態層在後續製程中因破壞側壁損傷導電絲而降低RRAM的資料保存能力。位於導電絲形成區域的外圍的氮原子可以防止氧原子擴散進入用以形成導電絲的氧空缺而導致RRAM的低電阻狀態電流下降，因而無法讀取RRAM的電阻狀態。

第1圖顯示電阻式非揮發性記憶體(RRAM)裝置 500a之剖面示意圖。如第1圖所示，RRAM裝置500a可設置於例如矽基板之一半導體基板200上，並可連接至設置於半導體基板200上的一電路202。也可於上述半導體基板200上設置其他多種分離之電子元件，上述電子元件可為包括電晶體、二極體、電容、電感、以及其他主動或非主動半導體元件。RRAM裝置500a的主要元件包括一第一電極接觸插塞206、一第一電極208、一電阻轉態層210、一第二電極212和一第二電極接觸插塞216。上述第一電極208、電阻轉態層210和第二電極212係一起構成一金屬-絕緣體-金屬(MIM)疊層250a。

如第1圖所示，第一電極接觸插塞206係設置於上 述半導體基板200上，且電性連接至設置於半導體基板200上的電路202。第一電極接觸插塞206係穿過設置於上述半導體基板200上的層間介電層204。在本發明一些實施例中，電路202係用以對RRAM裝置500a施加操作電壓。電路202可為包括電晶體、二極體、電容、電阻等電子元件組合的電路。第一電極接觸插塞206的材質可包括鎢(W)。

如第1圖所示，第一電極208係設置於上述第一電 極接觸插塞206上，且接觸上述第一電極接觸插塞206。上述第一電極208可視為一底電極208。因此，上述第一電極接觸插塞206可視為一底電極接觸插塞206。在本發明一些實施例中，第一電極208的材質可包括鋁、鈦、氮化鈦或上述組合。可利用電子束真空蒸鍍或濺鍍法形成第一電極208。也可於形成第一電極208期間，於層間介電層204上形成多個導電圖案。

如第1圖所示，第二電極212係設置於上述第一電 極208上方。上述第二電極212可視為一頂電極212。上述第一電極接觸插塞206和第二電極212可具有相同或相似的材質和形成方式。

如第1圖所示，第二電極接觸插塞216係設置於上 述第二電極212上方，且接觸上述第二電極212。上述第二電極接觸插塞216可視為一頂電極接觸插塞216。上述第一電極208和第二電極接觸插塞216可具有相同或相似的材質和形成方式。

如第1圖所示，電阻轉態層210係設置於上述第一 電極208上，且位於上述第一電極208和第二電極212之間。電阻轉態層210接觸上述第一電極208和第二電極212。電阻轉態層210的材質可包括二氧化鉿、氧化鋁、鉻摻雜的鈦酸鍶、鉻摻雜的鋯酸鍶、二氧化鋯薄膜。可利用原子層沉積法(ALD)形成電阻轉態層210。

如第1圖所示，電阻轉態層210可包括彼此相鄰的 一第一區域232和一第二區域234。如第1圖所示，第一區域232 係設計為提供導電絲形成的氧空缺222的分佈區域。因此，第一區域232係大體上位於電阻轉態層210的中間部分。在本發明一些實施例中，第二區域234係圍繞第一區域232，且第二區域234係設計摻雜有氮原子220分佈於其中。第一區域232沿一上視方向與上述第一電極接觸插塞206和上述第二電極接觸插塞216完全重疊，第二區域234沿上述上視方向與上述第一電極接觸插塞206和上述第二電極接觸插塞216完全不重疊。第一區域232具有一第一氮原子濃度，而第二區域234具有不同於上述第一氮原子濃度的一第二氮原子濃度。舉例來說，第一氮原子濃度設計小於該第二氮原子濃度。或者，第一氮原子濃度可設計為零，意即電阻轉態層210的第一區域232不具有氮原子。

第2圖顯示RRAM裝置500b之剖面示意圖。RRAM 裝置500b與RRAM裝置500a的不同處為，RRAM裝置500b更包括一阻障層224，位於電阻轉態層210和第二電極212之間。在本發明一些實施例中，阻障層224可防止位於電阻轉態層210內的氧原子擴散進入第二電極(頂電極)212中。在本發明一些實施例中，阻障層224的材質可包括氮氧化鈦。

接著，將利用第1、3~7圖進一步說明RRAM裝置 500a之製造方法，其中第3~7圖顯示電阻式非揮發性記憶體裝置之中間製程步驟的剖面示意圖。首先，如第3圖所示，提供一半導體基板200，並對其進行RCA(Radio Corporation of America)清洗製程。之後，可利用沉積及圖案化製程，於半導體基板200上形成一電路202。然後，可利用化學氣相沉積法或電漿增強型化學氣相沉積法，全面性沉積一層間介電層204。 然後，可利用例如包括微影法和非等向性蝕刻法之一圖案化製程，於層間介電層204中形成一開口，定義出第一(底)電極接觸插塞206的形成位置。並且，部分電路202會從上述開口中暴露出來。接著，可利用化學氣相沉積法，於開口側壁沉積例如鈦或氮化鈦之阻障層，再於開口中填入例如鎢的導電材料，再進行例如化學機械研磨法之平坦化製程，以移除層間介電層204的頂面205上方多餘的導電材料，以於開口中形成第一(底)電極接觸插塞206。接著，可利用電子束真空蒸鍍或濺鍍法等沉積方式，於層間介電層252上形成一第一電極材料層208a。

之後，如第3圖所示，可利用原子層沉積法(ALD) 之沉積方式，於第一電極材料層208a上成長一電阻轉態材料層210a。可利用原子層沉積法(ALD)形成電阻轉態層210。

如第4圖所示，接著，可進行一塗佈製程，於電阻 轉態材料層210a上全面性形成一第一光阻材料(圖未顯示)。然後，利用一遮罩228，進行一微影製程，將遮罩228的一圖案轉移至上述第一光阻材料，以於電阻轉態材料層210a上形成一第一光阻圖案226。第一光阻圖案226係覆蓋部分電阻轉態材料層210a。

如第5圖所示，接著，利用上述第一光阻圖案226 做為一遮罩，進行一摻雜製程229。上述摻雜製程229係將複數個氮原子220植入未被第一光阻圖案226覆蓋的電阻轉態材料層210a中。被第一光阻圖案226覆蓋的電阻轉態材料層210a中仍會具有氧空缺222。進行上述摻雜製程229之後，可利用濕蝕刻法或電漿灰化法等光阻剝除方式，移除第一光阻圖案226。

然後，如第6圖所示，可對具有氮原子220摻質之 上述電阻轉態材料層210a進行例如快速高溫退火製程法的一退火製程，以活化氮原子220摻質的分佈及修復上述電阻轉態材料層210a的晶格損傷。進行上述退火製程之後，氮原子220摻質會擴散佔據部分氧空缺222。因此，進行上述退火製程之後的上述電阻轉態材料層210a會具有較少的氧空缺222。如第6圖所示，上述電阻轉態材料層210a可包括彼此相鄰的第一區域232和第二區域234。在本發明一些實施例中，第一區域232為用以形成導電絲的氧空缺222的分佈區域。因此第一區域232係大體上位於上述電阻轉態材料層210a的中間部分。第二區域234為氮原子220摻質的分佈區域，第二區域234係圍繞第一區域232。

接著，請再參考第6圖，可利用電子束真空蒸鍍或 濺鍍法等沉積方式，於上述電阻轉態材料層210a上形成一第二電極材料層212。

接著，利用第7圖和第1圖說明定義金屬-絕緣體- 金屬(MIM)疊層250a的形成方式。如第7圖所示，接著，可進行一塗佈製程，於上述第二電極材料層212上形成一第二光阻材料(圖未顯示)。然後，利用進行前述氮原子摻雜製程(第5圖)的上述遮罩228，進行一微影製程，將遮罩228的圖案轉移至上述第二光阻材料，以於上述第二電極材料層212形成一第二光阻圖案230。上述第二光阻圖案230係覆蓋部分第二電極材料層212，以定義後續形成的第二電極212、電阻轉態層210和第一電極208面積和形成位置。電阻轉態材料層210a的第一區域232 和部分第二區域234被上述第二光阻圖案230覆蓋。

之後，請再參考第1圖，利用第7圖所示的上述第 二光阻圖案230做為一遮罩，進行一蝕刻製程，移除未被上述第二光阻圖案230覆蓋的上述第二電極材料層212、電阻轉態材料層210a和第一電極材料層208a，以形成圖案化的第二電極212、電阻轉態層210和第一電極208。第一電極208、電阻轉態層210和第二電極212可共同構成一金屬-絕緣體-金屬疊層250a。金屬-絕緣體-金屬疊層250a中提供氧空缺222分佈之電阻轉態層210的第一區域232係位於第一電極接觸插塞206的正上方。意即，電阻轉態層210的第一區域232與第一電極接觸插塞206沿一上視方向完全重疊。進行上述蝕刻製程之後，可利用濕蝕刻法或電漿灰化法等光阻剝除方式，移除第7圖所示的上述第二光阻圖案230。

之後，請再參考第1圖，可利用原子層沉積法、化 學氣相沉積法之薄膜沉積方式，於上述金屬-絕緣體-金屬疊層250a上順應性形成一阻障襯墊層214。在本發明一些實施例中，阻障襯墊層214係延伸至未被金屬-絕緣體-金屬疊層250a覆蓋的上述層間介電層204的頂面205上，阻障襯墊層214的材質可包括氮化矽。

之後，請再參考第1圖，可再利用化學氣相沉積法 或電漿增強型化學氣相沉積法，全面性沉積一層間介電層218，層間介電層218係覆蓋上述阻障襯墊層214。然後，可利用例如包括微影法和非等向性蝕刻法之一圖案化製程，於層間介電層218及阻障襯墊層214中形成一開口，定義出第二電極接 觸插塞216的形成位置，且使部分第二電極212從上述開口暴露出來。接著，可利用化學氣相沉積法，於開口側壁沉積例如鈦或氮化鈦之阻障層，再於開口中填入例如鎢的導電材料，再進行例如化學機械研磨法之平坦化製程，以移除層間介電層218的頂面217上方多餘的導電材料，以於開口中形成第二電極接觸插塞216。第二電極接觸插塞216係位於金屬-絕緣體-金屬疊層250a中提供氧空缺222分佈之電阻轉態層210的第一區域232的正上方。意即，第二電極接觸插塞216與電阻轉態層210的第一區域232沿一上視方向完全重疊。經過上述製程之後，係完成RRAM裝置500a。

另外，將利用第1、6~9圖進一步說明RRAM裝置 500a之另一製造方法。第8~9圖顯示第1圖所示之RRAM裝置500a之有關形成絕緣層236中間製程步驟的剖面示意圖。上述圖式中的各元件如有與第1、3~5圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。

首先，於第3圖所示的半導體基板200的電路202上 形成第一電極接觸插塞206、208a、第一電極材料層208a及電阻轉態材料層210a。接著，如第8圖所示，可利用原子層沉積法(ALD)、化學氣相沉積法之沉積方式，於電阻轉態材料層210a上形成一絕緣層236。在本發明一些實施例中，絕緣層236可做為後續電阻轉態材料層210a的摻雜製程的屏蔽層或犧牲層。上述絕緣層236可避免後續摻雜製程中因摻質植入電阻轉態材料層210a中而對電阻轉態材料層210a的晶格造成損傷而產生通道效應，因而上述絕緣層236可以幫助控制後續摻雜製程的摻 質植入深度，絕緣層236的材質可包括氧化矽或氮化矽。

請再參考第8圖，接著，可進行一塗佈製程，於絕 緣層236上全面性形成一第一光阻材料(圖未顯示)。然後，利用一遮罩228，進行一微影製程，將遮罩228的一圖案轉移至上述第一光阻材料，以於絕緣層236上形成一第一光阻圖案238，第一光阻圖案238係覆蓋部分絕緣層236。

接著，如第9圖所示，利用上述第一光阻圖案238 做為一遮罩，進行一摻雜製程237，上述摻雜製程237係將複數個氮原子220植入未被第一光阻圖案226覆蓋的電阻轉態材料層210a中。上述絕緣層236可以精確地控制摻雜製程237的氮原子220摻質植入深度。被第一光阻圖案238覆蓋的電阻轉態材料層210a中仍會具有氧空缺222。進行上述摻雜製程238之後，可利用濕蝕刻法或電漿灰化法等光阻剝除方式，移除第一光阻圖案238。

然後，可對如第9圖所示之具有氮原子220摻質之 上述電阻轉態材料層210a進行例如快速高溫退火製程法的一退火製程，以活化氮原子220摻質的分佈及修復上述電阻轉態材料層210a的晶格損傷。進行上述退火製程之後，氮原子220摻質會擴散佔據部分氧空缺222。因此，進行上述退火製程之後的上述電阻轉態材料層210a會具有較少的氧空缺222。

進行上述退火製程之後，可利用濕蝕刻法，以稀釋氫氟酸做為蝕刻劑，移除如第9圖所示之上述絕緣層236。

接著，請再參考第6圖，可利用電子束真空蒸鍍或濺鍍法等沉積方式，於上述電阻轉態材料層210a上形成一第二 電極材料層212。如第6圖所示，上述電阻轉態材料層210a可包括彼此相鄰的第一區域232和第二區域234。第一區域232為用以形成導電絲的氧空缺222的分佈區域。因此，在本發明一些實施例中，第一區域232係大體上位於上述電阻轉態材料層210a的中間部分。第二區域234為氮原子220摻質的分佈區域，第二區域234係圍繞第一區域232。

接著，再利用第7圖和第1圖的製程來定義金屬-絕 緣體-金屬(MIM)疊層250a，並於金屬-絕緣體-金屬疊層250a上形成層間介電層218及穿過層間介電層218的第二電極接觸插塞216。上述金屬-絕緣體-金屬疊層250a、層間介電層218、第二電極接觸插塞216的形成方式和材質可參考前面的相關敍述。經過上述製程之後，係完成RRAM裝置500a。

另外，將利用第2~5、10~11圖進一步說明RRAM裝 置500b之製造方法。第10~11圖顯示第2圖所示之RRAM裝置500b之有關形成阻障層224之中間製程步驟的剖面示意圖。阻障層224具有防止位於電阻轉態層210內的氧原子擴散進入第二電極(頂電極)212的功能。上述圖式中的各元件如有與第1、6~8圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。

首先，於第3圖所示的半導體基板200的電路202上 形成第一電極接觸插塞206、208a、第一電極材料層208a及電阻轉態材料層210a之後，進行如第4圖所示的微影製程，於電阻轉態材料層210a上形成一第一光阻圖案226。接著，進行如第5圖所示之摻雜製程229。之後，可對如第5圖所示之具有氮 原子220摻質之上述電阻轉態材料層210a進行一退火製程。接著，請參考第10圖，可利用電子束真空蒸鍍或濺鍍法等沉積方式，於上述電阻轉態材料層210a上形成一阻障材料層224a。

接著，請再參考第10圖，可利用電子束真空蒸鍍 或濺鍍法等沉積方式，於上述阻障材料層224a上形成一第二電極材料層212。如第10圖所示，上述電阻轉態材料層210a可包括彼此相鄰的第一區域232和第二區域234，第一區域232係大體上位於上述電阻轉態材料層210a的中間部分，第二區域234係圍繞第一區域232。

接著，利用第11圖和第2圖說明定義金屬-絕緣體- 金屬疊層250b及RRAM裝置500b的形成方式。如第11圖所示，接著，可進行一塗佈製程，於上述第二電極材料層212上形成一第二光阻材料(圖未顯示)。然後，利用進行前述氮原子摻雜製程(第5圖)的上述遮罩228，進行一微影製程，將遮罩228的圖案轉移至上述第二光阻材料，以於上述第二電極材料層212形成一第二光阻圖案230，上述第二光阻圖案230係覆蓋部分第二電極材料層212，以定義後續形成的第二電極212、阻障層224、電阻轉態層210和第一電極208面積和形成位置。電阻轉態材料層210a的第一區域232和部分第二區域234被上述第二光阻圖案230覆蓋。

之後，請再參考第2圖，利用第11圖所示的上述第 二光阻圖案230做為一遮罩，進行一蝕刻製程，移除未被上述第二光阻圖案230覆蓋的上述第二電極材料層212、阻障材料層224a、電阻轉態材料層210a和第一電極材料層208a，以形成圖 案化的第二電極212、阻障層224、電阻轉態層210和第一電極208。第一電極208、電阻轉態層210、阻障層224和第二電極212可共同構成一金屬-絕緣體-金屬疊層250b。在本發明一些實施例中，金屬-絕緣體-金屬疊層250b中的第一區域232係位於第一電極接觸插塞206的正上方。意即，電阻轉態層210的第一區域232與第一電極接觸插塞206沿一上視方向完全重疊。另外，阻障層224係位於電阻轉態層210和第二(頂)電極212之間。進行上述蝕刻製程之後，可利用濕蝕刻法或電漿灰化法等光阻剝除方式，移除第11圖所示的上述第二光阻圖案230。

之後，請再參考第2圖，可利用原子層沉積法、化 學氣相沉積法之薄膜沉積方式，於上述金屬-絕緣體-金屬疊層250b上順應性形成一阻障襯墊層214。在本發明一些實施例中，阻障襯墊層214係延伸至未被金屬-絕緣體-金屬疊層250b覆蓋的上述層間介電層204的頂面205上。本發明一些實施例中，阻障襯墊層214的材質可包括氮化矽。

之後，請再參考第2圖，可再利用化學氣相沉積法 或電漿增強型化學氣相沉積法，全面性沉積一層間介電層218。在本發明一些實施例中，層間介電層218係覆蓋上述金屬-絕緣體-金屬疊層250b。然後，可利用例如包括微影法和非等向性蝕刻法之一圖案化製程，於層間介電層218及阻障襯墊層214中形成一開口，定義出第二電極接觸插塞216的形成位置，且使部分第二電極212從上述開口暴露出來。接著，可利用化學氣相沉積法，於開口側壁沉積例如鈦或氮化鈦之阻障層，再於開口中填入例如鎢的導電材料，再進行例如化學機械研磨法 之平坦化製程，以移除層間介電層218的頂面217上方多餘的導電材料，以於開口中形成第二電極接觸插塞216。第二電極接觸插塞216係位於金屬-絕緣體-金屬疊層250b的第一區域232的正上方。意即，第二電極接觸插塞216與電阻轉態層210的第一區域232沿一上視方向完全重疊。經過上述製程之後，係完成本發明一實施例之RRAM裝置500b。

另外，將利用第2~3、8~9、10~11圖進一步說明本 發明實施例之RRAM裝置500b之另一製造方法，其於中間製程會形成絕緣層236，其可幫助控制後續摻雜製程的摻質植入深度。第8~9圖顯示第1圖所示之電阻式非揮發性記憶體裝置500b之有關形成絕緣層236中間製程步驟的剖面示意圖。另外，第10~11圖顯示第2圖所示之電阻式非揮發性記憶體裝置500b之有關形成阻障層224之中間製程步驟的剖面示意圖。上述圖式中的各元件如有與第1、6~7圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。

首先，於第3圖所示的半導體基板200的電路202上 形成第一電極接觸插塞206、208a、第一電極材料層208a及電阻轉態材料層210a。第一電極接觸插塞206、208a、第一電極材料層208a及電阻轉態材料層210a的材質和形成方式可參考前面的相關敍述，在此不做重複說明。接著，如第8圖所示，於電阻轉態材料層210a上形成一絕緣層236。絕緣層236的材質和形成方式可參考前面的相關敍述，在此不做重複說明。之後，利用遮罩228進行微影製程，於絕緣層236上形成第一光阻圖案238。

接著，如第9圖所示，利用上述第一光阻圖案238 做為一遮罩，進行摻雜製程237，將複數個氮原子220植入未被第一光阻圖案226覆蓋的電阻轉態材料層210a中。被第一光阻圖案238覆蓋的電阻轉態材料層210a中仍會具有氧空缺222。之後，移除第一光阻圖案238。在本發明一些實施例中，移除第一光阻圖案238的方式可參考前面的相關敍述，在此不做重複說明。

然後，可對如第9圖所示之具有氮原子220摻質之 上述電阻轉態材料層210a進行退火製程，以活化氮原子220摻質的分佈及修復上述電阻轉態材料層210a的晶格損傷。進行上述退火製程之後，氮原子220摻質會擴散佔據部分氧空缺222。 之後，移除如第9圖所示之上述絕緣層236。移除絕緣層236的方式可參考前面的相關敍述，在此不做重複說明。

接著，請參考第10圖，於上述電阻轉態材料層210a 上形成阻障材料層224a。之後，於上述阻障材料層224a上形成第二電極材料層212。阻障材料層224a和第二電極材料層212的材質和形成方式可參考前面的相關敍述，在此不做重複說明。 如第10圖所示，上述電阻轉態材料層210a的第一區域232為用以形成導電絲的氧空缺222的分佈區域，第二區域234為氮原子220摻質的分佈區域，第二區域234係圍繞第一區域232。

接著，利用第11圖和第2圖所述的製程來定義金屬 -絕緣體-金屬疊層250b及形成最終的RRAM裝置500b。定義金屬-絕緣體-金屬疊層250b及形成RRAM裝置500b的方式可參考前面的相關敍述，在此不做重複說明。

第12圖顯示電阻式非揮發性記憶體裝置之金屬-絕 緣體-金屬疊層250a剖面示意圖，其顯示位於電阻轉態層210中氮原子220的分佈具有的一種功效。如第12圖所示，由於氮原子220係分佈於電阻轉態層210的外圍部分(第二部分234)，所以氮原子220可視為包圍用以形成導電絲的氧空缺222的障壁物，使氧空缺222局限分佈於電阻轉態層210的中間部分(第一部分232)並遠離於電阻式非揮發性記憶體裝置250a的側壁。因此，當進行定義電阻式非揮發性記憶體裝置250a位置及面積的蝕刻製程時，上述蝕刻製程會對電阻式非揮發性記憶體裝置之金屬-絕緣體-金屬疊層250a造成的側壁損傷240並不會影響氧空缺222的分佈區域(第一部分232)而對導電絲造成損傷。所以，分佈於電阻轉態層210的外圍部分(第二部分234)的氮原子220係有助於降低於電阻式非揮發性記憶體裝置的電漿誘發損傷，因而可提升電阻式非揮發性記憶體裝置的資料保存能力。

第13圖顯示電阻式非揮發性記憶體裝置之金屬-絕 緣體-金屬疊層250a剖面示意圖，其顯示位於電阻轉態層210中氮原子220的分佈具有的另一種功效。如第13圖所示，由於氮原子220係分佈於電阻轉態層210的外圍部分(第二部分234)，所以氮原子220可視為包圍用以形成導電絲的氧空缺222的障壁物(barrier)，使氧空缺222局限分佈於電阻轉態層210的中間部分(第一部分232)並遠離於電阻式非揮發性記憶體裝置250a的側壁。因此，當電阻式非揮發性記憶體裝置在高溫狀態下，多餘的氧原子在擴散進入電阻轉態層210時會被做為障壁物的氮原子220阻擋而僅會分佈於接近電阻式非揮發性記憶體裝置 250a的側壁位置(第13圖中氧原子242的分佈位置)，多餘的氧原子無法佔據位於電阻轉態層210的中間部分(第一部分232)的氧空缺222。所以，分佈於電阻轉態層210的外圍部分(第二部分234)的氮原子220係有助於改善因氧原子佔據氧空缺所造成的低電阻狀態之電流值下降、低形成電流、低設定電流等可靠度問題，且可提升電阻式非揮發性記憶體裝置的資料保存能力。

本發明實施例係提供一種電阻式非揮發性記憶體 裝置及其製造方法。電阻式非揮發性記憶體裝置係於接近電阻轉態層側壁的的外圍部分摻雜多個氮原子。上述多個氮原子可以做為障壁物，將提供導電絲形成的氧空缺局限分佈於電阻轉態層的中間部分並遠離於電阻式非揮發性記憶體裝置的側壁。位於導電絲形成區域的外圍的氮原子可以防止電阻轉態層在後續蝕刻製程中因破壞側壁損傷導電絲而降低RRAM的資料保存能力。位於導電絲形成區域的外圍的氮原子可以防止氧原子擴散進入用以形成導電絲的氧空缺而導致RRAM的低電阻狀態電流下降，因而無法讀取RRAM的電阻狀態。並且，位於導電絲形成區域的外圍的氮原子摻質可改善氧原子在擴散進入電阻轉態層造成的低形成電流、低設定電流等可靠度問題。因而可提升電阻式非揮發性記憶體裝置的資料保存能力。再者，用以進行氮原子摻雜製程係與定義金屬-絕緣體-金屬疊層的圖案化製程係共用同一遮罩。所以，電阻式非揮發性記憶體裝置的製造方法可在不增加製程成本的情況下，提升電阻式非揮發性記憶體裝置的可靠度。

雖然本發明已以實施例揭露於上，然其並非用以 限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

500a‧‧‧電阻式非揮發性記憶體裝置

250a‧‧‧金屬-絕緣體-金屬疊層

200‧‧‧半導體基板

202‧‧‧電路

204、218‧‧‧層間介電層

205、217‧‧‧頂面

206‧‧‧第一電極接觸插塞

208‧‧‧第一電極

210‧‧‧電阻轉態層

212‧‧‧第二電極

214‧‧‧阻障襯墊層

216‧‧‧第二電極接觸插塞

220‧‧‧氮原子

222‧‧‧氧空缺

232‧‧‧第一區域

234‧‧‧第二區域

Claims (17)

1. 一種電阻式非揮發性記憶體裝置，包括：一第一電極；一第二電極，設置於該第一電極上；以及一電阻轉態層，設置於該第一電極和該第二電極之間，其中該電阻轉態層包括：一第一區域，具有一第一氮原子濃度；以及一第二區域，相鄰於該第一區域，其中第二區域具有不同於該第一氮原子濃度的一第二氮原子濃度。
2. 如申請專利範圍第1項所述之電阻式非揮發性記憶體裝置更包括一阻障層，位於該電阻轉態層和該第二電極之間。
3. 如申請專利範圍第1項所述之電阻式非揮發性記憶體裝置，更包括：一第一電極接觸插塞，設置於該第一電極下方，其中該第一電極接觸該第一電極接觸插塞；以及一第二電極接觸插塞，設置於該第二電極上方，其中該第二電極接觸該第二電極接觸插塞。
4. 如申請專利範圍第3項所述之電阻式非揮發性記憶體裝置，其中該第一區域沿一上視方向與該第一電極接觸插塞和該第二電極接觸插塞完全重疊。
5. 如申請專利範圍第4項所述之電阻式非揮發性記憶體裝置，其中該第一氮原子濃度小於該第二氮原子濃度。
6. 如申請專利範圍第3項所述之電阻式非揮發性記憶體裝置，其中該第二區域沿一上視方向與該第一電極接觸插塞 和該第二電極接觸插塞完全不重疊。
7. 一種電阻式非揮發性記憶體裝置的製造方法，包括下列步驟：形成一第一電極材料層；於該第一電極上形成一電阻轉態材料層；將複數個氮原子植入部分該電阻轉態材料層中；於該電阻轉態層上形成一第二電極材料層；以及利用一第一遮罩，進行一圖案化製程，移除部分該第二電極材料層、該電阻轉態材料層和該第一電極材料層以分別形成一第二電極、一電阻轉態層和一第一電極，其中該電阻轉態層包括：一第一區域，具有一第一氮原子濃度；以及一第二區域，相鄰於該第一區域，其中第二區域具有不同於該第一氮原子濃度的一第二氮原子濃度。
8. 如申請專利範圍第7項所述之電阻式非揮發性記憶體裝置的製造方法，其中形成該第二電極材料層之前更包括進行一退火製程。
9. 如申請專利範圍第7項所述之電阻式非揮發性記憶體裝置的製造方法，其中將該些氮原子植入部分該電阻轉態材料層中包括：於該電阻轉態材料層上形成一第一光阻材料；利用該第一遮罩，進行一微影製程，將該第一遮罩的一圖案轉移至該第一光阻材料，以於該電阻轉態材料層上形成一第一光阻圖案，該第一光阻圖案係覆蓋部分該電阻轉態 材料層；利用該第一光阻圖案做為一遮罩，進行一摻雜製程，將複數個氮原子植入未被該光阻圖案覆蓋的該電阻轉態材料層；以及移除該第一光阻圖案。
10. 如申請專利範圍第9項所述之電阻式非揮發性記憶體裝置的製造方法，其中形成該第二電極材料層之後更包括：於該第二電極材料層上形成一第二光阻材料；利用該第一遮罩，進行一微影製程，將該第一遮罩的一圖案轉移至該第二光阻材料，以於該第二電極材料層上形成一第二光阻圖案，該第二光阻圖案係覆蓋部分該第二電極材料層；利用該第二光阻圖案做為一遮罩，進行一蝕刻製程，移除未被該第二光阻圖案覆蓋的該第二電極材料層、該電阻轉態材料層和該第一電極材料層以分別形成該第二電極、該電阻轉態層和該第一電極，其中該第一電極、該電阻轉態層和該第二電極係構成一金屬-絕緣體-金屬疊層；以及移除該第二光阻圖案。
11. 如申請專利範圍第8項所述之電阻式非揮發性記憶體裝置的製造方法，其中形成該電阻轉態材料層之後更包括於電阻轉態材料層上形成一絕緣層，且其中進行該退火製程之後更包括移除該絕緣層。
12. 如申請專利範圍第8項所述之電阻式非揮發性記憶體裝置的製造方法，其中進行該退火製程之後更包括於電阻轉態 材料層上形成一阻障材料層。
13. 如申請專利範圍第7項所述之電阻式非揮發性記憶體裝置的製造方法，其中形成該第一電極材料層之前更包括：形成一第一電極接觸插塞，其中該第一電極材料層接觸該第一電極接觸插塞。
14. 如申請專利範圍第13項所述之電阻式非揮發性記憶體裝置的製造方法，其中形成進行該圖案化製程之後更包括：於該第二電極上形成一第二電極接觸插塞，其中該第二電極接觸該第二電極接觸插塞。
15. 如申請專利範圍第14項所述之電阻式非揮發性記憶體裝置的製造方法，其中該第一區域沿一上視方向與該第一電極接觸插塞和該第二電極接觸插塞完全重疊。
16. 如申請專利範圍第15項所述之電阻式非揮發性記憶體裝置的製造方法，其中該第一氮原子濃度小於該第二氮原子濃度。
17. 如申請專利範圍第14項所述之電阻式非揮發性記憶體裝置的製造方法，其中該第二區域沿一上視方向與該第一電極接觸插塞和該第二電極接觸插塞完全不重疊。