CN114220915A - 一种半导体集成电路器件及其制造方法 - Google Patents
一种半导体集成电路器件及其制造方法 Download PDFInfo
- Publication number
- CN114220915A CN114220915A CN202111388509.4A CN202111388509A CN114220915A CN 114220915 A CN114220915 A CN 114220915A CN 202111388509 A CN202111388509 A CN 202111388509A CN 114220915 A CN114220915 A CN 114220915A
- Authority
- CN
- China
- Prior art keywords
- layer
- thermal insulation
- insulation layer
- bump structure
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000009413 insulation Methods 0.000 claims abstract description 101
- 230000008859 change Effects 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 16
- 238000005192 partition Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000004321 preservation Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 17
- 230000015654 memory Effects 0.000 abstract description 10
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 240
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- 238000000151 deposition Methods 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 239000010936 titanium Substances 0.000 description 18
- 239000010949 copper Substances 0.000 description 12
- 239000003989 dielectric material Substances 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 6
- 229910000480 nickel oxide Inorganic materials 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 3
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 3
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 3
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件通过将阻变层覆盖在凸块结构的外侧，因为在其工艺制备过程中该层不会被蚀刻工艺损伤，所以避免了在电操作过程中由蚀刻工艺破坏形成的强壮且单一导电细丝的可能性。此外，该半导体集成电路器件增加了全面覆盖器件的热保温层(TEL)使得器件更容易形成多条弱导电细丝，从而达到调节脉冲控制电导连续变化的目的，进而可更好地作为模拟型存储器，应用于CIM等场景。
Description
技术领域
本申请涉及半导体器件领域，尤其涉及一种阻变存储器(RRAM)及其制造方法。
背景技术
RRAM的基本结构包括阻变层和位于阻变层两侧的电极。其中，阻变层多为各种氧化薄膜材料，例如过渡金属氧化物(TMO)，在外加电压的作用下，阻变层的电阻状态可在高阻态和低阻态之间进行转变，而不同阻态之间的转变主要是通过导电细丝的形成和断裂来实现的。
由于低功耗、结构简单、擦写速度快等优势，RRAM不仅可以作为新型非易失存储器在数字型(digital)存储器领域占据一席之地，而且还可以实现电导双向可调的模拟型(analog)存储器，通过简单的乘加运算就可以实现计算存储一体化CIM(computing inmemory)，在人工神经网络领域有着巨大的应用潜力。
与数字型的RRAM不同，模拟型的RRAM在器件上会施加连续的电脉冲使其电导呈现连续的多阶变化，特别是在SET和RESET过程中不希望出现电导跳变的情况。因此，要求RRAM在生成导电细丝时，最好是生成多条分布较为均匀的弱导电细丝。
然而，在主流的RRAM实现过程当中，在定义RRAM单元大小时，RRAM阻变层的边缘部分被蚀刻工艺损伤，导致导电细丝更容易分布在RRAM的边缘部分。如果阻变层边缘部分得损伤过多，则很容易在边缘形成强壮的导电细丝。在这种情况下，细丝的形成和断开会导致电导的跳变的情况，不能很好地满足模拟型存储器的要求，导致CIM性能不佳。
发明内容
针对上述技术问题，本申请人创造性地提供了一种半导体集成电路器件及其制备方法。
根据本申请实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：凸块结构，凸块结构在水平方向设置有介质层；第一热保温层(ThermalEnhance Layer，TEL)，位于凸块结构的下方；阻变层，覆盖在凸块结构的顶部和侧壁外部；第二热保温层，覆盖在阻变层的顶部和侧壁外部，与第一热保温层共同形成对阻变层和凸块结构的全覆盖。
可选地，凸块结构还包括：储氧层(Oxygen Ion Reservoir，OIR)，位于介质层下方。
可选地，该半导体集成电路器件还包括第一金属层和第二金属层，第一金属层与第一热保温层连接；第二金属层与第二热保温层连接。
可选地，第一热保温层位于阻变层的内侧，相应地，第一金属层与第一热保温层连接，包括：第一金属层连接通过通孔(Via)与第一热保温层连接。
可选地，第一热保温层位于阻变层的内侧，相应地，第一金属层与第一热保温层连接，包括：第一金属层连接直接与第一保温层连接。
可选地，热保温层的材料包括氮化钽(TaN)。
根据本申请实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取带有第一金属层的衬底；在第一金属层之上形成第一热保温层；在第一热保温层之上形成在水平方向设置有介质层的凸块结构；在凸块结构的上方形成阻变层，使阻变层覆盖在凸块结构的顶部和侧壁外部；在阻变层的上方形成第二热保温层，使第二热保温层覆盖在阻变层的顶部和侧壁外部；对覆盖有阻变层和第二热保温层的凸块结构进行隔断处理，使隔断发生于凸块结构外围的平坦处以确保凸块结构侧壁外部的阻变层和第二热保温层完整无损。
可选地，在对覆盖有阻变层和第二热保温层的凸块结构进行隔断处理之后，该方法还包括：在覆盖有阻变层和第二热保温层的凸块结构之上制造第二金属层与第二热保温层连接。
可选地，在第一金属层之上形成第一热保温层，包括：在第一金属层之上形成通孔；在通孔之上形成第一热保温层。
可选地，热保温层的材料包括氮化钽(TaN)，相应地，形成热保温层的工艺包括：物理气相沉积工艺(PVD)，化学气相沉积工艺(CVD)，或原子层沉积工艺(ALD)。
本申请实施例一种半导体集成电路器件及其制造方法，该半导体集成电路器件通过将阻变层覆盖在凸块结构的外侧，因为在其工艺制备过程中该层不会被蚀刻工艺损伤，所以避免了在电操作过程中由蚀刻工艺破坏形成的强壮且单一导电细丝的可能性。此外，该半导体集成电路器件增加了全面覆盖器件的热保温层使得器件更容易形成多条弱导电细丝，从而达到通过脉冲连续控制电导连续变化的目的，进而可更好地作为模拟型存储器，应用于CIM等场景。
需要理解的是，本申请实施例的实施并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本申请实施例的其他实施方式还能够实现上面未提到的有益效果。
附图说明
通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本申请半导体集成电路器件一实施例的结构剖面示意图；
图2示出了本申请半导体集成电路器件另一实施例的结构剖面示意图；
图3示出了本申请半导体集成电路器件一实施例制造过程示意图；
图4示出了图1所示实施例的制造过程示意图；
图5示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图6示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图7示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图8示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图9示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图10示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图11示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图12示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图13示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图14示出了图1所示实施例的制造过程中某一阶段的结构剖面示意图；
图15示出了图2所示实施例的制造过程示意图；
图16示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图17示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图18示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图19示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图20示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图21示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图22示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图23示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图24示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图25示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图；
图26示出了图2所示实施例的制造过程中某一阶段的结构剖面示意图。
具体实施方式
为使本申请的目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本申请半导体集成电路器件一实施例的结构剖面示意图。如图1所示，该半导体集成电路器件包括：凸块结构，凸块结构在水平方向设置有介质层107；第一热保温层105(Thermal Enhance Layer，TEL)，位于凸块结构的下方；阻变层108，覆盖在凸块结构的顶部和侧壁外部；第二热保温层109，覆盖在阻变层的顶部和侧壁外部，与第一热保温层共同形成对阻变层和凸块结构的全覆盖。
凸块结构，该凸块结构在水平方向设置有介质层107；阻变层108，覆盖在凸块结构的顶部和侧壁外部；第二热保温层109，覆盖在阻变层108的顶部和侧壁外部；第一热保温层105，位于凸块结构的下方，与第二热保温层109共同形成对阻变层108和凸块结构的全覆盖。
在本申请实施例中，凸块结构包括介质层107和储氧层106。该凸块结构可以是倒梯形体、长方体或正方体等。因为凸块结构凸起的部分有一定高度，故而可以在凸块结构的侧壁外部沉积阻变材料得到竖立的阻变层(阻变层108覆盖在凸块结构侧壁外部的部分)。在进行后续的刻蚀操作时，可以对处于凸块结构外围平坦部分的阻变层进行刻蚀，而使覆盖在凸块结构顶部和侧壁外部的阻变层部分保持完好，从而不会因为刻蚀产生的损伤在阻变层内形成较强的导电细丝。
如图1所示，在凸块结构顶部和侧壁外部的阻变层部分会形成一个折角，而通常在折角部分会形成较强的导电细丝。为此，本申请实施例在凸块结构中设置有介质层107，并使其处于在水平方向。
如此，介质层107可以在折角部分的阻变层和底电极之间形成隔离，就不会在折角部分的阻变层内形成较强的导电细丝。
介质层的材料可以是二氧化硅(SiO2)，氮化硅(SiN)等绝缘金属氧化物或者氮化物。
此外，本申请实施例在凸块结构中，还设置有储氧层106。储氧层106，位于介质层107的下方，用于吸引或储备更多的氧，以使导电细丝的形成更为容易和更加稳定。储氧层的常用材料包括钛(Ti)、铪(Hf)、锆(Zr)的至少一种。
需要说明的是，储氧层106的设置是为了使导电细丝形成的效果更好，但并不是必须的，也可以不设置储氧层106。
如图1所示，阻变层108覆盖在凸块结构顶部和侧壁外部，可使用任何适用的阻变材料，例如，氧化铝(AlO)、氧化铜(CuO)、氧化铪(HfO)、氧化钼(MoO)、氧化镍(NiO)、氧化钽(TaO)、氧化钛(TiO)、氧化锌(ZnO)、氧化锆(ZrO)和氧化钨(WO)等阻变材料中的一种或多种。
如图1所示，在阻变层108的顶部和侧壁外部还覆盖有第二热保温层109；而在凸块结构的下方还设置有第一热保温层105。
在图1所示的实施例中，第一热保温层105与凸块结构中的介质层107形成上下叠加结构，一同位于阻变层108的内侧，与第二热保温层109形成了对阻变层108和凸块结构的全覆盖。
由于，增温可使导电细丝的形成更为容易，而对阻变层和凸块结构的全覆盖不仅可以取得更佳的保温效果，还可以使温度在阻变层的分布更为均匀。从而可形成多条弱导电细丝，易于通过脉冲连续控制电导发生连续变化。
其中，常用的热保温层材料包括：氮化钽(TaN)和/或氮化钛(TiN)等。其中，氮化钽(TaN)的热导率较低，热保温效果更佳。
此外，在图1所示的实施例中，还包括第二金属层111和第一金属层101，第二金属层111与第二热保温层109连接；第一金属层101，通过通孔104与第一热保温层105连接。
其中，第二金属层111和第一金属层102，可以是任何适用的金属材料，包括铝(Al)、金(Au)、铜(Cu)、铂金(Pt)、氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钨(W)和氮化钨(WN)等材料中的一种或多种。
如此，在第二金属层或第一金属层上施加电压，即可在阻变层108竖立的部分形成多条较弱的导电细丝，从而可以作为模拟型存储器，取得更好的CIM性能。
图2示出了本申请半导体集成电路器件另一实施例的结构剖面示意图。如图2所示，该半导体集成电路器件包括：凸块结构，该凸块结构在水平方向设置有介质层207；第一热保温层205，位于凸块结构的下方；阻变层208，覆盖在凸块结构的顶部和侧壁外部；第二热保温层209，覆盖在阻变层208的顶部和侧壁外部，与第一热保温层205共同形成对阻变层208和凸块结构的全覆盖。
与图1所示的实施例类似，在图2所示的实施例中的凸块结构中，除了设置有介质207层之外，还设置有储氧层206。
此外，在图2所示的实施例中，也包括第二金属层211和第一金属层201，第二金属层211与第二热保温层209连接；第一金属层201直接与第一热保温层205连接。
但在图2所示的实施例中，第一热保温层205位于阻变层108的下方，替代通孔直接与第一金属层201连接。
采用这一结构，第一热保温层205同样可以与第二热保温层209共同形成对阻变层208和凸块结构的全覆盖，且由于第一热保温层205替代Via直接与第一金属层201连接，可进一步省去制造Via的步骤，并使整个半导体器件的高度更低，能更好地满足微缩化需求。
在图1和图2所示的实施例中，阻变层覆盖在凸块结构的顶部和侧壁外部，其中，由于凸块结构中水平方向设置的介质层在覆盖在凸块结构顶部的阻变层部分和顶电极之间形成电隔离，导电细丝主要形成在覆盖在凸块结构侧壁外部竖立的阻变层部分，而这部分阻变层是通过沉积形成的，不会因后续的刻蚀工艺受到损坏。因此，在阻变层内不会形成较强的导电细丝。
由于第二热保温层覆盖在阻变层的顶部和侧壁外部，第一热保温层位于凸块结构的下方，形成对所述阻变层和所述凸块结构的全覆盖。在通电后，可以使阻变层的温度更高且温度分布更为均匀，也就更容易形成多条弱导电细丝，从而达到通过脉冲连续控制电导连续变化的目的，进而可更好地作为模拟型存储器应用于CIM等场景。
进一步地，本申请还提供一种半导体集成电路器件的制造方法，如图3所示，该方法包括：步骤S310，获取带有第一金属层的衬底；步骤S320，在第一金属层之上形成第一热保温层；步骤S330，在第一热保温层之上形成在水平方向设置有介质层的凸块结构；步骤S340，在凸块结构的上方形成阻变层，使阻变层覆盖在凸块结构的顶部和侧壁外部；步骤S350，在阻变层的上方形成第二热保温层，使第二热保温层覆盖在阻变层的顶部和侧壁外部；步骤S360，对覆盖有阻变层和第二热保温层的凸块结构进行隔断处理，使隔断发生于凸块结构外围的平坦处以确保凸块结构侧壁外部的阻变层和第二热保温层完整无损。
在步骤S310中，带有第一金属层的衬底，该元器件主要为本申请实施例半导体集成电路器件提供用于通电和施加电压的第一金属层，并在其之上制造本申请实施例半导体集成电路器件。
制造带有第一金属层的衬底，可采用现有任意适用的制备方法。
在步骤S320中，在第一金属层之上形成第一热保温层时，可采用任何适用的沉积工艺在第一金属层之上沉积任何适用的热保温层材料。其中，常用的沉积工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
其中，所选用的沉积工艺通常取决于所选用的热保温层材料。例如，若选择氮化钽(TaN)作为热保温层材料，则比较适合采用物理沉积工艺或原子层沉积工艺。
在步骤S330中，形成凸块结构的工序通常包括：逐层沉积凸块内所设计的各功能层，例如，储氧层和介质层；之后，进行先光刻再蚀刻得到设计的凸块结构。
在步骤340中，形成阻变层的工艺主要包括使用任何适用的沉积工艺沉积任何适用的阻变层材料。
在步骤350中，形成第二热保温层的工艺主要包括使用任何适用的沉积工艺沉积任何适用的热保温层材料。
在步骤360中，进行隔断处理的工艺通常是先光刻再蚀刻，特别需要注意的是，再进行隔断处理时，务必使隔断发生于凸块结构外围的平坦处以确保凸块结构侧壁外部的阻变层和第二热保温层完整无损，并在存储单元之间形成隔断，避免短路。
之后，还可在覆盖有阻变层和第二热保温层的凸块结构之上制造第二金属层与第二热保温层连接。这一工艺也可采用任何适用的现有工艺，故在此不再赘述。
图4示出了制造图1所示的半导体集成电路器件的主要过程，包括：
步骤S4010，获取带有第一金属层101的衬底102，并在其之上沉积金属层间介质(Inter Metal Dielectric，IMD)材料103；
第一金属层的材料可以是铝(Al)、金(Au)、铜(Cu)、铂金(Pt)、氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钨(W)和氮化钨(WN)等材料中的一种或多种。
金属层间介质材料可以是现有常用的介质材料，例如，二氧化硅(SiO2)，氮化硅(SiN)等绝缘金属氧化物或者氮化物。
步骤S4020，使用蚀刻工艺对衬底的电介质层102进行蚀刻得到通孔104，并在通孔104内沉积金属材料，得到如图5所示的结构；
其中，金属材料可以是铝(Al)、金(Au)、铜(Cu)、铂金(Pt)、氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钨(W)和氮化钨(WN)等材料中的一种或多种。
步骤S4030，沉积第一热保温层105、储氧层106和介质层107得到如图6所示的结构；
其中，第一热保温层材料可以是氮化钽(TaN)、氮化钛(TiN)等；
储氧层材料可以是钛(Ti)、铪(Hf)和锆(Zr)中的至少一种；
介质层材料可以是二氧化硅(SiO2)或氮化硅(SiN)等。
步骤S4040，对第一热保温层105、储氧层106和介质层107进行先光刻再蚀刻，得到图7所示的结构；
步骤S4050，沉积阻变层材料108，得到图8所示的结构；
阻变层材料可以是氧化铝(AlO)、氧化铜(CuO)、氧化铪(HfO)、氧化钼(MoO)、氧化镍(NiO)、氧化钽(TaO)、氧化钛(TiO)、氧化锌(ZnO)、氧化锆(ZrO)和氧化钨(WO)等阻变材料中的一种或多种。
步骤S4060，沉积第二热保温层109，得到图9所示的结构；
第二热保温层材料可以氮化钽(TaN)和/或氮化钛(TiN)等低导热率材料；
步骤S4070，沉积金属层间介质110，得到图10所示的结构；
金属层间介质材料可以是现有常用的介质材料，例如，二氧化硅(SiO2)，氮化硅(SiN)等绝缘金属氧化物或者氮化物。
步骤S4080，对金属层间介质110进行磨平，得到图11所示的结构；
磨平工艺可以采用化学机械抛光(Chemical-Mechanical Polishing，CMP)；
步骤S4090，通过先光刻再蚀刻的工艺，对第一热保温层109位于凸块结构外围平坦位置的部分进行隔断，得到图12所示的结构；
步骤S4100，沉积金属层间介质110，得到图13所示的结构；
金属层间介质材料可以是现有常用的介质材料，例如，二氧化硅(SiO2)，氮化硅(SiN)等绝缘金属氧化物或者氮化物。
步骤S4110，对金属层间介质110进行磨平，得到图14所示的结构；
磨平工艺可以采用化学机械抛光(Chemical-Mechanical Polishing，CMP)；
步骤S4120，沉积第二金属层111，即得到图1所示的本申请实施例半导体集成电路器件。
其中，第二金属层的材料可以是铝(Al)、金(Au)、铜(Cu)、铂金(Pt)、氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钨(W)和氮化钨(WN)等材料中的一种或多种。
图15示出了制造图2所示的半导体集成电路器件的主要过程，包括：
步骤S5010，获取带有第一金属层201的衬底202，并在其之上沉积第一热保温层材料205，得到图16所示的结构；
第一金属层的材料可以是铝(Al)、金(Au)、铜(Cu)、铂金(Pt)、氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钨(W)和氮化钨(WN)等材料中的一种或多种。
第一热保温层材料可以是氮化钽(TaN)和/或氮化钛(TiN)等低导热率材料。
步骤S5020，对第一热保温层205进行先光刻再蚀刻，得到图17所示的结构；
步骤S5030，沉积金属层间介质202，得到图10所示的结构；
金属层间介质材料可以是现有常用的介质材料，例如，二氧化硅(SiO2)，氮化硅(SiN)等绝缘金属氧化物或者氮化物。
步骤S5040，沉积储氧层106和介质层107得到如图19所示的结构；
储氧层材料可以是钛(Ti)、铪(Hf)和锆(Zr)中的至少一种；
介质层材料可以是二氧化硅(SiO2)或氮化硅(SiN)等。
步骤S5050，对储氧层106和介质层107进行先光刻再蚀刻，得到图20所示的结构；
步骤S5060，沉积阻变层材料208，得到图21所示的结构；
阻变层材料可以是氧化铝(AlO)、氧化铜(CuO)、氧化铪(HfO)、氧化钼(MoO)、氧化镍(NiO)、氧化钽(TaO)、氧化钛(TiO)、氧化锌(ZnO)、氧化锆(ZrO)和氧化钨(WO)等阻变材料中的一种或多种。
步骤S5070，沉积第二热保温层209，得到图22所示的结构；
第二热保温层材料可以是氮化钽(TaN)和/或氮化钛(TiN)等低导热率材料；
步骤S5080，沉积金属层间介质202，得到图23所示的结构；
金属层间介质材料可以是现有常用的介质材料，例如，二氧化硅(SiO2)，氮化硅(SiN)等绝缘金属氧化物或者氮化物。
步骤S5090，对金属层间介质202进行磨平，得到图24所示的结构；
磨平工艺可以采用化学机械抛光(Chemical-Mechanical Polishing，CMP)；
步骤S5100，通过先光刻再蚀刻的工艺，对第二热保温层209位于凸块结构之间位置的部分进行隔断，得到图25所示的结构；
步骤S5110，沉积金属层间介质202，得到图16所示的结构；
金属层间介质材料可以是现有常用的介质材料，例如，二氧化硅(SiO2)，氮化硅(SiN)等绝缘金属氧化物或者氮化物。
步骤S5120，对金属层间介质202进行磨平，得到图26所示的结构；
磨平工艺可以采用化学机械抛光(Chemical-Mechanical Polishing，CMP)；
步骤S5130，沉积第二金属层211，即得到图2所示的本申请实施例半导体集成电路器件。
其中，第二金属层的材料可以是铝(Al)、金(Au)、铜(Cu)、铂金(Pt)、氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钨(W)和氮化钨(WN)等材料中的一种或多种。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种半导体集成电路器件，其特征在于，所述半导体集成电路器件包括：
凸块结构，所述凸块结构在水平方向设置有介质层；
第一热保温层，位于所述凸块结构的下方；
阻变层，覆盖在所述凸块结构的顶部和侧壁外部；
第二热保温层，覆盖在所述阻变层的顶部和侧壁外部，
与所述第一热保温层共同形成对所述阻变层和所述凸块结构的全覆盖。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述凸块结构还包括：
储氧层，位于所述介质层下方。
3.根据权利要求1所述的半导体集成电路器件，其特征在于，所述半导体集成电路器件还包括第一金属层和第二金属层，
所述第一金属层与所述第一热保温层连接；
所述第二金属层与所述第二热保温层连接。
4.根据权利要求3所述的半导体集成电路器件，其特征在于，所述第一热保温层位于所述阻变层的内侧，
相应地，所述第一金属层与所述第一热保温层连接，包括：
所述第一金属层连接通过通孔与所述第一热保温层连接。
5.根据权利要求3所述的半导体集成电路器件，其特征在于，所述第一热保温层位于所述阻变层的下方，
相应地，所述第一金属层与所述第一热保温层连接，包括：所述第一金属层连接直接与所述第一保温层连接。
6.根据权利要求1所述的半导体集成电路器件，其特征在于，所述热保温层的材料包括氮化钽TaN。
7.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
获取带有第一金属层的衬底；
在所述第一金属层之上形成第一热保温层；
在所述第一热保温层之上形成在水平方向设置有介质层的凸块结构；
在所述凸块结构的上方形成阻变层，使所述阻变层覆盖在所述凸块结构的顶部和侧壁外部；
在所述阻变层的上方形成第二热保温层，使所述第二热保温层覆盖在所述阻变层的顶部和侧壁外部；
对所述覆盖有所述阻变层和所述第二热保温层的凸块结构进行隔断处理，使隔断发生于所述凸块结构外围的平坦处以确保所述凸块结构侧壁外部的阻变层和第一热保温层完整无损。
8.根据权利要求7所述的方法，其特征在于，在所述对所述覆盖有所述阻变层和所述第二热保温层的凸块结构进行隔断处理之后，所述方法还包括：
在所述覆盖有所述阻变层和所述第二热保温层的凸块结构之上制造第二金属层与所述第二热保温层连接。
9.根据权利要求7所述的方法，其特征在于，所述在所述第一金属层之上形成第一热保温层，包括：
在所述第一金属层之上形成通孔；
在所述通孔之上形成第一热保温层。
10.根据权利要求7所述的方法，其特征在于，所述热保温层的材料包括氮化钽TaN，相应地，形成热保温层的工艺包括：物理气相沉积工艺PVD，化学气相沉积工艺CVD，或原子层沉积工艺ALD。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111388509.4A CN114220915A (zh) | 2021-11-22 | 2021-11-22 | 一种半导体集成电路器件及其制造方法 |
| PCT/CN2022/105494 WO2023087750A1 (zh) | 2021-11-22 | 2022-07-13 | 一种半导体集成电路器件及其制造方法 |
| TW111126998A TWI824627B (zh) | 2021-11-22 | 2022-07-19 | 一種半導體積體電路元件及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111388509.4A CN114220915A (zh) | 2021-11-22 | 2021-11-22 | 一种半导体集成电路器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114220915A true CN114220915A (zh) | 2022-03-22 |
Family
ID=80697754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111388509.4A Pending CN114220915A (zh) | 2021-11-22 | 2021-11-22 | 一种半导体集成电路器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN114220915A (zh) |
| TW (1) | TWI824627B (zh) |
| WO (1) | WO2023087750A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023087750A1 (zh) * | 2021-11-22 | 2023-05-25 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070295948A1 (en) * | 2006-06-07 | 2007-12-27 | International Business Machines Corporation | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement |
| CN101872839A (zh) * | 2010-05-31 | 2010-10-27 | 中国科学院上海微系统与信息技术研究所 | 稳定阈值电压的低功耗相变存储器及其制造方法 |
| CN109473546A (zh) * | 2017-09-07 | 2019-03-15 | 清华大学 | 阻变存储器及其制备方法 |
| CN111584711A (zh) * | 2020-04-29 | 2020-08-25 | 厦门半导体工业技术研发有限公司 | 一种rram器件及形成rram器件的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8987700B2 (en) * | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
| CN114220915A (zh) * | 2021-11-22 | 2022-03-22 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
-
2021
- 2021-11-22 CN CN202111388509.4A patent/CN114220915A/zh active Pending
-
2022
- 2022-07-13 WO PCT/CN2022/105494 patent/WO2023087750A1/zh unknown
- 2022-07-19 TW TW111126998A patent/TWI824627B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070295948A1 (en) * | 2006-06-07 | 2007-12-27 | International Business Machines Corporation | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement |
| CN101872839A (zh) * | 2010-05-31 | 2010-10-27 | 中国科学院上海微系统与信息技术研究所 | 稳定阈值电压的低功耗相变存储器及其制造方法 |
| CN109473546A (zh) * | 2017-09-07 | 2019-03-15 | 清华大学 | 阻变存储器及其制备方法 |
| CN111584711A (zh) * | 2020-04-29 | 2020-08-25 | 厦门半导体工业技术研发有限公司 | 一种rram器件及形成rram器件的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023087750A1 (zh) * | 2021-11-22 | 2023-05-25 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023087750A1 (zh) | 2023-05-25 |
| TWI824627B (zh) | 2023-12-01 |
| TW202335325A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8389972B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN100593868C (zh) | 非易失性存储器件及其制造方法 | |
| CN1953230B (zh) | 包括纳米点的非易失性存储器件及其制造方法 | |
| US9312479B2 (en) | Variable resistance memory device | |
| US9159768B2 (en) | Semiconductor device and electronic device including the same | |
| US8319291B2 (en) | Non-volatile memory device with data storage layer | |
| CN106098933B (zh) | 硫属化合物存储器存取装置的自对准生长方法 | |
| EP2017906B1 (en) | Process for manufacturing a copper compatible chalcogenide phase change memory element and corresponding phase change memory element | |
| KR101009334B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
| US20110136316A1 (en) | Phase change memory device in which a phase change layer is stably formed and prevented from lifting and method for manufacturing the same | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| CN111640864A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN114220915A (zh) | 一种半导体集成电路器件及其制造方法 | |
| US20230422638A1 (en) | Method of fabricating resistive random access memory cell | |
| CN112687793A (zh) | 一种半导体器件及其制备方法 | |
| CN112420921B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN101325213B (zh) | 存储装置及其制造方法和存储器阵列及其制造方法 | |
| CN107154457B (zh) | 电极的制造方法及电阻式随机存取内存 | |
| US11239416B2 (en) | Variable resistance memory device | |
| TWI604446B (zh) | 電阻式隨機存取記憶體結構及其製造方法 | |
| JP2023549775A (ja) | ハイブリッド不揮発性メモリ・セル | |
| CN114242748A (zh) | 一种存储单元组及其制造方法 | |
| WO2020179199A1 (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2015146343A (ja) | 不揮発性記憶装置およびその製造方法 | |
| CN111081707B (zh) | 一种半导体集成电路器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220322 |
|
| RJ01 | Rejection of invention patent application after publication |