CN109473546B - 阻变存储器及其制备方法 - Google Patents
阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN109473546B CN109473546B CN201710801908.6A CN201710801908A CN109473546B CN 109473546 B CN109473546 B CN 109473546B CN 201710801908 A CN201710801908 A CN 201710801908A CN 109473546 B CN109473546 B CN 109473546B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- thermal storage
- resistance change
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 230000008859 change Effects 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 36
- 238000005338 heat storage Methods 0.000 claims abstract description 28
- 238000003860 storage Methods 0.000 claims description 168
- 239000000758 substrate Substances 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 14
- 239000012782 phase change material Substances 0.000 claims description 12
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 12
- 230000002950 deficient Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 348
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005240 physical vapour deposition Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000002346 layers by function Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- -1 for example Inorganic materials 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种阻变存储器及其制备方法，该阻变存储器包括：第一电极、第二电极、位于所述第一电极和所述第二电极之间的阻变层、至少一层储热层，所述储热层与所述阻变层相邻，所述储热层的热导率小于所述第一电极和所述第二电极的热导率。该阻变存储器的电导在外加脉冲的条件下无论是增大的过程还是减小的过程，其电导都可以连续变化。
Description
技术领域
本公开的实施例涉及一种阻变存储器及其制备方法。
背景技术
阻变存储器是一种利用材料电阻值的变化来进行数据存储的器件。它的存储原理是某些薄膜材料具有不同的电阻状态，并且能够在一定的电压作用下在不同电阻状态间转换，从而实现数据的存储。阻变存储器具有功耗小、工作电压低、读写速度快等优点，因此被广泛应用。
发明内容
本公开至少一实施例提供一种阻变存储器，包括：第一电极；第二电极；阻变层，位于所述第一电极和所述第二电极之间；以及至少一层储热层，所述储热层与所述阻变层相邻，所述储热层的热导率小于所述第一电极和所述第二电极的热导率。
例如，本公开至少一实施例提供的一种阻变存储器中，所述第一电极和/或所述第二电极的热导率为所述储热层的热导率的二倍、五倍或十倍以上。
例如，本公开至少一实施例提供的一种阻变存储器中，所述储热层采用的材料的热导率为0.01W·m-1·K-1-20W·m-1·K-1。
例如，本公开至少一实施例提供的一种阻变存储器中，所述储热层形成在所述阻变层的上方和/或下方和/或侧方。
例如，本公开至少一实施例提供一种阻变存储器，还包括基底，其中，所述第一电极、第二电极、阻变层、储热层均形成于所述基底上。
例如，本公开至少一实施例提供的一种阻变存储器中，所述基底采用的材料为硅和/或硅氧化物。
例如，本公开至少一实施例提供的一种阻变存储器中，所述第一电极和/或所述第二电极采用的材料为Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN。
例如，本公开至少一实施例提供的一种阻变存储器中，所述阻变层采用的材料为过渡金属氧化物。
例如，本公开至少一实施例提供的一种阻变存储器中，所述过渡金属氧化物为AlOx、TaOx、HfOx、SiOx、TiOx或WOx。
例如，本公开至少一实施例提供的一种阻变存储器中，所述阻变层的厚度为1纳米-30纳米。
例如，本公开至少一实施例提供的一种阻变存储器中，所述储热层采用的材料的电导率为10μΩ/cm2-10Ω/cm2。
例如，本公开至少一实施例提供的一种阻变存储器中，所述储热层采用的材料为缺氧的金属氧化物或相变材料。
例如，本公开至少一实施例提供的一种阻变存储器中，所述缺氧的金属氧化物为AlOx、HfOx、SiOx、TiOx、TaOx或WOx；或者，所述相变材料为GST。
例如，本公开至少一实施例提供的一种阻变存储器中，所述储热层的厚度为10纳米-200纳米。
本公开至少一实施例提供的一种阻变存储器的制备方法，包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层上形成阻变层和至少一层储热层；在所述储热层或阻变层上形成第二电极层。
例如，本公开至少一实施例提供一种阻变存储器的制备方法，还包括采用一次光刻工艺刻蚀所述第二电极层、所述储热层、所述阻变层和所述第一电极层以形成图案。
例如，本公开至少一实施例提供一种阻变存储器的制备方法，还包括将所述储热层形成于所述阻变层和/或第一电极层的侧面。
例如，本公开至少一实施例提供的一种阻变存储器的制备方法中，在所述基底上形成第一电极图案作为所述第一电极层；在所述基底和所述第一电极图案上形成所述阻变层和至少一层所述储热层；在所述储热层或所述阻变层上形成第二电极图案作为所述第二电极层；刻蚀所述储热层和所述阻变层并暴露出部分所述第一电极图案。
例如，本公开至少一实施例提供的一种阻变存储器的制备方法中，采用一次光刻工艺刻蚀所述储热层和阻变层。
本公开至少一实施例提供的一种阻变存储器的制备方法，包括：提供基底；在所述基底上形成第一电极图案；在所述基底和所述第一电极图案上形成阻变层或者形成第一储热层和阻变层的叠层；刻蚀所述阻变层、第一储热层和第一电极图案之一，以暴露至少部分所述阻变层的侧面、第一储热层的侧面和第一电极图案的侧面之一；在所述基底表面、所述阻变层表面、和至少部分所述阻变层的侧面、第一储热层的侧面和第一电极图案的侧面之一上形成连续的第二储热层；在所述第二储热层上形成第二电极图案；刻蚀至少所述第二储热层并暴露出部分所述第一电极图案。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一实施例提供的阻变存储器的示意图一；
图2为本公开一实施例提供的阻变存储器的示意图二；
图3为本公开一实施例提供的阻变存储器的示意图三；
图4为本公开一实施例提供的阻变存储器的示意图四；
图5为本公开一实施例提供的阻变存储器的示意图五；
图6为本公开一实施例提供的阻变存储器的示意图六；
图7A-7B为本实施提供的阻变存储器与普通的阻变存储器的DC-IV曲线图；
图8A-8B为本实施例提供的阻变存储器与普通的阻变存储器的脉冲测试结果图；
图9为本实施例提供的阻变存储器的保持特性测试结果图；
图10为本公开一实施例提供的阻变存储器的制备工艺流程图；
图11A，图11B1-B3，图11C-11E为本公开一实施例提供的阻变存储器在制备过程中的平面图和剖面图；
图12为本公开一实施例提供的阻变存储器的制备工艺流程图；
图13A1-13A2，图13B1-13B4，图13C1-13C2，图13D为本公开一实施例提供的阻变存储器在制备过程中的平面图和剖面图；
图14为本公开一实施例提供的阻变存储器的制备工艺流程图；
图15A1-15A2，图15B1-15B3，图15C1-15C2，图15D1-15D4，图15E1-15E3，图15F为本公开一实施例提供的阻变存储器在制备过程中的平面图和剖面图。
附图标记：
101-第一电极；102-第二电极；103-阻变层；104-储热层；104A-第一储热层；104B-第二储热层；104C-第三储热层；104D-第四储热层；105-基底；105A-硅氧化物层；201-第一电极；202-第二电极；203-阻变层；204-储热层；204A-第一储热层；204B-第二储热层；204C-第三储热层；204D-第四储热层；205-基底；301-第一电极层；302-第二电极层；303-阻变层；304-储热层；304A-第一储热层；304B-第二储热层；304C-第三储热层；304D-第四储热层；305-基底。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
目前的阻变存储器在外加脉冲的条件下其电导只有在减小的过程中可以实现连续变化，而在增加的过程中通常表现为电导的突变，而这种突变会严重影响存储器的性能。
本公开至少一实施例提供一种阻变存储器，包括：第一电极；第二电极；阻变层，位于第一电极和第二电极之间；以及至少一层储热层，储热层与阻变层相邻，储热层的热导率小于第一电极和第二电极的热导率。
本公开至少一实施例提供的一种阻变存储器的制备方法，包括：提供基底；在基底上形成第一电极层；在第一电极层上形成阻变层和至少一层储热层；在储热层或阻变层上形成第二电极层。
本公开至少一实施例提供的一种阻变存储器的制备方法，包括：提供基底；在基底上形成第一电极图案；在基底和第一电极图案上形成阻变层或者形成第一储热层和阻变层的叠层；刻蚀至少阻变层、第一储热层和第一电极图案之一以暴露至少部分阻变层的侧面、第一储热层的侧面和第一电极图案的侧面之一；在基底表面、阻变层表面、和至少部分阻变层的侧面、第一储热层的侧面和第一电极图案的侧面之一上形成连续的第二储热层；在第二储热层上形成第二电极图案；刻蚀至少第二储热层并暴露出部分第一电极图案。
下面通过几个具体的实施例对本公开的阻变存储器及其制备方法进行说明。
实施例一
本实施例提供一种阻变存储器，如图1所示，该阻变存储器包括：第一电极101，第二电极102，位于第一电极101和第二电极102之间的阻变层103，以及至少一层储热层104；储热层104与阻变层103相邻，并且储热层104的热导率小于第一电极101和第二电极102的热导率。
例如，本实施例中，第一电极101和第二电极102的热导率均可以为储热层104的热导率的二倍、五倍或十倍以上。此时，储热层104的热导率远小于第一电极101和第二电极102的热导率，从而储热层104的加入可以在一定程度上将阻变层103在工作中产生的热量保存，防止或减缓其热量散失，进而通过热效应影响阻变层103中导电细丝的形成方式，使阻变层103中导电细丝的形成更加分散，从而使得阻变存储器在外加脉冲的条件下其电导无论在减小的过程中还是增加的过程中都表现为电导的连续变化。
例如，本实施例中，储热层104可以形成在阻变层103的上方和/或下方和/或侧方。例如，图1中示出了储热层104形成在阻变层103的上方的情形；图2中示出了储热层104形成在阻变层103的下方的情形；图3中示出了储热层形成在阻变层103的上方和下方的情形，即储热层包括位于阻变层103下方的第一存储层104A和位于阻变层103上方的第二存储层104B；图4中示出了储热层形成在阻变层103的上方、下方和侧方的情形，即储热层包括位于阻变层103下方的第一存储层104A、位于阻变层103上方的第二存储层104B和位于阻变层103侧方的第三储热层104C。
例如，本实施例中，如图5所示，阻变存储器还可以包括基底105，第一电极101、第二电极102、阻变层103和储热层104均形成于基底105上。本实施例中，基底105采用的材料例如可为硅和/或硅氧化物，例如基底105可以采用硅基底，并且还可以在硅基底表面氧化一层硅氧化物层105A，例如氧化一层二氧化硅从而形成复合基底。本实施例中，如图6所示，储热层104还可以包括形成于基底105上的位于阻变层103两侧的第四储热层104D，从而实现从全方位对阻变层103在工作中产生的热量进行保存。本实施例通过在阻变层103周围设置多个储热层可以更有效地将阻变层103在工作中产生的热量进行保存，防止其热量散失。
本实施例中，储热层104采用的材料的热导率例如可以为(0.01-20)W·m-1·K-1，储热层104的热导率远小于第一电极101和第二电极102的电导率，因此储热层104的加入可以在一定程度上防止或减缓阻变层103产生热量散失。本实施例中，储热层的材料例如可以采用缺氧的金属氧化物或相变材料等合适的材料，该缺氧的金属氧化物例如可以为AlOx、HfOx、SiOx、TiOx、TaOx或WOx等，或者该相变材料例如可以为GST(Ge2Sb2Te5)等。本实施例中，储热层104采用的材料也具有一定的电导率，该电导率例如可以为10μΩ/cm2-10Ω/cm2，从而储热层104不会影响第一电极101和第二电极102对阻变层103施加电压。本实施例中，储热层104的厚度例如可以为10nm-200nm，例如50nm、100nm或150nm。
本实施例中，阻变层103采用的材料例如可以为过渡金属氧化物等合适的材料，该过渡金属氧化物例如可以为AlOx、TaOx、HfOx、SiOx、TiOx或WOx等。阻变层103的厚度例如可以为1nm-30nm，例如10nm、15nm或20nm。本实施例中，第一电极101和/或第二电极102采用的材料例如可以为Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN等。第一电极101和/或第二电极102的厚度例如可以为10nm-200nm，例如50nm、100nm或150nm。
本实施例提供的阻变存储器的阻变层周围设置有储热层，该储热层可以将阻变层在工作中产生的热量保存，防止或减缓其热量散失，进而通过热效应影响阻变层中导电细丝的形成，使阻变层中导电细丝的形成更加分散，从而使得阻变存储器在外加脉冲的条件下其电导无论在减小的过程中还是增加的过程中都表现为电导的连续变化。实验表明，在阻变存储器的阻变层周围设置储热层能够有效提高阻变层的温度。本实施例提供的阻变存储器在工作时阻变层的温度比相同条件下普通阻变存储器中阻变层的温度高可以至少100K，这说明储热层的加入能够有效提高阻变层的温度。由于普通阻变存储器在工作时氧空位的形成区域仅局限在阻变层中央，所以会形成一条主导的导电细丝；而本实施例提供的阻变存储器在工作时阻变层的温度较高，因此使得氧空位可以在阻变层的任何位置形成，所以会形成较多条分散的导电细丝。因此在普通的阻变存储器中，单条主导导电细丝的通断会引起器件电导明显的突变，而本实施提供的阻变存储器中由于形成了多条导电细丝，从而每一条导电细丝的通断只会引起电导很小的变化，因此本实施提供的阻变存储器能够实现电导双向线性缓变的特性。
图7A和图7B分别为本实施提供的阻变存储器与普通的阻变存储器的DC-IV曲线图。由图7A可以看出，本实施提供的阻变存储器在外加脉冲的条件下其电导无论在减小的过程中还是增加的过程中都表现为电导的连续变化；如图7B所示，普通的未包括储热层的阻变存储器在外加脉冲的条件下其电导只有在减小的过程中才能实现连续变化，而在增大的过程中常常出现电导的突变。另外，本实施例提供的阻变存储器在进行脉冲测试时表现出电导双向线性缓变的特性。
如图8A所示，在对阻变存储器施加1.4V/50ns的脉冲时，阻变存储器的电导从7μS逐渐增加到80μS；在施加1.5V/50ns脉冲时，阻变存储器的电导从90μS逐渐减小到8μS。可见，本实施例提供的阻变存储器具有较大的缓变窗口并且表现出良好的线性特性；如图8B所示，普通的未包括储热层的阻变存储器在进行脉冲测试时表现出电导的突变，在施加1V/50ns的操作脉冲时，其电导几乎不发生变化，而将操作脉冲增大到1.1V/50ns,施加一个操作脉冲后电导就突然增加到60μS，不能实现电导的连续变化。此外，本实施提供的阻变存储器具有良好的保持特性，如图9所示，该阻变存储器在150℃下烘烤3000s其电导基本保持不变。
实施例二
本实施例提供一种阻变存储器的制备方法，该方法至少可以制备出具有简单叠层结构的阻变存储器。如图10所示，该包括步骤S101-步骤S103。
步骤S101：形成第一电极层。
如图11A所示，首先在基底305上形成第一电极301。本实施例中，基底305例如可以采用硅材料或硅与硅氧化物的复合材料，本实施里对此不做限定。之后在基底305上例如通过物理气相沉积等方法形成一层第一电极层，第一电极层例如可以采用Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN等合适的材料，其形成厚度例如可以为10-200nm，例如50nm或150nm。
步骤S102：在第一电极层上形成阻变层和至少一层储热层。
如图11B1-图11B3所示，第一电极301形成后，在基底305和第一电极301上形成阻变层303和至少一层储热层304。本实施例中，例如可以采用物理气相沉积或者原子层沉积等方法形成阻变层303和储热层304。本实施例中，如图11B1所示，可以在基底305和第一电极301上先形成阻变层303，然后再形成储热层304；或者如图11B2所示，可以在基底305和第一电极301上先形成储热层304，然后再形成阻变层303；又或者如图11B3所示，可以在基底305和第一电极301上先形成一层第一储热层304A，然后形成阻变层303，然后再形成一层第二储热层304B，从而阻变层303上下两侧均形成一层储热层。本实施例中，阻变层303采用的材料例如可以为过渡金属氧化物等合适的材料，该过渡金属氧化物例如可以为AlOx、TaOx、HfOx、SiOx、TiOx或WOx等；阻变层303的形成厚度例如可以为1nm-30nm，例如10nm或20nm。本实施例中，储热层304采用的材料例如可以为缺氧的金属氧化物或相变材料等合适的材料，该缺氧的金属氧化物例如可以为AlOx、HfOx、SiOx、TiOx、TaOx或WOx等，该缺氧的金属氧化物例如可以通过在形成时控制氧分压的大小来控制其缺氧程度；该相变材料例如可以为GST(Ge2Sb2Te5)等合适的材料；储热层104的形成厚度例如可以为10nm-200nm，例如70nm或140nm。
步骤S103：形成第二电极层。
如图11C所示，在储热层304和阻变层303形成后，在位于表层的储热层304或阻变层303上例如采用物理气相沉积等方法形成一层第二电极层302，第二电极层302例如可以采用Ti、Al、W、Cu、Pt、Pd或TiN等材料，其形成厚度例如可以为10-200nm，例如60nm或160nm。
本实施例中，例如可以采用一次光刻工艺刻蚀第二电极层302、储热层304、阻变层303和第一电极层301以形成图案。本实施例中，储热层例如还可以形成于阻变层303、第一电极层301的侧面等位置。例如，如图11D所示，在上述光刻工艺完成后，在阻变层303、第一电极层301等功能层侧面沉积储热层材料从而形成位于各功能层侧面的第三储热层304C；在本实施例的另一个示例中，如图11E所示，储热层材料还可以形成在部分基底305上，从而形成第四储热层304D。
本实施例提供的阻变存储器的制备方法至少可以制备出具有简单叠层结构的阻变存储器，该方法在阻变存储器的阻变层周围多个方位均形成有储热层，该储热层可以更有效地将阻变层在工作中产生的热量保存，防止其热量散失，进而通过热效应使阻变层中导电细丝的形成更加分散，从而使得阻变存储器在外加脉冲的条件下其电导无论在减小的过程中还是增加的过程中都表现为电导的连续变化。
实施例三
本实施例提供一种阻变存储器的制备方法，如图12所示，该方法包括步骤S201-S204。
步骤S201：在基底上形成第一电极图案作为第一电极层。
图13A1为阻变存储器在制备过程中形成第一电极图案时的平面图，图13A2为图13A1中阻变存储器沿线A-A的剖面图。如图13A1和图13A2所示，首先在基底105上形成第一电极101。本实施例中，基底105的材料例如可以采用硅和硅氧化物。例如可以选用硅材料作为基底105，然后如果需要，可以在基底105表面上通过氧化工艺形成一层硅氧化物层105A，该硅氧化物例如可以为二氧化硅，从而形成硅和硅氧化物的复合基底。之后在基底105上例如通过物理气相沉积等方法形成一层第一电极层，该第一电极层例如可以采用Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN等合适的材料，其形成厚度例如可以为10nm-200nm，例如50nm、100nm或150nm。之后利用光刻工艺对该第一电极层进行刻蚀从而形成具有图案的第一电极101。
步骤S202：在基底和第一电极图案上形成阻变层和至少一层储热层。
图13B1为阻变存储器在制备过程中形成阻变层和储热层时的平面图，图13B2-图13B4为图13B1中阻变存储器沿线A-A的剖面图。如图13B1-图13B4所示，第一电极101形成后，在基底105和第一电极101上形成阻变层103和至少一层储热层104。本实施例中，例如可以采用物理气相沉积或者原子层沉积等方法形成阻变层103和储热层104。本实施例中，如图13B2所示，可以在基底105和第一电极101上先形成阻变层103，然后再形成储热层104；或者如图13B3所示，可以在基底105和第一电极101上先形成储热层104，然后再形成阻变层103；又或者如图13B4所示，可以在基底105和第一电极101上先形成一层第一储热层104A，然后形成阻变层103，然后再形成一层第二储热层104B，从而阻变层103上下两侧均形成一层储热层。
本实施例中，阻变层103采用的材料例如可以为过渡金属氧化物等合适的材料，该过渡金属氧化物例如可以为AlOx、TaOx、HfOx、SiOx、TiOx或WOx等；阻变层103的形成厚度例如可以为1-30nm，例如10nm或15nm。本实施例中，储热层的材料例如可以采用缺氧的金属氧化物或相变材料等合适的材料，该缺氧的金属氧化物例如可以为AlOx、HfOx、SiOx、TiOx、TaOx或WOx等，该缺氧的金属氧化物例如可以通过在形成时控制氧分压的大小来控制其缺氧程度；该相变材料例如可以为GST(Ge2Sb2Te5)等合适的材料；储热层104的形成厚度例如可以为10nm-200nm，例如50nm或100nm。
步骤S203：在储热层或阻变层上形成第二电极图案作为第二电极层。
图13C1为阻变存储器在制备过程中形成第二电极图案时的平面图，图13C2为图13C1中阻变存储器沿线A-A的剖面图。如图13C1-图13C2所示，在储热层104和阻变层103形成后，在位于表层的储热层104或阻变层103上例如可以采用物理气相沉积等方法形成一层第二电极层，第二电极层例如可以采用Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN等材料，其形成厚度例如可以为10nm-200nm，例如50nm或150nm。之后利用光刻工艺对该第二电极层进行刻蚀从而形成具有图案的第二电极102。
步骤S204：刻蚀储热层和阻变层并暴露出部分第一电极图案。
图13D为阻变存储器在制备过程中刻蚀储热层和阻变层以暴露出部分第一电极图案时的平面图。如图13D所示，第二电极102形成后，例如可以采用光刻工艺刻蚀储热层104和阻变层103从而暴露出部分第一电极101，本实施例中，例如可以采用一次光刻工艺刻蚀储热层104和阻变层103，从而暴露出作为焊盘的部分第一电极101。
本实施例提供的阻变存储器在其阻变层周围形成有储热层，该储热层可以将阻变层在工作中产生的热量保存，防止其热量散失，进而通过热效应影响阻变层中导电细丝的形成，使阻变层中导电细丝的形成更加分散，从而使得阻变存储器在外加脉冲的条件下其电导无论在减小的过程中还是增加的过程中都表现为电导的连续变化。
实施例四
本实施例提供一种阻变存储器的制备方法，适用于如上所述的阻变存储器，如图14所示，该方法包括步骤S301-S306。
步骤S301：形成第一电极图案。
图15A1为阻变存储器在制备过程中形成第一电极图案时的平面图，图15A2为图15A1中阻变存储器沿线B-B的剖面图。如图15A1和图15A2所示，首先在基底205上形成第一电极201。本实施例中，基底205例如可以采用硅材料或硅与硅氧化物的复合材料，本实施里对此不做限定。之后在基底205上例如通过物理气相沉积等方法形成一层第一电极层，第一电极层例如可以采用Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN等材料，其形成厚度例如可以为10nm-200nm，例如60nm或120nm。之后利用光刻工艺对该第一电极层进行刻蚀从而形成具有图案的第一电极201。
步骤S302：形成阻变层或者形成第一储热层和阻变层的叠层。
图15B1为阻变存储器在制备过程中形成阻变层或者形成第一储热层和阻变层的叠层时的平面图，图15B2和图15B3为图15B1中阻变存储器沿线B-B的剖面图。如图15B1-图15B3所示，第一电极201形成后，在基底205和第一电极201上形成阻变层203(图15B2所示的情况)或者在基底205和第一电极201上形成第一储热层204A和阻变层203的叠层(图15B3所示的情况)；例如可以采用物理气相沉积或者原子层沉积等方法形成阻变层203和第一储热层204A。本实施例中，阻变层203采用的材料例如可以为过渡金属氧化物等合适的材料，该过渡金属氧化物例如可以为AlOx、TaOx、HfOx、SiOx、TiOx或WOx等；阻变层203的形成厚度例如可以为1-30nm，例如10nm或20nm。本实施例中，储热层的材料例如可以采用缺氧的金属氧化物或相变材料等合适的材料，该缺氧的金属氧化物例如可以为AlOx、HfOx、SiOx、TiOx、TaOx或WOx等，该缺氧的金属氧化物例如可以通过在形成时控制氧分压的大小来控制其缺氧程度；该相变材料例如可以为GST(Ge2Sb2Te5)等合适的材料；储热层204的形成厚度例如可以为10nm-200nm，例如80nm或160nm。
步骤S303：刻蚀至少阻变层、第一储热层和第一电极图案之一。
图15C1为阻变存储器在制备过程中刻蚀至少阻变层、第一储热层和第一电极图案之一时的平面图，图15C2为图15C1中阻变存储器沿线B-B的剖面图。如图15C1-图15C2所示，对至少阻变层203、第一储热层204A和第一电极201之一进行刻蚀以暴露至少部分阻变层的侧面、第一储热层的侧面和第一电极图案的侧面之一。例如，当步骤S202中形成如图15B2所示的情况时，例如可以刻蚀阻变层203或者刻蚀阻变层203和第一电极201，从而暴露出阻变层203的侧面或者暴露阻变层203和第一电极201的侧面，以便于之后在该侧面形成储热层。又例如，当步骤S202中形成如图15B3所示的情况时，例如可以刻蚀阻变层203和第一储热层204A或者刻蚀阻变层203、第一储热层204A和第一电极201，从而暴露出阻变层203和第一储热层204A的侧面或者暴露阻变层203、第一储热层204A和第一电极201的侧面，以便于之后在该侧面形成储热层。
步骤S304：形成连续的第二储热层。
图15D1为阻变存储器在制备过程中形成第二储热层时的平面图，图15D2和图15D3为图15D1中阻变存储器沿线B-B的剖面图。如图15D1-图15D3所示，在步骤S203的刻蚀工艺完成后，在阻变层203表面以及在经过刻蚀而暴露出的至少部分阻变层203的侧面、第一储热层204A的侧面和第一电极201的侧面之一上形成连续的第二储热层；该连续的第二储热层可以包括位于阻变层203表面的第二储热层204B和位于各功能层侧面的第三储热层204C(如图15D2所示的情况)，当然还可以包括形成于部分基底205上的第四储热层204D(如图15D3所示的情况)。
需要说明的是，连续的第二储热层是指上述各功能层的侧面与阻变层203表面同时形成有储热层，也包括储热层中可能存在间断的情况，例如在某一功能层侧面与表面的交界处产生的间断，例如图15D4所示的情况，第二储热层204B和第三储热层204C在阻变层203侧面与表面的交界处产生间断等。
步骤S305：形成第二电极图案。
图15E1为阻变存储器在制备过程中形成第二电极图案时的平面图，图15E2和图15E3为图15E1中阻变存储器沿线B-B的剖面图。如图15E1-图15E3所示，在储热层和阻变层203形成后，在位于表层的储热层或阻变层203上采用物理气相沉积等方法形成一层第二电极层，第二电极层例如可以采用Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN等材料，其形成厚度例如可以为10-200nm，例如100nm或130nm。之后利用光刻工艺对该第二电极层进行刻蚀从而形成具有图案的第二电极202。
步骤S306：刻蚀至少第二储热层并暴露出部分第一电极图案。
图15F为阻变存储器在制备过程中刻蚀至少第二储热层以暴露出部分第一电极图案时的平面图。如图15F所示，第二电极202形成后，例如采用光刻工艺刻蚀储热层204和阻变层203从而暴露出部分第一电极201，本实施例中，例如可以采用一次光刻工艺刻蚀储热层204和阻变层203，从而暴露出作为焊盘的部分第一电极201。
本实施例提供的阻变存储器在其阻变层的多个方位均形成有储热层，该储热层可以更有效地将阻变层在工作中产生的热量保存，防止其热量散失，进而通过热效应使阻变层中导电细丝的形成更加分散，从而使得阻变存储器在外加脉冲的条件下其电导无论在减小的过程中还是增加的过程中都表现为电导的连续变化。本实施例所提供的具有电导双线性缓变特性的阻变存储器在类脑计算领域有良好的应用前景。
还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (18)
1.一种阻变存储器，包括：
第一电极，其中，所述第一电极沿第一方向延伸，且在所述第一电极的端部具有第一焊盘，所述第一焊盘在垂直于所述第一方向上的宽度大于所述第一电极在垂直于所述第一方向上的宽度；
第二电极，其中，所述第二电极沿第二方向延伸，且在所述第二电极的端部具有第二焊盘，所述第二焊盘在垂直于所述第二方向上的宽度大于所述第二电极在垂直于所述第一方向上的宽度，所述第一方向不同于所述第二方向；
阻变层，位于所述第一电极和所述第二电极之间；以及
至少一层储热层，所述储热层与所述阻变层相邻，所述储热层的热导率小于所述第一电极和所述第二电极的热导率；
其中，所述至少一层储热层包括多个储热层，所述多个储热层分别设置在所述阻变层的上方、下方和侧方，以包围所述阻变层。
2.根据权利要求1所述的阻变存储器，其中，所述第一电极和/或所述第二电极的热导率为所述储热层的热导率的二倍、五倍或十倍以上。
3.根据权利要求1所述的阻变存储器，其中，所述储热层采用的材料的热导率为0.01W·m-1·K-1-20W·m-1·K-1。
4.根据权利要求1所述的阻变存储器，还包括基底，其中，所述第一电极、第二电极、阻变层、储热层均形成于所述基底上。
5.根据权利要求4所述的阻变存储器，其中，
所述基底采用的材料为硅和/或硅氧化物。
6.根据权利要求1所述的阻变存储器，其中，
所述第一电极和/或所述第二电极采用的材料为Ti、Al、Ni、Ag、Au、W、Cu、Pt、Pd或TiN。
7.根据权利要求1所述的阻变存储器，其中，
所述阻变层采用的材料为过渡金属氧化物。
8.根据权利要求7所述的阻变存储器，其中，
所述过渡金属氧化物为AlOx、TaOx、HfOx、SiOx、TiOx或WOx。
9.根据权利要求1所述的阻变存储器，其中，
所述阻变层的厚度为1纳米至30纳米。
10.根据权利要求1所述的阻变存储器，其中，
所述储热层采用的材料的电导率为10μΩ/cm2-10Ω/cm2。
11.根据权利要求1所述的阻变存储器，其中，
所述储热层采用的材料为缺氧的金属氧化物或相变材料。
12.根据权利要求11所述的阻变存储器，其中，
所述缺氧的金属氧化物为AlOx、HfOx、SiOx、TiOx、TaOx或WOx；或者，所述相变材料为GST。
13.根据权利要求1所述的阻变存储器，其中，
所述储热层的厚度为10纳米至200纳米。
14.一种阻变存储器的制备方法，包括：
提供基底；
在所述基底上形成第一电极层，其中，所述第一电极沿第一方向延伸，且在所述第一电极的端部具有第一焊盘，所述第一焊盘在垂直于所述第一方向上的宽度大于所述第一电极在垂直于所述第一方向上的宽度；
在所述第一电极层上形成阻变层和至少一层储热层，其中，所述至少一层储热层包括多个储热层，所述多个储热层分别形成在所述阻变层的上方、下方和侧方，以包围所述阻变层；
在所述储热层或所述阻变层上形成第二电极层，其中，所述第二电极沿第二方向延伸，且在所述第二电极的端部具有第二焊盘，所述第二焊盘在垂直于所述第二方向上的宽度大于所述第二电极在垂直于所述第一方向上的宽度，所述第一方向不同于所述第二方向。
15.根据权利要求14所述的阻变存储器的制备方法，还包括采用一次光刻工艺刻蚀所述第二电极层、所述储热层、所述阻变层和所述第一电极层以形成图案。
16.根据权利要求14所述的阻变存储器的制备方法，其中，
在所述基底上形成第一电极图案作为所述第一电极层；
在所述基底和所述第一电极图案上形成所述阻变层和至少一层所述储热层；
在所述储热层或所述阻变层上形成第二电极图案作为所述第二电极层；
刻蚀所述储热层和所述阻变层并暴露出部分所述第一电极图案。
17.根据权利要求16所述的阻变存储器的制备方法，其中，采用一次光刻工艺刻蚀所述储热层和阻变层。
18.一种阻变存储器的制备方法，包括：
提供基底；
在所述基底上形成第一电极图案；
在所述基底和所述第一电极图案上形成阻变层或者形成第一储热层和阻变层的叠层；
至少刻蚀所述阻变层、第一储热层和第一电极图案之一以暴露至少部分所述阻变层的侧面、第一储热层的侧面和第一电极图案的侧面之一；
在所述基底表面、所述阻变层表面、和至少部分所述阻变层的侧面、第一储热层的侧面和第一电极图案的侧面之一上形成连续的第二储热层；
在所述第二储热层上形成第二电极图案；
刻蚀至少所述第二储热层并暴露出部分所述第一电极图案；
所述第一电极图案包括第一电极，所述第一电极沿第一方向延伸，且在所述第一电极的端部具有第一焊盘，所述第一焊盘在垂直于所述第一方向上的宽度大于所述第一电极在垂直于所述第一方向上的宽度，所述第二储热层暴露出所述第一焊盘；
所述第二电极图案包括第二电极，所述第二电极沿第二方向延伸，且在所述第二电极的端部具有第二焊盘，所述第二焊盘在垂直于所述第二方向上的宽度大于所述第二电极在垂直于所述第一方向上的宽度，所述第一方向不同于所述第二方向。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710801908.6A CN109473546B (zh) | 2017-09-07 | 2017-09-07 | 阻变存储器及其制备方法 |
| US16/123,234 US10804465B2 (en) | 2017-09-07 | 2018-09-06 | Resistive random access memory and manufacturing method thereof |
| US17/037,039 US11355704B2 (en) | 2017-09-07 | 2020-09-29 | Resistive random access memory and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710801908.6A CN109473546B (zh) | 2017-09-07 | 2017-09-07 | 阻变存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109473546A CN109473546A (zh) | 2019-03-15 |
| CN109473546B true CN109473546B (zh) | 2022-08-09 |
Family
ID=65517452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710801908.6A Active CN109473546B (zh) | 2017-09-07 | 2017-09-07 | 阻变存储器及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10804465B2 (zh) |
| CN (1) | CN109473546B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111416358B (zh) * | 2020-04-17 | 2021-10-08 | 清华大学 | 交直流混联系统的潮流分析装置和潮流分析方法 |
| CN112151674A (zh) * | 2020-08-31 | 2020-12-29 | 清华大学 | 低温非易失性存储器 |
| CN114220915A (zh) * | 2021-11-22 | 2022-03-22 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683583A (zh) * | 2011-03-15 | 2012-09-19 | 北京大学 | 单极阻变存储器及其制造方法 |
| CN103219462A (zh) * | 2013-03-27 | 2013-07-24 | 中国科学院半导体研究所 | 环形垂直结构相变存储器的制备方法 |
| CN103247755A (zh) * | 2012-02-07 | 2013-08-14 | 中国科学院微电子研究所 | 一种降低阻变存储器器件Reset电流的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7804083B2 (en) * | 2007-11-14 | 2010-09-28 | Macronix International Co., Ltd. | Phase change memory cell including a thermal protect bottom electrode and manufacturing methods |
| US20160043142A1 (en) * | 2013-03-21 | 2016-02-11 | Industry-University Cooperation Foundation Hanyang University | Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array |
| KR102638056B1 (ko) * | 2016-06-15 | 2024-02-20 | 에스케이하이닉스 주식회사 | 스위치 및 그 제조 방법과, 이를 포함하는 저항성 메모리 셀 및 전자 장치 |
-
2017
- 2017-09-07 CN CN201710801908.6A patent/CN109473546B/zh active Active
-
2018
- 2018-09-06 US US16/123,234 patent/US10804465B2/en active Active
-
2020
- 2020-09-29 US US17/037,039 patent/US11355704B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683583A (zh) * | 2011-03-15 | 2012-09-19 | 北京大学 | 单极阻变存储器及其制造方法 |
| CN103247755A (zh) * | 2012-02-07 | 2013-08-14 | 中国科学院微电子研究所 | 一种降低阻变存储器器件Reset电流的方法 |
| CN103219462A (zh) * | 2013-03-27 | 2013-07-24 | 中国科学院半导体研究所 | 环形垂直结构相变存储器的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| Improving Analog Switching in HfOx-Based Resistive Memory With a Thermal Enhanced Layer;Wu W , Wu H , Gao B , et al.;《IEEE Electron Device Letters》;20170831;第38卷(第8期);摘要部分，实验部分，结论部分，第2页第1栏，附图1-3 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109473546A (zh) | 2019-03-15 |
| US20190074435A1 (en) | 2019-03-07 |
| US11355704B2 (en) | 2022-06-07 |
| US20210028358A1 (en) | 2021-01-28 |
| US10804465B2 (en) | 2020-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5230955B2 (ja) | 抵抗性メモリ素子 | |
| CN109473546B (zh) | 阻变存储器及其制备方法 | |
| US9312479B2 (en) | Variable resistance memory device | |
| US8481990B2 (en) | Nonvolatile memory element | |
| JPWO2004008535A1 (ja) | 不揮発性メモリおよびその製造方法 | |
| TWI521646B (zh) | 具有侷限細絲形成之電阻性記憶體 | |
| TW202002198A (zh) | 記憶體裝置及其製造方法 | |
| JP2011071229A (ja) | 不揮発性記憶装置およびその製造方法 | |
| US20130149815A1 (en) | Nonvolatile memory element manufacturing method and nonvolatile memory element | |
| US20130168628A1 (en) | Variable resistance memory device and method for fabricating the same | |
| TW201724106A (zh) | 高保持電阻式隨機存取記憶體 | |
| US8345463B2 (en) | Resistive memory device and method for fabricating the same | |
| US8945949B2 (en) | Method for fabricating variable resistance memory device | |
| JP2015015309A (ja) | 記憶装置 | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| WO2022017137A1 (zh) | 半导体器件和半导体器件的制造方法 | |
| US11211555B2 (en) | Memory device and a method for forming the memory device | |
| WO2022022201A1 (zh) | 半导体器件和半导体器件的制造方法 | |
| TW201638946A (zh) | 電阻式隨機存取記憶體 | |
| JP5412012B1 (ja) | 抵抗変化型不揮発性記憶素子とその製造方法 | |
| US20140138606A1 (en) | Resistance variable memory device | |
| JP2019114644A (ja) | 記憶装置 | |
| CN111640862B (zh) | 一种集成电路器件和其形成方法及电子设备 | |
| CN112018235B (zh) | 半导体器件和半导体器件的制造方法 | |
| CN110660908A (zh) | 存储器装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190709 Address after: 361022 Unit 0206, Unit 109, 62 Chengyi North Street, Xiamen Software Park Phase III, Fujian Province Applicant after: Xiamen Semiconductor Industry Technology Research and Development Co.,Ltd. Address before: 100084 Tsinghua University, Beijing, Haidian District Applicant before: Tsinghua University |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |