JP2014127566A - 不揮発性記憶装置の製造方法および不揮発性記憶装置 - Google Patents

不揮発性記憶装置の製造方法および不揮発性記憶装置 Download PDF

Info

Publication number
JP2014127566A
JP2014127566A JP2012282676A JP2012282676A JP2014127566A JP 2014127566 A JP2014127566 A JP 2014127566A JP 2012282676 A JP2012282676 A JP 2012282676A JP 2012282676 A JP2012282676 A JP 2012282676A JP 2014127566 A JP2014127566 A JP 2014127566A
Authority
JP
Japan
Prior art keywords
layer
electrode
hard mask
resist mask
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012282676A
Other languages
English (en)
Inventor
Hideaki Murase
英昭 村瀬
Osamu Ito
理 伊藤
Yoshio Kawashima
良男 川島
Takumi Mikawa
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012282676A priority Critical patent/JP2014127566A/ja
Priority to US14/139,618 priority patent/US9076959B2/en
Publication of JP2014127566A publication Critical patent/JP2014127566A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/063Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Abstract

【課題】マスクパターンの剥離を抑制して微細化を容易に実現可能な抵抗変化型の不揮発性記憶装置およびその製造不法を提供する。
【解決手段】第1電極層2’、抵抗変化材料層3’、第2電極層4’およびハードマスク層50を形成し、ハードマスク層50上に第1の方向に延びる第1レジストマスク61を形成し、第1レジストマスク61を用いて、ハードマスク層50をエッチングして第1の方向に延びる第1ハードマスクを形成し、第1ハードマスク上に、第2の方向に延び、第1レジストマスクの幅より大きい、第2レジストマスクを形成し、第2レジストマスクを用いて、第1ハードマスクをエッチングして第2ハードマスクを形成し、第2ハードマスクを用いて、第2電極層4’、抵抗変化材料層3’および第1電極層2’をエッチングして抵抗変化素子をパターン形成する。
【選択図】図3A

Description

本発明は、電気パルスの印加により抵抗値が可逆的に変化する抵抗変化素子を有する抵抗変化型の不揮発性記憶装置およびその製造方法に関する。
近年、デジタル技術の進展に伴って、携帯情報機器および情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリ(flash memory)に置き換わる次世代の不揮発性装置として、抵抗変化素子を用いた抵抗変化型メモリ(ReRAM: Resistive Random Access Memory)の研究開発が進んでいる。
ここで、抵抗変化素子とは、電気的信号によって抵抗状態(抵抗値)が可逆的に変化し、その状態を保持し続ける性質を有する素子をいう。このような抵抗変化素子の抵抗状態のそれぞれに情報を割り当てることにより、当該情報を不揮発的に記憶することが可能になる。具体的には、例えば、抵抗値が比較的低い状態を示す低抵抗状態および低抵抗状態より抵抗値が高い状態を示す高抵抗状態のうちの一方に“0”を、他方に“1”を割り当てることにより、2値を記憶できる。
抵抗変化素子は、例えば、第1電極と、第2電極と、両者の間に、酸素不足度の異なる2つの金属酸化物層を積層することにより形成された抵抗変化層とを備えている。抵抗変化素子の第1電極と第2電極との間に、電気的パルス(例えば電圧パルス)を印加することによって、抵抗変化層の抵抗状態を高抵抗状態から低抵抗状態へ、または低抵抗状態から高抵抗状態へと可逆的に変化させる。このような抵抗変化型メモリでは、低抵抗状態および高抵抗状態の2値が明確に区別でき、かつ、低抵抗状態と高抵抗状態との間を高速かつ安定的に遷移させることが望まれる。
このような要望に対して、抵抗変化素子の抵抗値のばらつきを抑制することにより低抵抗状態と高抵抗状態との間の遷移を高速かつ安定化させることを目的とする構成が提案されている(例えば特許文献1)。
特許文献1においては、第1電極層、抵抗変化材料層および第2電極層による積層体を形成した後、平面形状における角部を中央部側へ後退させた形状(ドット型の形状)を有するフォトレジストマスクを用いてハードマスクを形成し、さらに、そのハードマスクを用いて積層体をエッチングして抵抗変化素子を形成する。このような方法により形成された抵抗変化素子の平面形状は、90°の角度を有するような角部がない丸みをもつ形状となる(ドット型の抵抗変化素子が形成される)。これにより、特許文献1においては、抵抗変化材料層においてエッチングされる量の差の不均一性が低減されるとしている。
国際公開第2012/001978号
しかしながら、従来の不揮発性記憶装置の製造方法において、抵抗変化素子が微細化するにつれてマスクパターンが剥離しやすくなり、抵抗変化素子の形成が困難になるという問題がある。
本発明はこのような課題を解決するためになされたものであり、マスクパターンの剥離を抑制して微細化を容易に実現可能な抵抗変化型の不揮発性記憶装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明に係る一態様である不揮発性記憶装置の製造方法は、第1電極層を形成する工程と、前記第1電極層上に金属酸化物を含む抵抗変化材料層を形成する工程と、前記抵抗変化材料層上に第2電極層を形成する工程と、前記第2電極層上にハードマスク層を形成する工程と、前記ハードマスク層上に第1の方向に延びる第1レジストマスクを形成する工程と、前記第1レジストマスクを用いて、前記抵抗変化材料層が露出しないように前記ハードマスク層をエッチングして前記第1の方向に延びる第1ハードマスクを形成する工程と、前記第1ハードマスク上に、前記第1の方向に交差する第2の方向に延びる第2レジストマスクを形成する工程と、前記第2レジストマスクを用いて、前記第1ハードマスクをエッチングして第2ハードマスクを形成する工程と、前記第2ハードマスクを用いて、前記第2電極層、前記抵抗変化材料層および前記第1電極層をエッチングして、第2電極、抵抗変化層および第1電極を含む抵抗変化素子をパターン形成する工程とを含み、前記第2レジストマスクの幅は、前記第1レジストマスクの幅より大きいものである。
本発明の不揮発性記憶装置およびその製造方法によれば、マスクパターンの剥離を抑制して微細化を容易に実現可能とすることができる。
図1Aは、本発明における一実施の形態の不揮発性記憶装置を構成する抵抗変化素子の構成例を示す斜視図である。 図1Bは、図1Aに示す抵抗変化素子の図1AにおけるX−X’断面図およびY−Y’断面図である。 図2は、本発明の実施の形態の不揮発性記憶装置の構成例を示す断面図である。 図3Aは、本実施の形態に係る不揮発性記憶装置を構成する抵抗変化素子の製造方法の一例について説明するための斜視図である。 図3Bは、図3AにおけるX−X’断面図およびY−Y’断面図である。 図4Aは、本実施の形態に係る不揮発性記憶装置を構成する抵抗変化素子の製造方法の一例について説明するための斜視図である。 図4Bは、図4AにおけるX−X’断面図およびY−Y’断面図である。 図5Aは、本実施の形態に係る不揮発性記憶装置を構成する抵抗変化素子の製造方法の一例について説明するための斜視図である。 図5Bは、図5AにおけるX−X’断面図およびY−Y’断面図である。 図6Aは、本実施の形態に係る不揮発性記憶装置を構成する抵抗変化素子の製造方法の一例について説明するための斜視図である。 図6Bは、図6AにおけるX−X’断面図およびY−Y’断面図である。 図7は、本実施の形態において抵抗変化素子を製造する際のドライエッチングプロセスにおいて使用されるドライエッチング装置の構造を例示した概略図である。 図8は、本実施の形態における不揮発性記憶装置の製造方法により形成された抵抗変化素子を示す平面図である。 図9は、本実施の形態における不揮発性記憶装置の製造方法を用いて形成した抵抗変化素子のSEM画像を示す図である。 図10は、本実施の形態における製造方法を用いて形成した抵抗変化素子の短辺幅に含まれる直線部の長さの関係を比較例とともに示すグラフである。 図11Aは、従来のドット形状のレジストマスクを形成した際のSEM画像を示す図である。 図11Bは、従来のドット形状のレジストマスクを形成した際のSEM画像を示す図である。 図11Cは、本発明の一形態に係る不揮発性記憶装置に用いられるライン状のレジストマスクのSEM画像を示す図である。 図12は、2つのライン状のレジストマスクを用いて形成したレジストマスク幅に対するパターン形成後の抵抗変化素子の幅の関係を比較例とともに示すグラフである。 図13は、所定の狙い寸法に基づいて光源からレジスト上面までの距離を変化させながらレジストマスクを形成したときのレジストマスク幅を示すグラフである。
<本発明の一態様を得るに至った経緯>
図11Aおよび図11Bは従来のドット形状のレジストマスクを形成した際のSEM画像を示す図であり、図11Cは本発明の一形態に係る不揮発性記憶装置に用いられるライン状のレジストマスクのSEM画像を示す図である。図11Aに示されるように、レジストマスクの幅(設計値)をおよそ200nmとして、特許文献1のようなドット形状のレジストマスクを形成したところ、平面視において直線部のない略円形状にレジストマスクが形成される。ところが、さらに微細な領域としてレジストマスクの幅(設計値)をおよそ180nmとして、特許文献1のようなドット形状のレジストマスクを形成しようとしたところ、図11Bに示すようなパターン剥離が生じた。このように、ドット形状のレジストマスクを用いた従来の抵抗変化素子の製造方法においては、レジストマスクの幅(設計値)が190nm以下となると、レジストマスクと当該レジストマスクが形成される層との密着面積(レジストマスクの塗布面積)の減少に伴い、レジスト現像時にレジストマスクが剥離することが分かった。
一方、図11Cに示されるように、ライン状のレジストマスクにおいては、レジストマスクの幅を95nm程度まで微細化してもレジストマスクが適正に形成されることが分かった。すなわち、ライン状のレジストマスクを用いることにより、レジストマスクの幅を細くしてもレジストマスクとレジストマスクが形成される領域との密着面積を確保することが可能となる。このため、当該ライン状のレジストマスクを用いることにより、ラインの幅を抵抗変化素子の平面形状の一辺とする抵抗変化素子を形成することができるという知見を得た。
以上のように、本発明者は、上記抵抗変化型の不揮発性記憶装置に関し、鋭意研究することにより、抵抗変化素子を形成する際に抵抗変化素子のサイズを微細化しつつ、その形成に用いるマスクパターンの剥離を抑制するために、第1の方向に延びる第1レジストマスクと、第1の方向に交差する第2の方向に延びる第2レジストマスクとの2つのライン状のレジストマスクを用いることにより、ドット型の形状を有するレジストマスクに比べてより微細化した領域でレジストマスクを剥離し難くすることができるという第1の知見を得た。より具体的には、ハードマスク層を第1レジストマスクを用いてエッチングすることにより、第1の方向に延びる第1ハードマスクを形成する。さらに、当該第1ハードマスク上に第1の方向に交差する第2の方向に延びる第2レジストマスクを形成し、当該第2レジストマスクを用いてエッチングすることにより、第1レジストマスクの幅と第2レジトスマスクの幅とで平面形状が規定される第2ハードマスクを形成する。
図12は2つのライン状のレジストマスクを用いて形成したレジストマスク幅に対するパターン形成後の抵抗変化素子の幅の関係を比較例とともに示すグラフである。図12においてプロットされるレジストマスク幅は、設計寸法であり、図12は、当該設計寸法に基づいて形成された抵抗変化素子の幅を計測してグラフ化したものである。図12に示す参考例は、第1レジストマスクのライン幅と第2レジストマスクの幅とが同じレジストマスクを用いて抵抗変化素子を形成した例を示している。本参考例は図12において丸プロットで示される。また、比較例として、特許文献1に示すようなドット形状のレジストマスクを用いて抵抗変化素子を形成した例を示している。本比較例は図12において四角プロットで示される。何れの例においても同じ露光機(KrFステッパ)を用いてレジストマスクを形成している。
比較例においては、レジストマスクの設計寸法(一辺の幅)が190nm以下になると、図11Bに示したようにレジストマスクの剥離が生じ、190nm以下の領域では、抵抗変化素子が形成できなかった(図12において190nm以下の領域にプロットがないのはこのためである)。一方、2つのライン状のレジストマスクを交差させるように用いてハードマスクを形成した参考例においては、1つの幅が190nm以下の領域でも(例えば100nm程度の領域でも)抵抗変化素子を形成できることが分かった。さらに、形成された抵抗変化素子を観察すると、平面視において直線部を4つ含むような形状を有しており、設計時の形状に比較的忠実な形状の抵抗変化素子が形成されることが分かった。
上記のように、第1レジストマスクを用いて形成した第1の方向に延びる第1ハードマスクの上にこれに交差するように第2レジストマスクを形成すると、第2レジストマスク下の第1ハードマスクがある領域とそれ以外の領域とでは段差が生じる。これにより、第2レジストマスクと露光機の光源との距離も場所によって差が生じることとなる。このような状態の第2レジストマスクをマスクとして用いてレジスト現像する場合、「デフォーカス(defocus)」が発生する。「デフォーカス」とは、露光機の光源における結像面(ベストフォーカス)までの距離(焦点距離)と、光源からレジストマスクまでの距離(レジスト上面距離)とに光軸方向の差が生じた状態を意味する。
デフォーカスにより焦点距離とレジスト上面距離とのずれ量(デフォーカス量と称する)が大きくなると、レジスト現像後のレジストマスクは、レジストマスクがある部分とない部分との間の光強度分布におけるコントラストが低下し(ピントぼけが発生し)、現像後のレジストマスクがレジスト細りを生じて倒壊したり、レジストマスク側面のラフネス(roughness)が増大したりするおそれがある。このように、デフォーカス量が大きくなると、適正なレジストマスクを形成することができなくなるため、このレジストマスクを用いてハードマスクをエッチング形成しても適正なハードマスクを形成することはできなくなる。
ここで、レジストマスクが適正に形成されるレジスト上面距離は、焦点距離を中心とする所定の範囲(焦点深度:depth of focus)内であればよい。すなわち、レジスト上面距離が光源の焦点距離と完全に一致しなくても、デフォーカス量が焦点深度内であれば、レジストマスクが所望の形状に適正に形成される。
本発明の発明者は鋭意研究の末、上記ライン状のレジストマスクの幅(狙い寸法)が大きいほど、焦点深度が大きくなる、すなわち、適正なレジストマスクが形成可能となるデフォーカス量の許容範囲(フォーカスマージン)を大きくすることができるという第2の知見を得た。
図13は、所定の狙い寸法に基づいて光源からレジスト上面までの距離を変化させながらレジストマスクを形成したときのレジストマスク幅を示すグラフである。図13の例においては、3つの狙い寸法(レジストマスクの設計寸法)に基づいてそれぞれ光源からレジスト上面までの距離を変化させながらレジストマスクを形成し、これにより形成されたレジストマスク幅をプロットしたものである。横軸はデフォーカス量を示している。なお、露光量はいずれも一定とした。四角のプロットは、狙い寸法140nmを示し、三角のプロットは、狙い寸法150nmを示し、丸のプロットは、狙い寸法160nmを示している。狙い寸法140nmのプロットを放物線状に繋いだ予測線をL140として示し、狙い寸法150nmのプロットを放物線状に繋いだ予測線をL150として示し、狙い寸法160nmのプロットを放物線状に繋いだ予測線をL160として示している。
図13においては、実際に形成されたレジストマスクの幅が、狙い寸法に対して±10%以下を許容範囲とし、上記予測線からフォーカスマージンM140,M150,M160を求めている。図13に示されるように、狙い寸法が大きくなるにつれて、レジスト形成マージンが広がっていくことが分かる。
以上のように、本発明者は、上記第1の知見および第2の知見から、第1の方向に延びる第1レジストマスクと、第1の方向に交差する第2の方向に延びる第2レジストマスクとの2つのライン状のレジストマスクを用いてハードマスク(後述する第2ハードマスク)を形成するとともに、第2レジストマスクの幅を第1レジストマスクの幅より大きく形成することにより、マスクパターンの剥離を抑制してさらなる微細化を容易に実現可能とすることができる不揮発性記憶装置の製造方法および不揮発性記憶装置を発明するに至った。さらに、この不揮発性記憶装置の製造方法および不揮発性記憶装置によれば、形成されるハードマスク(第2ハードマスク)の寸法ばらつきを抑制することができるため、抵抗変化素子を微細化しつつ寸法ばらつきを低減することができる。
<本発明の一態様の概要>
本発明に係る一態様である不揮発性記憶装置の製造方法は、第1電極層を形成する工程と、前記第1電極層上に金属酸化物を含む抵抗変化材料層を形成する工程と、前記抵抗変化材料層上に第2電極層を形成する工程と、前記第2電極層上にハードマスク層を形成する工程と、前記ハードマスク層上に第1の方向に延びる第1レジストマスクを形成する工程と、前記第1レジストマスクを用いて、前記ハードマスク層をエッチングして前記第1の方向に延びる第1ハードマスクを形成する工程と、前記第1ハードマスク上に、前記第1の方向に交差する第2の方向に延びる第2レジストマスクを形成する工程と、前記第2レジストマスクを用いて、前記第1ハードマスクをエッチングして第2ハードマスクを形成する工程と、前記第2ハードマスクを用いて、前記第2電極層、前記抵抗変化材料層および前記第1電極層をエッチングして、第2電極、抵抗変化層および第1電極を含む抵抗変化素子をパターン形成する工程とを含み、前記第2レジストマスクの幅は、前記第1レジストマスクの幅より大きいものである。
上記製造方法によれば、第1電極層、抵抗変化材料層および第2電極層が積層された積層体の上にハードマスク層および第1の方向に延びる第1レジストマスクが形成され、第1レジストマスクを用いてハードマスク層をエッチングすることにより、第1の方向に延びる第1ハードマスクが形成される。さらに、第1ハードマスク上に第1の方向に交差する第2の方向に延びる第2レジストマスクが形成され、第2レジストマスクを用いて第1ハードマスクをエッチングすることにより、第1の方向および第2の方向に所定の幅を有する第2ハードマスクが形成される。この第2ハードマスクを用いて上記積層体をエッチングすることにより、抵抗変化素子が形成される。
このように、第2ハードマスクの第1の方向における幅およびそれに交差する第2の方向における幅が、それぞれ、第1レジストマスクの幅および第2レジストマスクの幅に基づいて規定される。すなわち、第1レジストマスクおよび第2レジストマスクの長さがそれらの幅に比べて充分大きい場合には、第1レジストマスクの長さおよび第2レジストマスクの長さは、第2ハードマスクの微細化には影響を及ぼさない。したがって、第1レジストマスクおよび第2レジストマスクの幅をより微細化しても、ハードマスクとレジストマスクとの密着面積を十分に確保することが可能となる。したがって、マスクパターンの剥離を抑制してさらなる微細化を実現可能とすることができる。
しかも、第2レジストマスクの幅を第1レジストマスクの幅より大きくすることにより、ライン状の第1レジストマスクにより段差が生じた層上に第2レジストマスクを形成する際に、フォーカスマージンを第1レジストマスクの形成時よりも大きくすることができ、寸法ばらつきを抑制することができる。一方で、段差のない層上に形成される第1レジストマスクにおいてはフォーカスマージンを小さくしても適正なレジストマスクを形成することができるため、微細化を図ることができる。したがって、抵抗変化素子を微細化しつつ寸法ばらつきを抑制することが容易に実現できる。
さらに、このような特性のばらつきが抑制された抵抗変化素子を、既存の半導体プロセスを用いて製造することができるため、微細化が進む半導体プロセスに容易に適用可能な(親和性の高い)製造方法を実現することができる。
前記第1レジストマスクの幅および前記第2レジストマスクの幅は、190nm以下であってもよい。第1の方向に延びるライン状の第1レジストマスクを用いて第1ハードマスクを形成し、第2の方向に延びるライン状の第2レジストマスクを用いて第2ハードマスクを形成することにより、レジストマスクとハードマスクとの密着面積(レジストマスクの塗布面積)を増大させることにより、レジストマスクをハードマスクから剥がれ難くすることができるため、従来の製造方法のようなドット形状のレジストマスクでは形成困難な190nm以下のレジストマスク形成が可能となる。
前記抵抗変化素子は、平面視において対向する一対の第1直線部と当該一対の第1直線部に交差する方向に延びる一対の第2直線部とを含む形状を有していてもよい。これにより、微細なパターンで大容量化しつつ安定した形状の抵抗変化素子が得られるため、特性のばらつきを抑制した大容量の不揮発性記憶装置を実現することができる。
前記第1ハードマスクを形成する工程は、前記抵抗変化材料層が露出しないように前記ハードマスク層をエッチングし、前記第2ハードマスクを形成する工程は、前記抵抗変化材料層が露出しないように前記第1ハードマスク層をエッチングすることとしてもよい。これによれば、第1ハードマスクおよび第2ハードマスクを形成する際に、抵抗変化材料層が露出しないため、従来の製造方法に対してパターン形成される抵抗変化層の少なくとも側面がエッチングプラズマおよびエッチングガスに曝される回数および時間を少なくすることができる。したがって、抵抗変化層に加えられるエッチングダメージを少なくすることができ、抵抗変化素子の特性のばらつきを抑制することができる。
前記抵抗変化素子をパターン形成する工程は、少なくとも前記抵抗変化層の周囲が一度に形成されてもよい。これにより、パターン形成後の抵抗変化層の側面がエッチングガスに曝される回数が1回で済む。したがって、抵抗変化層に加えられるエッチングダメージをより少なくすことができ、抵抗変化素子の特性のばらつきを抑制することができる。なお、「抵抗変化層の周囲が一度に形成される」とは、同一のプロセスで抵抗変化層の側面の全周が形成されることを意味する。
前記第2電極層は、貴金属を含んでいてもよい。上述のように第1ハードマスクをエッチングする際においては、上面が露出した領域が存在するため、エッチングにより第2電極層の厚みが減少すると、形成される抵抗変化素子の形状ばらつきにより抵抗変化特性のばらつきが生じる可能性がある。これに対し、第2電極層を例えばイリジウムおよび白金などの貴金属を含むエッチング耐性の高い電極層とすることにより、第1ハードマスクをエッチングして第2ハードマスクを形成する際に、第2電極層に対する第1ハードマスクのエッチング選択比を大きく取ることができる。これにより、第2電極層がエッチングされる可能性を低減して抵抗変化特性のばらつきを抑制することができる。
平面視において、前記第2ハードマスク層を形成した際の前記第2ハードマスク層以外の領域は前記第2電極層が露出していることとしてもよい。これにより、抵抗変化材料層がエッチングガスに曝される可能性を低減することができ、抵抗変化素子の特性のばらつきを抑制することができる。
前記抵抗変化材料層は、タンタル酸化物、ハフニウム酸化物およびジルコニウム酸化物等の遷移金属酸化物、ならびにアルミニウム酸化物の何れかで構成されてもよい。これらの金属酸化物を抵抗変化材料層を構成する金属酸化物として用いた場合、リテンション特性に優れ、かつ通常の抵抗変化動作の高速動作を可能としつつ、抵抗変化動作の特性のばらつきを低減することができる。また、これらの金属酸化物を抵抗変化材料層として用いることで、仮に初期ブレイクダウンが必要な抵抗変化素子であっても、初期ブレイク電圧の低電圧化および印加時間の短時間化を図ることができる。
本発明に係る他の一態様である不揮発性記憶装置は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に介在し、前記第1電極と前記第2電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する金属酸化物を含む抵抗変化層とが積層された抵抗変化素子を含み、前記抵抗変化素子は、平面視において互いに平行な一対の第1直線部と、当該一対の第1直線部に交差する方向に延びる、互いに平行な一対の第2直線部とを含む形状を有し、前記一対の第2直線部間の距離は、前記一対の第1直線部間の距離より大きく、前記一対の第2直線部間の距離は、190nm以下である。
上記構成の不揮発性記憶装置によれば、一対の第2直線部間の距離が一対の第1直線部間の距離より大きいことにより、一対の第1直線部間の距離を微細化しつつ、抵抗変化素子1を形成する際のレジストマスクと当該レジストマスクの形成領域との密着面積(レジストマスクの塗布面積)を大きくすることができ、レジストマスクを剥がれ難くすることができる。このため、少なくとも一対の第1直線部間の距離(第2直線部を含む抵抗変化素子の一辺の長さ)を、従来のドット形状のレジストマスクを用いて形成した抵抗変化素子の幅(直径)に比べて短くすることができる。したがって、素子間スペースを一定と考えた場合に、当該一対の第1直線部の対向する方向(第2直線部の長さ方向)の微細化が可能となる。
<実施の形態>
以下、本発明の一実施の形態に係る不揮発性記憶装置の製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状などについては正確な表示ではなく、その個数等についても図示しやすい個数として示している。また、以下の実施の形態で示される数値、材料、構成要素、構成要素の位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定するものではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
図1Aは、本発明における一実施の形態の不揮発性記憶装置を構成する抵抗変化素子の構成例を示す斜視図であり、図1Bは、図1Aに示す抵抗変化素子の図1AにおけるX−X’断面図およびY−Y’断面図である。本実施の形態における抵抗変化素子1は、後述する所定の層間絶縁層およびコンタクトプラグ上に複数形成され得る。抵抗変化素子1は、下部電極である第1電極2と、上部電極である第2電極4と、第1電極2と第2電極との間に介在し、第1電極と第2電極との間に与えられる電気信号に基づいて抵抗値が可逆的に変化する金属酸化物を含む抵抗変化層3とを備えている。
本実施の形態における抵抗変化層2は、酸素含有量が増加するに従い抵抗値が増加する金属酸化物を含む。これにより、抵抗変化素子1に電気信号を与えることで、高速な抵抗変化動作に加え、可逆的に安定した書き換え特性および良好なリテンション特性を得ることができる。また、このような抵抗変化層2を採用することにより、抵抗変化層2の酸素含有量およびその分布(プロファイル)を最適化することにより、短いパルス幅(例えば100ns以下)の電気信号による高速動作を実現することができる。さらに、このような抵抗変化層2によれば、抵抗変化幅も大きくする(1桁以上の差とする)ことができ、読み出しマージンを大きくすることができる。
なお、抵抗変化層2が、「酸素含有量が増加するに従い抵抗値が増加する金属酸化物を含む」とは、抵抗変化層2を構成する材料のうち、酸素含有量が増加するに従い抵抗値が増加する金属酸化物が支配的に存在することを意味し、抵抗変化層3の抵抗変化動作に影響を与えない程度の微量の不純物または添加物を含んでもよい。抵抗変化層2における抵抗値を微調整する目的等により、他元素を意図的に抵抗変化層2に少量含めることも可能である。例えば、金属酸化物で構成される抵抗変化層2に窒素を添加することにより、抵抗変化層2の抵抗値が大きくなり、抵抗変化動作の反応性を改善することができる。
抵抗変化は、抵抗変化層3とこの抵抗変化層3を挟む一対の電極2,4のうちの一方の電極との界面において、抵抗変化層3の当該界面近傍の部位に電界によって酸素イオンが集まったり、その集まった酸素イオンが拡散したりすることによって発現する。具体的には、例えば、一対の電極2,4間に極性の異なる電圧(電気的パルス)を印加するバイポーラ型の不揮発性記憶装置においては、当該一方の電極に他方の電極に対して正の電圧を印加すれば負に帯電している酸素イオンが抵抗変化層3の当該一方の電極との界面近傍の部位に集まり、当該部位に高抵抗層が形成されて高抵抗化する。逆に、当該一方の電極に他方の電極に対して負の電圧を印加すれば、当該一方の電極との界面近傍の部位に集まった酸素イオンが当該部位から他の抵抗変化層3内に拡散して当該一方の電極との界面近傍の部位の抵抗変化層3が低抵抗化する。界面近傍の部位の酸素イオンは抵抗変化層3の他の部位に拡散するが、抵抗変化層3の他の部位の体積は、界面近傍の部位の体積に比べて非常に大きいため、抵抗変化層3の他の部位の抵抗値を大きく増加させることはない。
なお、本実施の形態における抵抗変化素子1は、一対の電極2,4間に同一極性の電圧(電気的パルス)のみを印加し、当該電圧の大きさ(電気的パルスの強さ)および/または電圧を印加する時間(電気的パルスのパルス幅)を変化させることにより高抵抗状態と低抵抗状態とを切り替えるユニポーラ型の不揮発性記憶装置にも適用可能である。
抵抗変化層3は第1電極2に接続する第1の抵抗変化層31と、第2電極4に接続する第2の抵抗変化層32とが少なくとも積層された構成を有している。第1の抵抗変化層31の厚さは例えば10nm以上100nm以下程度であり、第2の抵抗変化層32の厚さは例えば1nm以上10nm以下程度である。
第1の抵抗変化層31は、酸素不足型の第1の金属酸化物で構成され、第2の抵抗変化層32は、第1の金属酸化物よりも酸素不足度が小さい第2の金属酸化物で構成されている。第2の抵抗変化層32の中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
積層構造を有する抵抗変化層3における抵抗変化現象は、抵抗が高い第2の金属酸化物を含む第2の抵抗変化層32内に形成された微小な局所領域中で酸化還元反応が起こって、当該局所領域中のフィラメント(導電パス)が変化することにより、その抵抗値が変化すると考えられる。
つまり、第2の金属酸化物を含む第2の抵抗変化層32に接続される第2電極4に、第1電極2を基準にして正の電圧を印加したとき、抵抗変化層3中の酸素イオンが第2の抵抗変化層32側に引き寄せられる。これによって、第2の抵抗変化層32中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する(酸素の含有量が増加する)。その結果、局所領域中のフィラメントが繋がり難くなり、抵抗値が増大すると考えられる。
逆に、第2の金属酸化物を含む第2の抵抗変化層32に接続される第2電極4に、第1電極2を基準にして負の電圧を印加したとき、第2の抵抗変化層32中の酸素イオンが第1の抵抗変化層31側に押しやられる。これによって、第2の抵抗変化層32中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する(酸素の含有量が減少する)。その結果、局所領域中のフィラメントが繋がり易くなり、抵抗値が減少すると考えられる。
ここで、「酸素不足度」とは、金属酸化物において、その化学量論的組成(複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成)の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル(Ta)の場合、上述の定義による化学量論的組成の酸化物はTaであるので、TaO2.5と表現できる。TaO2.5の酸素不足度は0%であり、TaO1.5の酸素不足度は、酸素不足度=(2.5−1.5)/2.5=40%となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、0、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は、化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
また、「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Taの酸素含有率は、総原子数に占める酸素原子の比率(O/(Ta+O))であり、71.4atm%となる。したがって、酸素不足型のタンタル酸化物における酸素含有率は、0より大きく、71.4atm%より小さいことになる。例えば、第1の金属酸化物を構成する金属と、第2の金属酸化物を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第2の金属酸化物の酸素含有率が第1の金属酸化物の酸素含有率よりも大きいとき、第2の金属酸化物の酸素不足度は第1の金属酸化物の酸素不足度より小さい。
本実施の形態においては、抵抗変化層2の一例として、第1の抵抗変化層31を構成する第1の金属酸化物と第2の抵抗変化層32を構成する第2の金属酸化物とに同種の金属酸化物が用いられる。例えば、何れの抵抗変化層31,32においてもタンタル酸化物が含まれる。第1の抵抗変化層31を構成する第1のタンタル酸化物の組成をTaOで表し、第2の抵抗変化層32を構成する第2のタンタル酸化物の組成をTaOで表すと、0<x<2.5、x<yを満足する。すなわち、第2のタンタル酸化物TaOにおける酸素含有率が第1のタンタル酸化物TaOより大きいように構成される。さらに、第1のタンタル酸化物層TaOは0.8≦x≦1.9を満足し、かつ、第2のタンタル酸化物層TaOは2.1≦y<2.5を満足することが好ましい。
抵抗変化層3を構成する金属として、タンタル以外の金属を用いてもよい。抵抗変化層3を構成する金属としては、遷移金属、またはアルミニウム(Al)を用いることができる。遷移金属としては、タンタル(Ta)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、ニオブ(Nb)、タングステン(W)、ニッケル(Ni)等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
ハフニウム酸化物を用いる場合は、第1の抵抗変化層31を構成する第1の金属酸化物の組成をHfOで表し、第2の抵抗変化層32を構成する第2の金属酸化物の組成をHfOで表すと、0<x<2.0、x<yを満足する。さらに、第1のハフニウム酸化物HfOは0.9≦x≦1.6を満足し、かつ、第2のハフニウム酸化物HfOは1.8<y<2.0を満足することが好ましい。
また、ジルコニウム酸化物を用いる場合は、第1の抵抗変化層31を構成する第1の金属酸化物の組成をZrOで表し、第2の抵抗変化層32を構成する第2の金属酸化物の組成をZrOで表すと、0<x<2.0、x<yを満足する。さらに、第1のジルコニウム酸化物ZrOは0.9≦x≦1.4を満足し、かつ、第2のジルコニウム酸化物ZrOは1.9<y<2.0を満足することが好ましい。
第1の金属酸化物を構成する第1の金属と、第2の金属酸化物を構成する第2の金属とは、異なる金属を用いてもよい。この場合、第2の金属酸化物は、第1の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第1電極2と第2電極4との間に印加された電圧は、第2の金属酸化物に、より多くの電圧が分配され、第2の金属酸化物中で発生する酸化還元反応をより起こし易くすることができる。
また、第1の抵抗変化層31に含まれる第1の金属酸化物を構成する第1の金属と、第2の抵抗変化層32に含まれる第2の金属酸化物を構成する第2の金属とにおいて、互いに異なる材料を用いる場合、第2の金属の標準電極電位は、第1の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化し難い特性を表す。これにより、標準電極電位が相対的に低い第2の金属酸化物において、酸化還元反応が起こり易くなる。
例えば、第1の金属酸化物に酸素不足型のタンタル酸化物(TaO)を用い、第2の金属酸化物にチタン酸化物(TiO)を用いることにより、安定した抵抗変化動作が得られる。チタン(標準電極電位=−1.63eV)はタンタル(標準電極電位=−0.6eV)より標準電極電位が低い材料である。このように、第2の金属酸化物に第1の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第2の金属酸化物中でより酸化還元反応が発生しやすくなる。チタン酸化物の代わりに、高抵抗層となる第2の金属酸化物にアルミニウム酸化物(Al)を用いてもよい。また、例えば、第1の金属酸化物に酸素不足型のタンタル酸化物(TaO)を用い、第2の金属酸化物にアルミニウム酸化物(Al)を用いてもよい。
上記の構成によれば、第2電極4は、酸素不足度がより小さい第2の金属酸化物で構成される第2の抵抗変化層32に接続されている。このような第2電極4は、第2の金属酸化物を構成する金属および第1電極2を構成する材料と比べて、標準電極電位がより高い材料で構成される。例えば、第2電極4は、白金(Pt)、イリジウム(Ir)、パラジウム(Pd)等の貴金属等が用いられる。
また、酸素不足度がより大きい第1の金属酸化物で構成される第1の抵抗変化層31に接続されている第1電極2は、第1の金属酸化物を構成する金属と比べて標準電極電位がより低い材料で構成される。例えば、第1電極2は、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、チタン(Ti)、アルミニウム(Al)、窒化タンタル(TaN)、窒化チタン(TiN)等が用いられる。第1電極2の厚さは、例えば20〜100nm程度に形成される。
各材料の標準電極電位の関係をまとめると、第2電極4の標準電極電位をV、第2の金属酸化物を構成する金属の標準電極電位をVr2、第1の金属酸化物を構成する金属の標準電極電位をVr1、第1電極2の標準電極電位をVとしたときに、これらの各材料は、Vr2<VかつV<Vを満足する関係を有している。さらに、これらの各材料は、Vr2<VかつV≦Vr1を満足する関係を有していてもよい。
標準電極電位は、その値が高いほど酸化し難い特性を表す。このため、Vr2<Vを満たすことにより、標準電極電位が高い第2電極4と抵抗変化層3(第2の抵抗変化層32)との界面近傍の第2の抵抗変化層32中において、電極2,4間に与えられる電気信号に応じた酸化還元反応が選択的に発生し、高酸素濃度あるいは低酸素濃度の抵抗変化層を形成できる。さらに、V<Vを満たすことにより、電極海面における酸化還元反応が第2電極4側で優先的に発現する。したがって、抵抗変化層3において、安定した抵抗変化現象が得られる。
なお、第2電極4の厚さは、例えば30nm程度に形成される。また、第2電極4は、単層構造で構成されてもよいし、複数層からなる積層構造で構成されてもよい。
本実施の形態において、抵抗変化素子1は、平面視において互いに平行な一対の第1直線部11と、当該一対の第1直線部11に交差する方向に延びる、互いに平行な一対の第2直線部12とを含む形状を有している。さらに、第1直線部11および第2直線部12が交互に曲線部13を介して連結するように構成されている。また、一対の第2直線部12間の距離(第1直線部11を含む抵抗変化素子1の幅)L11aは、一対の第1直線部11間の距離(第2直線部12を含む抵抗変化素子1の幅)L12aより大きいように構成されている。
上記構成によれば、一対の第2直線部12間の距離L11aが一対の第1直線部11間の距離L12aより大きいことにより、第1直線部11間の距離L11aを微細化しつつ、抵抗変化素子1を形成する際のレジストマスクと当該レジストマスク形成領域(ハードマスク)との密着面積(レジストマスクの塗布面積)を確保することができ、レジストマスクを剥がれ難くすることができる。このため、少なくとも一対の第1直線部11間の距離(第2直線部12を含む抵抗変化素子1の一辺の長さ)L12aを、従来のドット形状のレジストマスクを用いて形成した抵抗変化素子の幅(直径)に比べて短くすることができるため、素子間スペースを一定と考えた場合に、当該第1直線部11間の距離方向(第2直線部12の長さ方向)の微細化が可能となる。
以下に、本実施形態における上記抵抗変化素子1を備えた不揮発性記憶装置の構成例について説明する。図2は、本発明の実施の形態の不揮発性記憶装置の構成例を示す断面図である。なお、不揮発性記憶装置は、通常、複数の抵抗変化素子を備えているが、図2においては、図面の簡略化のため、1個の抵抗変化素子1およびそれに接続される構成要素を中心に図示している。また、理解しやすいように、一部を拡大して示している。
上記のような抵抗変化素子1を含む不揮発性記憶装置100の例について説明する。図2に示すように、不揮発性記憶装置100は、基板101と、基板101上に形成されるトランジスタ200と、トランジスタ200のドレイン層102に第1のコンタクトプラグ106を介して電気的に接続される第1の配線110と、第1の配線110に平行に配設され、トランジスタ200のソース層103に第2のコンタクトプラグ107を介して電気的に接続される第2の配線111と、第2の配線111に第3のコンタクトプラグ114を介して第1電極2が電気的に接続される上記構成の抵抗変化素子1と、第1の配線110および第2の配線111に立体的に交差するように配設され、抵抗変化素子1の第2電極4が電気的に接続される第3の配線116とを備えている。
本実施の形態において、第4の配線(ゲート層104)がワード線として構成され、第3の配線116がビット線として構成され、第1の配線110がプレート線として構成されることにより、1トランジスタ−1メモリセル(抵抗変化素子)の配線態様(いわゆる1T1R構造)が実現されている。図示しないが、ワード線は、行選択回路/ドライバに接続され、ビット線は列選択回路/ドライバに接続される。プレート線は、所定の基準電圧源に接続される。なお、第2の配線111は、第2のコンタクトプラグ107と第3のコンタクトプラグ114とを繋ぐ引き上げ配線として構成される。すなわち、第2の配線111は基板101の平面方向には何れの素子にも接続されていない。このため、第2の配線111の代わりに第2のコンタクトプラグ107と第3のコンタクトプラグ114とをつなぐコンタクトプラグを形成することとしてもよい。しかし、第2の配線111として形成することにより、以下に示すように、第1の配線110と同一の半導体ステップで形成することができ、製造工程を簡略化し、半導体ステップにおける制御性を高めることができる。
上記のような不揮発性記憶装置100の構成についてより詳細に説明する。本実施の形態において、基板101は、シリコン基板である。このシリコン基板101上にドレイン層102およびソース層103が形成される。また、ゲート層104と基板101との間にはゲート絶縁膜が形成されている。
ドレイン層102およびソース層103は、例えば、N型トランジスタを構成する場合、リン(P)、砒素(As)等のn型不純物が基板101に注入されることにより形成され、P型トランジスタを構成する場合、ボロン(B)、インジウム(In)等のp型不純物が基板101に注入されることにより形成されている。
第1のコンタクトプラグ106および第2のコンタクトプラグ107は、トランジスタ200が形成された基板101上にトランジスタ200を覆うように積層された第1の層間絶縁層105に形成されたコンタクトホールに埋め込み形成される。本実施の形態において、第1のコンタクトプラグ106および第2のコンタクトプラグ107は、第1の層間絶縁膜105と接触するコンタクト密着層と、コンタクト密着層の内側に形成されるコンタクトメタルとを含んでいる。本実施の形態において、コンタクト密着層は、チタン(Ti)およびチタン窒化物(TiN)を主成分とした材料で構成され、コンタクトメタルは、タングステン(W)を主成分とした材料で構成されている。
第1の配線110および第2の配線111は、第1の層間絶縁層105上に積層された第1のエッチストッパ層108および第2の層間絶縁層109にレジストマスクを用いたエッチングにより第1のコンタクトプラグ106および第2のコンタクトプラグ107上に形成された配線溝内に形成される。これらの配線110,111は、第2の層間絶縁層109と接触する配線密着層および配線密着層の内側に形成される配線メタルで構成されている。配線密着層は、例えば、タンタル(Ta)、タンタル窒化物(TaN)、チタン(Ti)、チタン窒化物(TiN)またはルテニウム(Ru)等の材料により構成され、配線メタルは、例えば銅(Cu)を主成分とした材料で構成されている。
第3のコンタクトプラグ114は、第1の配線110、第2の配線111および第2の層間絶縁層109上に積層された第2のエッチストッパ層112および第3の層間絶縁層113において第2の配線111に貫通するように形成されたコンタクトホールに埋め込み形成される。第3のコンタクトプラグ114も、第1のコンタクトプラグ106および第2のコンタクトプラグ107と同様の構成を有している。
抵抗変化素子1は、第3の層間絶縁膜113および第3のコンタクトプラグ114上に形成されている。具体的には、抵抗変化素子1の第1電極2は、第3のコンタクトプラグ114上に第3のコンタクトプラグ114と接続するように形成される。第3の層間絶縁層113上かつ抵抗変化素子1の周囲には第4の抵抗変化層115が積層される。第3の配線116は、第4の抵抗変化層115上にレジストマスクを用いたエッチングにより抵抗変化素子1の第2電極4上に形成された配線溝内に形成される。第3の配線116の構成は、第1の配線110および第2の配線111と同様である。また、本実施の形態において、第1〜第4の層間絶縁層105,109,113,115は、シリコン酸化物で構成されている。
第4の層間絶縁膜115および第3の配線116上には、表面保護のためのパッシベーション(passivation)層117が形成されている。
なお、上記の構成例では、プレート線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、プレート線はトランジスタ200に共通の電位を与える構成としているが、ワード線に接続される行選択回路/ドライバと同様の構成のプレート線選択回路/ドライバを有し、選択されたプレート線と非選択のプレート線とを異なる電圧(極性も含む)で駆動する構成としてもよい。
次に、上述した不揮発性記憶装置を構成する抵抗変化素子1の製造方法の一例について説明する。
図3A〜図3B、図4A〜図4B、図5A〜図5B、および図6A〜図6Bは本実施の形態に係る不揮発性記憶装置を構成する抵抗変化素子の製造方法の一例について説明する図である。図3A、図4A、図5A、および図6Aはそれぞれの工程における斜視図を示し、図3B、図4B、図5B、および図6Bはそれぞれの工程におけるX−X’断面図およびY−Y’断面図を示す。なお、これらの図においては、図面の簡略化のため、抵抗変化素子1を4個形成する場合を示しているが、形成される抵抗変化素子1の数はこれに限られない。また、理解しやすいように、構成の一部を拡大して示している。また、抵抗変化素子1が形成される下地の層(前述の第3の層間絶縁層113)は、図示を省略している。
まず、図3Aおよび図3Bに示す工程において、抵抗変化素子1より下層に形成されたコンタクトプラグ(前述の第3のコンタクトプラグ114)の露出した上面を被覆するように、基準層(前述の第3の層間絶縁層113)上に、第1電極層2’、抵抗変化材料層3’、第2電極層4’およびハードマスク層50をこの順に形成する。
例えば、上記基準層上に、第1電極2にパターン形成される前の第1電極層2’として例えば窒化タンタル(TaN)を例えば20nmの厚さとなるように形成する。続いて、第2電極層2’上に、パターン形成される前の第1の抵抗変化材料層31’および第2の抵抗変化材料層32’を含む抵抗変化材料層3’を形成する。例えば、第1のタンタル酸化物TaO(ここでは、x=1.56)で構成される第1の抵抗変化材料層31’が例えば15nmの厚さとなるように形成され、第1の抵抗変化材料層31’上に第1の抵抗変化材料層31’より酸素不足度が小さい第2のタンタル酸化物TaO(ここでは、y=2.48)で構成される第2の抵抗変化材料層32’が例えば5nmの厚さとなるように形成される。
本実施の形態において、パターン形成前の第1の抵抗変化材料層31’は、タンタルターゲットを用い、酸素を含むアルゴン雰囲気中でスパッタする反応性スパッタ法により堆積される。第1の抵抗変化材料層31’の酸素含有率は、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。例えば、第1の抵抗変化材料層31’の層内の酸素濃度を45〜65atm%に制御することにより、第1の抵抗変化材料層31’の抵抗率を0.5〜20mΩ・cmに調整することができる。例えば、層内の酸素濃度を60atm%としたとき、第1の抵抗変化材料層31’の抵抗率は、約2mΩ・cmとなる。
その後、第1の抵抗変化材料層31’の上面を酸素雰囲気中のプラズマ酸化で酸化処理することで、第1の抵抗変化材料層31’の上部に第2の抵抗変化材料層32’を形成する。例えば、第1の抵抗変化材料層31’を構成する第1のタンタル酸化物TaOを20nm堆積した後に、堆積されたTaOの上面を酸素雰囲気中のプラズマ酸化により酸化処理し、堆積された第1のタンタル酸化物TaOの上面から例えば5nmの部分を、第2のタンタル酸化物TaOで構成される第2の抵抗変化材料層32’として形成する。第2の抵抗変化材料層32’の厚さは、第1のタンタル酸化物TaOがプラズマに曝される時間(暴露時間)を調整することにより容易に調整することができる。
なお、酸化処理方法はプラズマ酸化に限られるものではなく、例えば、酸素雰囲気中の熱処理等、第1のタンタル酸化物TaOの上面を酸化させる効果のある処理を行うこととしてもよい。また、第1のタンタル酸化物TaOの上面を酸化処理する代わりに、第1のタンタル酸化物TaOを例えば15nm堆積した後に、反応性スパッタにより第2のタンタル酸化物TaOを例えば5nm堆積するとしてもよい。反応性スパッタは、スパッタ雰囲気中の酸素濃度を変えたり、ターゲットに金属酸化物ターゲットを用いたりすることにより、堆積層中に含まれる酸素含有量を調整することができる。第2のタンタル酸化物TaOを形成する際には、ターゲットとして金属タンタルを用いてスパッタ時に第2のタンタル酸化物TaOを生成するようにしてもよいし、タンタル酸化物ターゲット(例えば、Ta)を用いてもよい。
なお、抵抗変化材料層3’の材料としてハフニウム酸化物を用いる場合においても、タンタル酸化物を用いる場合と同様に形成できる。このときの第2の抵抗変化材料層32’の厚さは、3〜4nmとしてもよい。また、抵抗変化材料層3’の材料としてジルコニウム酸化物を用いる場合においても、タンタル酸化物を用いる場合と同様に形成できる。このときの第2の抵抗変化材料層32’の厚さは、1〜5nmとしてもよい。
さらに、第2の抵抗変化材料層32’上に、第2電極4にパターン形成される前の第2電極層4’として例えばイリジウム(Ir)を例えば30nmの厚さとなるように形成する。その後、第2電極層4’の上面にハードマスク層50としてチタン−アルミニウム窒化物(TiAlN)を例えば50nmの厚さとなるように形成する。なお、ハードマスク層50は、第2電極層4’を構成する材料に対してエッチングレート(etching rate)が低い材料が採用される。例えば、ハードマスク層50としてチタン−アルミニウム窒化物の代わりにアルミニウム酸化物(Al)を用いてもよい。
さらに、ハードマスク層50上に第1の方向(X方向)に延びる第1レジストマスク61(厚さは例えば420nm)を形成する。図示していないが、第1レジストマスク61を形成する前にハードマスク層50上に反射防止層(厚さは例えば80nm)を形成してもよい。第1レジストマスク61は、既存の露光プロセスおよび現像プロセスにより例えば190nm以下(例えば140nm程度)の線幅を有するライン状にパターン形成される。
次に、図4Aおよび図4Bに示す工程において、第1レジストマスクパターン61をマスクとして用いて、抵抗変化材料層3’が露出しないように(第2電極層4’を残すように)ハードマスク層50をエッチングして第1ハードマスク51を形成する。なお、反射防止層が形成されている場合においては反射防止層もエッチングされる。第1ハードマスク51を形成するエッチングにはドライエッチングプロセスが用いられる。このドライエッチングプロセスに使用するエッチングガスは、塩素を含む混合ガスを用いてもよい。例えば第2電極層4’がイリジウムで構成されている場合、塩素を含む混合ガス中でハードマスク層50をエッチングすると、不揮発性エッチング生成物となる塩化イリジウムが発生する。このため、第2電極層4’においてハードマスク層50に対して大きな選択比を確保することができ、第2電極層4’がエッチングにより削られて寸法ばらつきが生じる可能性を低減することができる。
その後、第1レジストマスクパターン61および反射防止層をアッシングにより除去して図4Aおよび図4Bに示す積層体を形成する。アッシングは、酸素を含む混合ガス下で行われてもよい。
本実施の形態においては、図4Aおよび図4Bに示すように、平面視において、第1ハードマスク51が形成された際の第1ハードマスク51以外の領域は、第2電極層4’が露出している。これにより、抵抗変化材料層3’がエッチングガスに曝される可能性を低減することができ、抵抗変化素子1の特性のばらつきを抑制することができる。なお、第2電極層4’の上に保護層等が設けられる場合には、当該保護層等が残るように(露出するように)エッチングしてもよい。
次に、図5Aおよび図5Bに示す工程において、第2電極層4’および第1ハードマスク51上に第1のハードマスク51と交差するように第2の方向(Y方向)に延びる第2レジストマスク62(厚さは例えば420nm)を形成する。図示していないが、第2レジストマスク62を形成する前に第2電極層4’および第1ハードマスク51上に反射防止層(厚さは例えば80nm)を形成してもよい。この際、図5Bに示すように、第1ハードマスク51の存在により、第2レジストマスク62(および反射防止層)は、第1ハードマスク51の周辺領域は他より盛り上がったY−Y’断面形状となる(図5Aにおいては盛り上がった領域は図示を省略している)。
ここで、第2レジストマスク62の幅は、第1レジストマスク61の幅より大きくなるように形成される。第2レジストマスク62は、既存の露光プロセスおよび現像プロセスにより例えば190nm以下(例えば第1レジストマスク61の線幅が100nmである場合に、110nm以上)の線幅を有するライン状にパターン形成される。
次に、図6Aおよび図6Bに示す工程において、第2レジストマスク62をマスクとして用いて、第1ハードマスク51をエッチングして第2ハードマスク52を形成する。このように、ハードマスク層50を互いに交差する第1および第2レジストマスク61,62を用いてエッチングを行うことにより、第2ハードマスク52は、島状(矩形状)に形成される。第2ハードマスク52を形成するエッチングにはドライエッチングプロセスが用いられる。その後、第2レジストマスク62をアッシングにより除去して図6Aおよび図6Bに示す積層体を形成する。
次に、形成された第2ハードマスク52をマスクとして用いて、第2電極層4’、抵抗変化材料層3’および第1電極層2’をエッチング(ドライエッチング)することにより、図1Aおよび図1Bに示すような、第2電極4、抵抗変化層3および第1電極2を含む抵抗変化素子1をパターン形成する。その後、第2ハードマスク52を除去する。第2ハードマスク52の除去方法としては例えばオーバーエッチングまたはウエットエッチング等が用いられる。
なお、第2ハードマスク52が導電体の場合は除去せずに残してもよい。この場合、抵抗変化素子1の第2電極4と上層配線(前述の第3の配線116)とを第2ハードマスク52を介して接続させてもよい。
これにより、平面視において(基板上面から見て)矩形状かつ第1方向の幅および第2方向の幅が190nm以下(例えば170nm)で、特性ばらつきを抑制した微細な抵抗変化素子1が形成される。なお、矩形状とは、後述するように平面視において第1の方向に沿って対向するように延びる一対の第1直線部と前記第1の方向に交差する第2の方向に沿って対向するように延びる一対の第2直線部とを含む形状を意味する。すなわち、矩形状には、4つの直線部を含む形状が含まれる。例えば、矩形状には、正方形、長方形、ひし形、台形、平行四辺形およびこれらの形状の一部に曲線を有する形状(例えば正方形等の角が丸められた形状)等が含まれる。
上記製造方法によれば、第1電極層2’、抵抗変化材料層3’および第2電極層4’が積層された積層体の上にハードマスク層50および第1の方向に延びる第1レジストマスク61が形成され、第1レジストマスク61を用いてハードマスク層50をエッチングすることにより第1の方向に延びる第1ハードマスク51が形成される。さらに、第1ハードマスク51上に第1の方向に交差する第2の方向に延びる第2レジストマスク62が形成され、第2レジストマスク62を用いて第1ハードマスク51をエッチングすることにより、第1の方向および第2の方向に所定の幅を有する第2ハードマスク52が形成される。この第2ハードマスク52を用いて上記積層体をエッチングすることにより、抵抗変化素子1が形成される。
このように、第2ハードマスク52の第1の方向における幅およびそれに交差する第2の方向における幅が、それぞれ、第1レジストマスク61の幅および第2レジストマスク62の幅に基づいて規定される。すなわち、第1レジストマスク61の長さおよび第2レジストマスク62の長さは、第2ハードマスク52の微細化には影響を及ぼさない。したがって、第1レジストマスク61および第2レジストマスク62の幅をより微細化しても、ハードマスクとレジストマスクとの密着面積(レジストマスクの塗布面積)を十分に確保することが可能となる。したがって、マスクパターンの剥離を抑制して微細化を実現できる。
しかも、第2レジストマスク62の幅を第1レジストマスク61の幅より大きくすることにより、ライン状の第1レジストマスク61により段差が生じた層上に第2レジストマスク62を形成する際に、フォーカスマージンを第1レジストマスク61の形成時よりも大きくすることができ、寸法ばらつきを抑制することができる。一方で、段差のない層上に形成される第1レジストマスク61においてはフォーカスマージンを小さくしても適正なレジストマスクを形成することができるため、微細化を図ることができる。したがって、抵抗変化素子を微細化しつつ寸法ばらつきを抑制することが容易に実現できる。
さらに、このような特性のばらつきが抑制された抵抗変化素子1を、専用の特殊な半導体プロセスを用いることなく、既存の半導体プロセスを用いて製造することができるため、微細化が進む半導体プロセスに容易に適用可能な(親和性の高い)製造方法を実現することができる。
また、第1の方向およびそれに交差する第2の方向に所定の幅を有する第2ハードマスク52を先に形成した上で、当該第2ハードマスク52を用いて抵抗変化素子1を形成するエッチングを行うため、従来のダブルパターニングを用いた製造方法に対してパターン形成後の抵抗変化層3の少なくとも側面がエッチングプラズマおよびエッチングガスに曝される回数および時間を少なくすることができる。したがって、抵抗変化層3に加えられるエッチングダメージを少なくすることができ、抵抗変化素子1の特性のばらつきを抑制することができる。
さらに、上述したように、特性のばらつきが抑制された抵抗変化素子1を、専用の特殊な半導体プロセスを用いることなく、既存の半導体プロセスを用いて製造することができるため、微細化が進む半導体プロセスに容易に適用可能な(親和性の高い)製造方法を実現することができる。
本実施の形態において、第2ハードマスク52をマスクとして用いて、抵抗変化素子1をエッチングにより形成する工程では、第2電極層4’をエッチングする際には、塩素と酸素とを含む混合ガスをエッチングガスとして用い、抵抗変化材料層3’および第1電極層2’をエッチングする際には、臭素を含む混合ガスをエッチングガスとして用いる。
また、この工程では、エッチングガスを上記のように変えながら、1回のドライエッチングプロセスで第2電極4、抵抗変化層3および第1電極2を形成する。
従来のダブルパターニングを用いた製造方法では、下層配線とメモリセル層(本実施の形態における第2電極層4’、抵抗変化材料層3’および第1電極層2’に相当する)をひとまずライン状にエッチングしてから、形成されたラインの方向に交差する方向に延びるマスク(例えば上層配線)を形成して、これを用いて再度エッチングしている。このため、1回目のエッチングで削られたメモリセル層の側面が2回目のエッチングの際にエッチングガスに曝されることとなり、エッチングダメージが増加する。
これに対して、本実施の形態によれば、第2電極層4’、抵抗変化材料層3’および第1電極層2’が一度にエッチングされる。特に、抵抗変化層3の周囲が一度に形成されることにより、少なくとも抵抗変化層3の側面がエッチングガスに曝される回数および時間を少なくすることができる。これにより、抵抗変化層3に加えられるエッチングダメージをより少なくすることができ、抵抗変化素子1の特性のばらつきを抑制することができる。なお、「抵抗変化層3の周囲が一度に形成される」とは、同一のプロセスで抵抗変化層3の側面の全周が形成されることを意味する。
さらに、第2電極層4’、抵抗変化材料層3’、第1電極層2’をエッチングする際のエッチングガスに、エッチングダメージを抑制するガスを使用することとしてもよい。具体的には、抵抗変化材料層3’が酸素含有量が増加するに従い抵抗値が増加する金属酸化物を含む場合には、エッチングガスにエッチング端面の酸素欠損を抑制する作用のあるガス(例えば、酸化を促進させる酸素ガス、側壁を保護する作用のある臭化水素(HBr)ガスまたは三フッ化メタン(CHF)ガス等)を用いる。これにより、ドライエッチングプロセスで露出した抵抗変化材料層3’のエッチング端面がエッチングガスに曝されることによる酸素の脱離およびフッ素等の不純物の混入を抑制することができる。そのため、抵抗変化層3へのエッチングダメージを低減させることができる。
なお、第2電極層4’および第1電極層2’のエッチング時においても酸素欠損を抑制する作用のあるガスを用いることとしてもよい。第2電極層4’から第2電極4をパターン形成するドライエッチングプロセスにおいては、第2電極層4’のオーバーエッチング時に露出する抵抗変化材料層3’(特に第2の抵抗変化材料層32’)へのエッチングダメージをより確実に抑制することができる。
また、第1電極層2’から第1電極2をパターン形成するドライエッチングプロセスにおいては、第1電極層2’をエッチングする際には、その上層にある抵抗変化層3は、すでにパターン形成されているため、その側面はエッチングプラズマに曝されている状態となる。このため、エッチングガスに酸素欠損を抑制する作用のあるガスを用いることで、第2電極層2のドライエッチング中でもエッチングダメージが抵抗変化層3の側面に加えられることを抑制することができる。
ハードマスク層50は、絶縁体材料で構成されてもよい。これにより、抵抗変化素子1をエッチングにより形成する工程において、エッチングプラズマからの電荷が抵抗変化素子1に印加される可能性を確実に低減することができ、エッチングダメージ(チャージダメージ)を抑制することができる。
以下、本実施の形態におけるドライエッチングプロセスをより詳しく説明する。図7は、本実施の形態において抵抗変化素子を製造する際のドライエッチングプロセスにおいて使用されるドライエッチング装置の構造を例示した概略図である。図7に示すように、本実施の形態で用いられるドライエッチング装置300は、エッチングチャンバー301、アンテナコイル302、当該アンテナコイル302に電力を供給するソース側高周波電源303、エッチングチャンバー301内に配置され、エッチング対象であるウェハ400の載置台として機能する電極304、当該電極304に電力を供給するバイアス側高周波電源305を備えている。なお、ドライエッチング装置300は、この他の構成として、図示していないが、エッチングガス導入口およびエッチングチャンバー内のガス圧を調整する排気系統等を備えている。
このようなドライエッチング装置300においてウェハ400の上面をドライエッチングする際には、ウェハ400を電極304上に取り付けた上で、エッチングガスを導入して、ガス圧を調整した後、アンテナコイル302にソース側高周波電源303から電力を供給する。これにより、エッチングプラズマがエッチングチャンバー301内に発生する。その後、電極304にバイアス側高周波電源305から電力を供給する。これにより、エッチングプラズマ中の活性ガス(エッチングガス)がウェハ400の上面に垂直に入射することによりウェハ400がエッチングされる。
本実施の形態において、ドライエッチング装置300によるエッチングの強さの調整は、ソース側高周波電源303の供給電力を一定とした上で、電極304に供給されるバイアス側高周波電源305の供給電力(これを、エッチング電力と称する)を変化させることにより行われる。
次に、上記製造方法により形成された抵抗変化素子1の形状および大きさについて説明する。図8は、本実施の形態における不揮発性記憶装置の製造方法により形成された抵抗変化素子を示す平面図である。図8に示すように、上記製造方法により形成された抵抗変化素子1は、平面視において第1の方向(X方向)に沿って対向するように延びる一対の第1直線部11と第1の方向に交差する第2の方向(Y方向)に沿って対向するように延びる一対の第2直線部12とを含む形状を有している。そして、一対の第1直線部11間の距離および一対の第2直線部12間の距離の何れか短い方(短辺幅)は、例えば400nm以下である。例えば、平面視における抵抗変化素子1の幅L11a,L12aは、何れも190nm以下である。
本実施の形態においては、前述したように、一対の第2直線部12間の距離L11aが一対の第1直線部11間の距離L12aより大きい。例えば第1直線部11を含む抵抗変化素子1の幅L11aは100nmであり、第2直線部12を含む抵抗変化素子1の幅L12aは160nmである。隣り合う第1直線部11と第2直線部12との間は丸みを帯びた形状の角部により接続されている。なお、第1直線部11および第2直線部12とは、抵抗変化素子1の端部が平均的に直線状となる領域を意味し、半導体プロセスにおいて許容される程度のラフネス(roughness)を含み得る。例えば、第1直線部11および第2直線部12の寸法のそれぞれに対して10%以下のラフネスを含み得る。なお、一対の第1直線部11間の距離は、第1直線部11と第2直線部12とをそれぞれ延長して形成される仮想の四角形を構成する辺のうち第2直線部12を含む仮想線分の長さを意味し、一対の第2直線部12間の距離は、上記四角形を構成する辺のうち第1直線部11を含む仮想線分の長さを意味する。
図9は、本実施の形態における不揮発性記憶装置の製造方法を用いて形成した抵抗変化素子のSEM画像を示す図である。図9は、第1レジストマスク61の幅を100nmとし、第2レジストマスク62の幅をそれぞれ100,110,120,130,140,150,160および170nmとして、それぞれ抵抗変化素子1を第1の方向および第2の方向にそれぞれ複数列形成した後のSEM画像を示している。このうち、100nm×100nmの素子は参考例であり、それ以外の素子が本実施形態の実施例に相当する。なお、各SEM画像において、複数の抵抗変化素子の配列が示される上側の画像は倍率50000倍の画像であり、1つの抵抗変化素子にフォーカスした市側の画像は倍率200000倍の画像である。
図9に示されるように、第1レジストマスク61を用いたエッチングと第2のレジストマスク62を用いたエッチングとによって形成された第2ハードマスク52を用いることにより、従来の製造方法ではレジストマスクの形成が困難であった素子寸法190nm以下の範囲でも、正方形状(参考例)および長方形状(実施例)にかかわらず抵抗変化素子を形成することができた。
ただし、正方形状の抵抗変化素子においては、図9において破線部分で示すように、一部領域において抵抗変化素子が形成されないパターン飛びが見られた。これは、第2レジストマスク62を形成する際にフォーカスマージンを大きくとらなかったことにより、第2のレジストマスク62がレジスト細りを生じて倒壊する等の不具合が生じたためと推察される。一方、長方形状の抵抗変化素子においては、第2レジストマスク61の幅を第1レジストマスク62の幅よりも大きくすることにより、複数の抵抗変化素子が安定的に形成された。
図10は、本実施の形態における製造方法を用いて形成した抵抗変化素子の短辺幅に含まれる直線部の長さの関係を比較例とともに示すグラフである。比較例としては、本実施の形態における抵抗変化素子1を形成する際に用いた露光機(KrFステッパ)と同じ露光機を使用して矩形のレジストマスクにより形成した抵抗変化素子を本実施の形態と同じように計測した。
図10において、丸印は本実施の形態により形成した抵抗変化素子1における関係を示している。図10には、抵抗変化素子1の幅(短辺幅)L12aと当該短辺幅間に存在する直線部(第2直線部12)の長さ(短辺幅直線部長さ)L12bとの関係が示されている。また、四角印は比較例における抵抗変化素子における関係を示している。
矩形のレジストマスクを用いた比較例においては、短辺幅が400nm以下になると、当該短辺幅の直線部の長さが0になっている。これは、抵抗変化素子の平面形状において直線部がなくなり、円形になっていることを示すものである。これは、レジストマスクの開口幅が小さくなることにより、光の回折現象が発生し、矩形のレジストマスクの角部において露光機からの光がレジストマスクの裏側に回り込むことによって起きるものと考えられる。
一方、本実施の形態においては、短辺幅L11aが400nm以下の微細な領域においても短辺直線部長さL11bを有することが示されている。さらに、短辺幅L11aに対する直線部長さL11bの割合も、短辺幅L11aが400nm以下の微細な領域においても極端に低下しておらず、平面視において四角形に近い矩形状の抵抗変化素子1を形成することができることが示された。
以上のように、上記製造方法により形成された抵抗変化素子1は、特性ばらつきを抑制させつつ、微細化することができる。そして、この抵抗変化素子1を用いて、例えば、図2に示すような1トランジスタ−1抵抗変化素子(1T1R)等で構成された不揮発性記憶装置100を作製することにより、高速かつ安定的に動作する微細かつ大容量の不揮発性記憶装置100を実現することができる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。
例えば、上記実施の形態においては、図2に示すような1T1R構造の不揮発性記憶装置100について説明したが、上記実施の形態で説明したような抵抗変化素子1を含む構成であればこれに限られない。例えば、抵抗変化素子1に電流制御素子が直列に接続された(いわゆる1D1R構造を有する)クロスポイント型の不揮発性記憶装置にも上記実施の形態で説明したような抵抗変化素子1を適用可能である。
また、第1ハードマスク51を形成する際のエッチング電力と第2ハードマスク52を形成する際のエッチング電力とは、同じ電力としてもよいし、異なる電力としてもよい。特に、第2ハードマスク52を形成する際のエッチング電力を第1ハードマスク51を形成する際のエッチング電力より小さくすることにより、第2ハードマスク52をエッチングにより形成する際に、抵抗変化層3にチャージダメージが生じるのを抑制することができる。
本発明の不揮発性記憶装置の製造方法は、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いることが可能な不揮発性記憶装置の製造方法として有用である。
1 抵抗変化素子
2 第1電極
2’ 第1電極層
3 抵抗変化層
3’ 抵抗変化材料層
4 第2電極
4’ 第2電極層
11 第1直線部
12 第2直線部
31 第1の抵抗変化層
31’ 第1の抵抗変化材料層
32 第2の抵抗変化層
32’ 第2の抵抗変化材料層
50 ハードマスク層
51 第1ハードマスク
52 第2ハードマスク
61 第1レジストマスク
62 第2レジストマスク
100 不揮発性記憶装置
101 基板
102 ドレイン層
103 ソース層
104 ゲート層
105 第1の層間絶縁層
106 第1のコンタクトプラグ
107 第2のコンタクトプラグ
108 第1のエッチストッパ層
109 第2の層間絶縁層
110 第1の配線
111 第2の配線
112 第2のエッチストッパ層
113 第3の層間絶縁層
114 第3のコンタクトプラグ
115 第4の層間絶縁層
116 第3の配線
117 パッシベーション層
200 トランジスタ
300 ドライエッチング装置
301 エッチングチャンバー
302 アンテナコイル
303 ソース側高周波電源
304 電極
305 バイアス側高周波電源
400 ウェハ

Claims (10)

  1. 第1電極層を形成する工程と、
    前記第1電極層上に金属酸化物を含む抵抗変化材料層を形成する工程と、
    前記抵抗変化材料層上に第2電極層を形成する工程と、
    前記第2電極層上にハードマスク層を形成する工程と、
    前記ハードマスク層上に第1の方向に延びる第1レジストマスクを形成する工程と、
    前記第1レジストマスクを用いて、前記ハードマスク層をエッチングして前記第1の方向に延びる第1ハードマスクを形成する工程と、
    前記第1ハードマスク上に、前記第1の方向に交差する第2の方向に延びる第2レジストマスクを形成する工程と、
    前記第2レジストマスクを用いて、前記第1ハードマスクをエッチングして第2ハードマスクを形成する工程と、
    前記第2ハードマスクを用いて、前記第2電極層、前記抵抗変化材料層および前記第1電極層をエッチングして、第2電極、抵抗変化層および第1電極を含む抵抗変化素子をパターン形成する工程とを含み、
    前記第2レジストマスクの幅は、前記第1レジストマスクの幅より大きい、不揮発性記憶装置の製造方法。
  2. 前記第1レジストマスクの幅および前記第2レジストマスクの幅は、190nm以下である、請求項1に記載の不揮発性記憶装置の製造方法。
  3. 前記抵抗変化素子は、平面視において対向する一対の第1直線部と当該一対の第1直線部に交差する方向に延びる一対の第2直線部とを含む形状を有している、請求項1または2に記載の不揮発性記憶装置の製造方法。
  4. 前記第1ハードマスクを形成する工程は、前記抵抗変化材料層が露出しないように前記ハードマスク層をエッチングし、
    前記第2ハードマスクを形成する工程は、前記抵抗変化材料層が露出しないように前記第1ハードマスク層をエッチングする、請求項1〜3の何れかに記載の不揮発性記憶装置の製造方法。
  5. 前記抵抗変化素子をパターン形成する工程は、少なくとも前記抵抗変化層の周囲が一度に形成される、請求項1〜4の何れかに記載の不揮発性記憶装置の製造方法。
  6. 前記第2電極層は、貴金属を含んでいる、請求項1〜5の何れかに記載の不揮発性記憶装置の製造方法。
  7. 平面視において、前記第2ハードマスク層を形成した際の前記第2ハードマスク層以外の領域は前記第2電極層が露出している、請求項1〜6の何れかに記載の不揮発性記憶装置の製造方法。
  8. 前記抵抗変化材料層は、遷移金属酸化物またはアルミニウム酸化物で構成される、請求項1〜7の何れかに記載の不揮発性記憶装置の製造方法。
  9. 前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物およびジルコニウム酸化物の何れかである、請求項8に記載の不揮発性記憶装置の製造方法。
  10. 第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に介在し、前記第1電極と前記第2電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する金属酸化物を含む抵抗変化層とが積層された積層体を含み、
    前記積層体は、平面視において互いに平行な一対の第1直線部と、当該一対の第1直線部に交差する方向に延びる、互いに平行な一対の第2直線部とを含む形状を有し、
    前記一対の第2直線部間の距離は、前記一対の第1直線部間の距離より大きく、
    前記一対の第2直線部間の距離は、190nm以下である、不揮発性記憶装置。

JP2012282676A 2012-12-26 2012-12-26 不揮発性記憶装置の製造方法および不揮発性記憶装置 Pending JP2014127566A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012282676A JP2014127566A (ja) 2012-12-26 2012-12-26 不揮発性記憶装置の製造方法および不揮発性記憶装置
US14/139,618 US9076959B2 (en) 2012-12-26 2013-12-23 Manufacturing method of nonvolatile memory device and nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012282676A JP2014127566A (ja) 2012-12-26 2012-12-26 不揮発性記憶装置の製造方法および不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JP2014127566A true JP2014127566A (ja) 2014-07-07

Family

ID=50973603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012282676A Pending JP2014127566A (ja) 2012-12-26 2012-12-26 不揮発性記憶装置の製造方法および不揮発性記憶装置

Country Status (2)

Country Link
US (1) US9076959B2 (ja)
JP (1) JP2014127566A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247017B1 (ko) * 2014-03-03 2021-04-30 에스케이하이닉스 주식회사 전자 장치
JP6391009B2 (ja) * 2014-03-17 2018-09-19 パナソニックIpマネジメント株式会社 抵抗変化型不揮発性記憶素子の製造方法
US9224951B1 (en) * 2014-07-21 2015-12-29 Intermolecular, Inc. Current-limiting electrodes
US10566519B2 (en) 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory
US10475997B1 (en) * 2018-07-17 2019-11-12 International Business Machines Corporation Forming resistive memory crossbar array employing selective barrier layer growth
US11825753B2 (en) * 2021-08-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, integrated circuit, and manufacturing method of memory cell

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669862B1 (ko) * 2000-11-13 2007-01-17 삼성전자주식회사 반도체 장치의 미세패턴 형성방법
DE10338422B4 (de) * 2003-08-18 2007-08-16 Infineon Technologies Ag Selektiver Plasmaätzprozess zur Aluminiumoxid-Strukturierung und dessen Verwendung
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
US7718546B2 (en) * 2007-06-27 2010-05-18 Sandisk 3D Llc Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
US7981760B2 (en) * 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
US7846756B2 (en) * 2008-12-31 2010-12-07 Sandisk 3D Llc Nanoimprint enhanced resist spacer patterning method
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
JP5436669B2 (ja) 2010-07-01 2014-03-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP5659135B2 (ja) * 2011-12-19 2015-01-28 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
US20140175369A1 (en) 2014-06-26
US9076959B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
JP5295465B2 (ja) 不揮発性記憶素子及びその製造方法
US8618526B2 (en) Nonvolatile memory device and manufacturing method thereof
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US20090096568A1 (en) Variable resistance element, and its manufacturing method
JP5636081B2 (ja) 不揮発性記憶装置およびその製造方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP2014127566A (ja) 不揮発性記憶装置の製造方法および不揮発性記憶装置
JPWO2011064967A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2011040483A (ja) 抵抗変化メモリ
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
US8900965B2 (en) Nonvolatile memory device manufacturing method
US20210013408A1 (en) Resistive random access memories and method for fabricating the same
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
US11785868B2 (en) Semiconductor structure and method of forming the same
JP2017103453A (ja) 集束電場を有する抵抗変化メモリセル
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法
JP2013161933A (ja) 不揮発性記憶素子及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141006

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141011