CN105047717A - 鳍式场效应晶体管结构及其制作方法 - Google Patents
鳍式场效应晶体管结构及其制作方法 Download PDFInfo
- Publication number
- CN105047717A CN105047717A CN201510375549.3A CN201510375549A CN105047717A CN 105047717 A CN105047717 A CN 105047717A CN 201510375549 A CN201510375549 A CN 201510375549A CN 105047717 A CN105047717 A CN 105047717A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- fin
- formula field
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000010276 construction Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种鳍式场效应晶体管结构及其制作方法。该鳍式场效应晶体管结构制作方法包括：通过光刻及刻蚀在衬底上形成初始鳍状结构；在初始鳍状结构上外延生长至少包含第一材料层和第二材料层的倒U型薄膜叠层结构；在倒U型薄膜叠层结构的外侧填充第三材料；对第三材料和倒U型薄膜叠层结构进行刻蚀，从而暴露出初始鳍状结构；进一步刻蚀第一材料层，从而暴露出由初始鳍状结构和第二材料层形成的鳍状结构。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种鳍式场效应晶体管结构及其制作方法。
背景技术
随着集成电路的发展，器件尺寸越来越小，集成度越来越高。而且，随着半导体器件特征尺寸由于器件尺寸越来越小而不断减小，传统的平面半导体制造技术已经无法使用，目前鳍式场效应晶体管在小尺寸领域被广发使用。
在根据现有技术的鳍式场效应晶体管结构的制作方法中，工艺步骤比较复杂，而且有时候很难控制鳍的宽度以及各个鳍之间的间隔。
所以，希望能够提供一种能够简化鳍结构形成工艺并且使得能够很好地控制鳍的宽度以及各个鳍之间的间隔的鳍式场效应晶体管结构制作方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够简化鳍结构形成工艺并且使得能够很好地控制鳍的宽度以及各个鳍之间的间隔的鳍式场效应晶体管结构制作方法。
为了实现上述技术目的，根据本发明，提供了一种鳍式场效应晶体管结构制作方法，包括：
第一步骤：通过光刻及刻蚀在衬底上形成初始鳍状结构；
第二步骤：在初始鳍状结构上外延生长至少包含第一材料层和第二材料层的倒U型薄膜叠层结构；
第三步骤：在倒U型薄膜叠层结构的外侧填充第三材料；
第四步骤：对第三材料和倒U型薄膜叠层结构进行刻蚀，从而暴露出初始鳍状结构；
第五步骤：进一步刻蚀第一材料层，从而暴露出由初始鳍状结构和第二材料层形成的鳍状结构。
优选地，所述鳍式场效应晶体管结构制作方法还包括第六步骤：在由于第一材料层在第五步骤被刻蚀而形成的凹槽内沉积第三材料，并通过平坦化处理使得第三材料的表面总体平坦化。
优选地，所述第一材料为SiGe。
优选地，所述第二材料为Si。
优选地，所述倒U型薄膜叠层结构包括多个第一材料层。
优选地，所述多个第一材料层的厚度不完全相同。
优选地，所述第三材料为氧化硅。
优选地，第四步骤和第五步骤采用通过抛光方法或刻蚀方法执行部分去除操作。
优选地，所述衬底为硅衬底。
在本发明的另一方面中，根据本发明，提供了一种采用根据上述鳍式场效应晶体管结构制作方法制成的鳍式场效应晶体管结构。
在本发明的鳍式场效应晶体管结构制作方法中，可以通过控制各个第一材料层的厚度来控制形成鳍结构的不同宽度，而且可以通过控制各个第一材料层之间的第二材料层的厚度来控制各个鳍之间的间隔；由此实现了鳍的宽度以及各个鳍之间的间隔的精确控制。由此，本发明提供了一种能够简化鳍结构形成工艺并且使得能够很好地控制鳍的宽度以及各个鳍之间的间隔的鳍式场效应晶体管结构制作方法。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的鳍式场效应晶体管结构制作方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的鳍式场效应晶体管结构制作方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的鳍式场效应晶体管结构制作方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的鳍式场效应晶体管结构制作方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的鳍式场效应晶体管结构制作方法的第五步骤。
图6示意性地示出了根据本发明优选实施例的鳍式场效应晶体管结构制作方法的第六步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明优选实施例提供了一种形成鳍结构的方法。其中，通过photo/etch在Si上形成初始鳍状结构，在初始鳍状结构上依次外延生长SiGe/Si/SiGe/…多层薄膜，此后在多层薄膜中通过去除SiGe而形成凹槽。在凹槽内填充氧化硅，然后通过抛光或刻蚀的方法将多余的Si及SiGe去掉。进一步回蚀SiGe形成多Si鳍结构。
当然，外延材料优选为SiGe和Si，但是本发明并不限于SiGe和Si这两种材料。
具体地，图1至图6示意性地示出了根据本发明优选实施例的鳍式场效应晶体管结构制作方法的各个步骤。
如图1至图6所示，根据本发明优选实施例的鳍式场效应晶体管结构制作方法包括：
第一步骤：首先通过光刻及刻蚀在衬底10(例如，硅衬底)上形成初始鳍状结构20，如图1所示；
第二步骤：在初始鳍状结构20上外延生长至少包含交替布置的第一材料(例如，第一材料为SiGe)层30和第二材料(例如，第二材料为Si)层40的倒U型薄膜叠层结构，如图2所示；
优选地，倒U型薄膜叠层结构包括多个第一材料层30；而且，所述多个第一材料层30的厚度不完全相同，由此可以形成各个鳍结构之间的不同间隔。当然，所述多个第一材料层30的厚度也可以完全相同。
第三步骤：此后，在倒U型薄膜叠层结构的外侧填充第三材料50(例如，第三材料50为氧化硅)，如图3所示；
第四步骤：此后，通过抛光或刻蚀等方法，对第三材料50、倒U型薄膜叠层结构进行刻蚀，从而暴露出初始鳍状结构20，如图4所示；
第五步骤：通过抛光或刻蚀等方法，进一步刻蚀第一材料层30，从而暴露出由初始鳍状结构20和第二材料层40形成的鳍状结构31，如图5所示；
第六步骤：优选地，此后，可在由于第一材料层30被刻蚀而形成的凹槽内沉积第三材料50，并通过平坦化处理使得第三材料50的表面总体平坦化，如图6所示。
在本发明的鳍式场效应晶体管结构制作方法中，可以通过控制各个第一材料层的厚度来控制形成鳍结构的不同宽度，而且可以通过控制各个第一材料层之间的第二材料层的厚度来控制各个鳍之间的间隔；由此实现了鳍的宽度以及各个鳍之间的间隔的精确控制。由此，本发明提供了一种能够简化鳍结构形成工艺并且使得能够很好地控制鳍的宽度以及各个鳍之间的间隔的鳍式场效应晶体管结构制作方法。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种鳍式场效应晶体管结构制作方法，其特征在于包括：
第一步骤：通过光刻及刻蚀在衬底上形成初始鳍状结构；
第二步骤：在初始鳍状结构上外延生长至少包含第一材料层和第二材料层的倒U型薄膜叠层结构；
第三步骤：在倒U型薄膜叠层结构的外侧填充第三材料；
第四步骤：对第三材料和倒U型薄膜叠层结构进行刻蚀，从而暴露出初始鳍状结构；
第五步骤：进一步刻蚀第一材料层，从而暴露出由初始鳍状结构和第二材料层形成的鳍状结构。
2.根据权利要求1所述的鳍式场效应晶体管结构制作方法，其特征在于还包括第六步骤：在由于第一材料层在第五步骤被刻蚀而形成的凹槽内沉积第三材料，并通过平坦化处理使得第三材料的表面总体平坦化。
3.根据权利要求1或2所述的鳍式场效应晶体管结构制作方法，其特征在于，所述第一材料为SiGe。
4.根据权利要求1或2所述的鳍式场效应晶体管结构制作方法，其特征在于，所述第二材料为Si。
5.根据权利要求1或2所述的鳍式场效应晶体管结构制作方法，其特征在于，所述倒U型薄膜叠层结构包括多个第一材料层。
6.根据权利要求5所述的鳍式场效应晶体管结构制作方法，其特征在于，所述多个第一材料层的厚度不完全相同。
7.根据权利要求1或2所述的鳍式场效应晶体管结构制作方法，其特征在于，所述第三材料为氧化硅。
8.根据权利要求1或2所述的鳍式场效应晶体管结构制作方法，其特征在于，第四步骤和第五步骤采用通过抛光方法或刻蚀方法执行部分去除操作。
9.根据权利要求1或2所述的鳍式场效应晶体管结构制作方法，其特征在于，所述衬底为硅衬底。
10.一种采用根据权利要求1或2所述的鳍式场效应晶体管结构制作方法制成的鳍式场效应晶体管结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510375549.3A CN105047717A (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应晶体管结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510375549.3A CN105047717A (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应晶体管结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105047717A true CN105047717A (zh) | 2015-11-11 |
Family
ID=54454105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510375549.3A Pending CN105047717A (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应晶体管结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047717A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546127A (zh) * | 2016-06-28 | 2018-01-05 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050077553A1 (en) * | 2003-10-14 | 2005-04-14 | Kim Sung-Min | Methods of forming multi fin FETs using sacrificial fins and devices so formed |
| CN101142686A (zh) * | 2005-01-28 | 2008-03-12 | Nxp股份有限公司 | 制造双栅极fet的方法 |
| CN103295900A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 形成鳍部及鳍式场效应晶体管的方法 |
-
2015
- 2015-06-30 CN CN201510375549.3A patent/CN105047717A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050077553A1 (en) * | 2003-10-14 | 2005-04-14 | Kim Sung-Min | Methods of forming multi fin FETs using sacrificial fins and devices so formed |
| CN101142686A (zh) * | 2005-01-28 | 2008-03-12 | Nxp股份有限公司 | 制造双栅极fet的方法 |
| CN103295900A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 形成鳍部及鳍式场效应晶体管的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546127A (zh) * | 2016-06-28 | 2018-01-05 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9177820B2 (en) | Sub-lithographic semiconductor structures with non-constant pitch | |
| CN105140100B (zh) | 使用双重图案化的自对准纳米线的形成 | |
| CN104576534B (zh) | 制造鳍式场效应晶体管器件的方法 | |
| CN103247574A (zh) | 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺 | |
| CN106505096A (zh) | 半导体器件及其制造方法 | |
| US20150035064A1 (en) | Inverse side-wall image transfer | |
| US20140197370A1 (en) | Overlap capacitance nanowire | |
| CN109309091A (zh) | 图案化方法 | |
| CN105470137A (zh) | 一种鳍片刻蚀方法 | |
| TWI666692B (zh) | 具邊界間隙壁的半導體結構及其製造方法 | |
| CN104167348B (zh) | 形成间隔物图案掩模的方法 | |
| US7799697B2 (en) | Patterning method in semiconductor manufacturing process including an array of rectangular blocks and filling features | |
| US20140213066A1 (en) | Layout decomposition method and method for manufacturing semiconductor device applying the same | |
| CN105047717A (zh) | 鳍式场效应晶体管结构及其制作方法 | |
| CN110828544B (zh) | 鳍结构 | |
| US20140264614A1 (en) | Spacer Enabled Poly Gate | |
| CN103972164A (zh) | 铜互连大马士革工艺方法 | |
| CN105789049B (zh) | 图案化鳍式场效应晶体管（finfet）器件的多个部件的方法 | |
| CN104934480A (zh) | 鳍式场效应晶体管结构及其制作方法 | |
| CN104701184A (zh) | 形成多鳍结构场发射晶体管的方法 | |
| CN105047564A (zh) | 鳍式场效应管基体制备方法 | |
| CN103855019B (zh) | 一种半导体器件的制造方法 | |
| CN105161409A (zh) | U形栅极的形成方法 | |
| TWI534947B (zh) | 形成半導體主動區和隔離區域之雙圖案方法 | |
| CN109494187B (zh) | 半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination |