CN105047564A - 鳍式场效应管基体制备方法 - Google Patents
鳍式场效应管基体制备方法 Download PDFInfo
- Publication number
- CN105047564A CN105047564A CN201510375627.XA CN201510375627A CN105047564A CN 105047564 A CN105047564 A CN 105047564A CN 201510375627 A CN201510375627 A CN 201510375627A CN 105047564 A CN105047564 A CN 105047564A
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- layer
- effect pipe
- matrix preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 27
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- 238000011049 filling Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000011159 matrix material Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000010586 diagram Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应管基体制备方法，包括：提供半导体基体，并且在半导体基体上覆盖图案化的氮化物层；在氮化物层及半导体基体表面上覆盖氧化物层；在氧化物层上覆盖图案化掩膜层，利用图案化掩膜层蚀刻氧化物层，以在图案化的氮化物层所对应的区域中形成第一凹陷，在未覆盖图案化的氮化物层的区域中形成第二凹陷；在第二凹陷中部分地填充半导体材料以形成第一鳍部；刻蚀第一凹陷以暴露半导体基体；在暴露半导体基体的第一凹陷中填充半导体材料以形成第二鳍部，并且同时在第二凹陷中进一步填充半导体材料以使得第一鳍部的高度增大；去除图案化掩膜层，并且部分去除氧化物层，使得暴露的第一鳍部和第二鳍部形成具有不同高度的鳍形半导体结构。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种鳍式场效应管基体制备方法。
背景技术
随着集成电路的发展，器件尺寸越来越小，集成度越来越高。而且，随着半导体器件特征尺寸由于器件尺寸越来越小而不断减小，传统的平面半导体制造技术已经无法使用，目前鳍式场效应管在小尺寸领域被广发使用。
而在模拟电路中，例如在读出放大器和SRAM单等中，对晶体管的沟道宽度非常敏感，不同的电路性能需要调整沟道宽度来实现，而在鳍式场效应管结构中，鳍片的高度决定了沟道面积的大小。但是，传统的鳍式场效应管制造工艺只能制造相同高度的鳍片结构。
因此，需要一种多高度的鳍式场效应管的制造方法，以制造出具有不同鳍片高度的鳍式场效应管结构。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够制造出具有不同鳍片高度的鳍式场效应管结构的鳍式场效应管基体制备方法。
为了实现上述技术目的，根据本发明，提供了一种鳍式场效应管基体制备方法，包括：第一步骤，其中提供半导体基体，并且在所述半导体基体上覆盖图案化的氮化物层；第二步骤，其中在所述图案化的氮化物层及暴露的半导体基体表面上覆盖氧化物层，并使得所述氧化物层平坦化；第三步骤，其中在所述氧化物层上覆盖图案化掩膜层，并利用图案化掩膜层蚀刻氧化物层，由此在所述图案化的氮化物层所对应的区域中形成第一凹陷，在未覆盖所述图案化的氮化物层的区域中形成第二凹陷；第四步骤，其中在所述第二凹陷中部分地填充半导体材料以形成第一鳍部；第五步骤，其中刻蚀所述第一凹陷以暴露所述半导体基体；第六步骤，其中在暴露所述半导体基体的所述第一凹陷中填充半导体材料以形成第二鳍部，并且同时在所述第二凹陷中进一步填充半导体材料以使得第一鳍部的高度增大；第七步骤，其中去除所述图案化掩膜层，并且部分去除所述氧化物层，使得暴露的第一鳍部和第二鳍部形成具有不同高度的鳍形半导体结构。
优选地，所述鳍式场效应管基体制备方法还包括第八步骤，在垂直于鳍形沟道的方向上，依次沉积高介电材料层和金属材料层。
优选地，所述鳍式场效应管基体制备方法还包括第八步骤，在垂直于鳍形沟道的方向上，依次沉积栅极氧化层和栅极多晶硅层。
优选地，在第四步骤中通过外延生长在所述第二凹陷中部分地填充半导体材料以形成第一鳍部。
优选地，在第六步骤中，通过外延生长，在暴露所述半导体基体的所述第一凹陷中填充半导体材料以形成第二鳍部，并且同时在所述第二凹陷中进一步填充半导体材料以使得第一鳍部的高度增大。
优选地，优选地，所述半导体材料层的材料为单晶硅、锗硅或碳硅。
优选地，所述图案化掩膜层由氮化硅和/或氧化硅构成。
优选地，所述半导体衬底是硅衬底。
优选地，所述半导体材料为硅。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第五步骤。
图6示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第六步骤。
图7示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第七步骤。
图8示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第八步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图8示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的各个步骤。
如图1至图8所示，根据本发明优选实施例的鳍式场效应管基体制备方法包括：
第一步骤，其中提供半导体基体10，并且在所述半导体基体10上覆盖图案化的氮化物层20；
第二步骤，其中在所述图案化的氮化物层20及暴露的半导体基体10表面上覆盖氧化物层30，并使得所述氧化物层30平坦化；
第三步骤，其中在所述氧化物层30上覆盖图案化掩膜层40，并利用图案化掩膜层40蚀刻氧化物层，由此在所述图案化的氮化物层20所对应的区域中形成第一凹陷50，在未覆盖所述图案化的氮化物层20的区域中形成第二凹陷60；
第四步骤，其中在所述第二凹陷60中部分地填充半导体材料以形成第一鳍部70；优选地，在第四步骤中通过外延生长在所述第二凹陷60中部分地填充半导体材料以形成第一鳍部70。
第五步骤，其中刻蚀所述第一凹陷50以暴露所述半导体基体10；
第六步骤，其中在暴露所述半导体基体10的所述第一凹陷50中填充半导体材料以形成第二鳍部80，并且同时在所述第二凹陷60中进一步填充半导体材料以使得第一鳍部70的高度增大；优选地，在第六步骤中，通过外延生长，在暴露所述半导体基体10的所述第一凹陷50中填充半导体材料(例如，硅材料)以形成第二鳍部80，并且同时在所述第二凹陷60中进一步填充半导体材料以使得第一鳍部70的高度增大。
第七步骤，其中去除所述图案化掩膜层40，并且部分去除所述氧化物层30，使得暴露的第一鳍部70和第二鳍部80形成具有不同高度的鳍形半导体结构；
第八步骤，其中可以在垂直于鳍形沟道上依次覆盖一高介电常数材料层90和一金属材料层100。
优选地，所述半导体基体为单晶硅，也可以其他半导体材料，如锗硅，碳硅等；优选地，氧化物为氧化硅，氮化物为氮化硅，也可是SION等；优选地，高介电常数材料层为HfO2，但不仅限于HfO2；金属栅极可以为TIN/TaN/AL等。
而且，本结构并非一定要采用金属栅极，也可以采用氧化工艺或者原位水汽生成工艺(ISSG)等工艺在沟道外侧形成氧化层，沉积多晶硅作为栅极。由此，可替换地，在第八步骤中，可以在垂直于鳍形沟道的方向上，依次沉积栅极氧化层和栅极多晶硅层。
由此，本发明提供了一种能够制造出具有不同鳍片高度的鳍式场效应管结构的鳍式场效应管基体制备方法。而且，本发明公开了一种鳍式半导体器件的制备方法，采用本发明的方法能够避免由于对半导体基体进行蚀刻而造成基体粗糙度较高、对硅结晶造成破坏的问题。
而且，本发明能与现有的CMOS工艺相结合，简化了多高度鳍式场效应管器件的生产工艺，同时采用外延生长的方式能够比较准确的控制不同鳍形沟道的高度差。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种鳍式场效应管基体制备方法，其特征在于包括：
第一步骤，其中提供半导体基体，并且在所述半导体基体上覆盖图案化的氮化物层；
第二步骤，其中在所述图案化的氮化物层及暴露的半导体基体表面上覆盖氧化物层，并使得所述氧化物层平坦化；
第三步骤，其中在所述氧化物层上覆盖图案化掩膜层，并利用图案化掩膜层蚀刻氧化物层，由此在所述图案化的氮化物层所对应的区域中形成第一凹陷，在未覆盖所述图案化的氮化物层的区域中形成第二凹陷；
第四步骤，其中在所述第二凹陷中部分地填充半导体材料以形成第一鳍部；
第五步骤，其中刻蚀所述第一凹陷以暴露所述半导体基体；
第六步骤，其中在暴露所述半导体基体的所述第一凹陷中填充半导体材料以形成第二鳍部，并且同时在所述第二凹陷中进一步填充半导体材料以使得第一鳍部的高度增大；
第七步骤，其中去除所述图案化掩膜层，并且部分去除所述氧化物层，使得暴露的第一鳍部和第二鳍部形成具有不同高度的鳍形半导体结构。
2.根据权利要求1所述的鳍式场效应管基体制备方法，其特征在于还包括第八步骤，在垂直于鳍形沟道的方向上，依次沉积高介电材料层和金属材料层。
3.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于还包括第八步骤，在垂直于鳍形沟道的方向上，依次沉积栅极氧化层和栅极多晶硅层。
4.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，在第四步骤中通过外延生长在所述第二凹陷中部分地填充半导体材料以形成第一鳍部。
5.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，在第六步骤中，通过外延生长，在暴露所述半导体基体的所述第一凹陷中填充半导体材料以形成第二鳍部，并且同时在所述第二凹陷中进一步填充半导体材料以使得第一鳍部的高度增大。
6.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述半导体材料层的材料为单晶硅、锗硅或碳硅。
7.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述图案化掩膜层由氮化硅和/或氧化硅构成。
8.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述半导体衬底是硅衬底。
9.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述半导体材料为硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510375627.XA CN105047564B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510375627.XA CN105047564B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047564A true CN105047564A (zh) | 2015-11-11 |
| CN105047564B CN105047564B (zh) | 2017-11-24 |
Family
ID=54454011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510375627.XA Active CN105047564B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047564B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524465A (zh) * | 2017-09-18 | 2019-03-26 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN113421853A (zh) * | 2021-06-25 | 2021-09-21 | 长江存储科技有限责任公司 | 一种半导体结构及其制备方法 |
| CN113948570A (zh) * | 2021-10-14 | 2022-01-18 | 上海集成电路研发中心有限公司 | 半导体结构及其制备工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060151834A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | High mobility plane finfet with equal drive strength |
| US20060180854A1 (en) * | 2005-02-14 | 2006-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple gate field effect transistor structure |
| US20130224936A1 (en) * | 2012-02-23 | 2013-08-29 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
| CN103594344A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 多高度FinFET器件的制造方法 |
-
2015
- 2015-06-30 CN CN201510375627.XA patent/CN105047564B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060151834A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | High mobility plane finfet with equal drive strength |
| US20060180854A1 (en) * | 2005-02-14 | 2006-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple gate field effect transistor structure |
| US20130224936A1 (en) * | 2012-02-23 | 2013-08-29 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
| CN103594344A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 多高度FinFET器件的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524465A (zh) * | 2017-09-18 | 2019-03-26 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US11600616B2 (en) | 2017-09-18 | 2023-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including FINFETs having different channel heights |
| CN113421853A (zh) * | 2021-06-25 | 2021-09-21 | 长江存储科技有限责任公司 | 一种半导体结构及其制备方法 |
| CN113948570A (zh) * | 2021-10-14 | 2022-01-18 | 上海集成电路研发中心有限公司 | 半导体结构及其制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047564B (zh) | 2017-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576534B (zh) | 制造鳍式场效应晶体管器件的方法 | |
| US10854602B2 (en) | FinFET device and method for fabricating the same | |
| CN104051539A (zh) | 形成FinFET半导体设备的低缺陷取代鳍部的方法及其所产生的设备 | |
| US9543407B2 (en) | Low-K spacer for RMG finFET formation | |
| CN103247575A (zh) | 鳍式场效应晶体管（FinFET）器件的图案化工艺 | |
| CN108010880A (zh) | 半导体装置及其制造方法 | |
| US9520484B2 (en) | Method for forming semiconductor nanowire transistors | |
| US11233137B2 (en) | Transistors and methods of forming transistors using vertical nanowires | |
| CN105470137A (zh) | 一种鳍片刻蚀方法 | |
| US10763340B2 (en) | Growing Groups III-V lateral nanowire channels | |
| CN105047564A (zh) | 鳍式场效应管基体制备方法 | |
| TWI576898B (zh) | 形成具有閘極環繞通道組構的奈米線裝置的方法及該奈米線裝置 | |
| CN108074968B (zh) | 具有自对准栅极的穿隧finfet | |
| TWI781933B (zh) | 具有降低通道至基底漏電之摻雜亞鰭結構的鰭式場效電晶體 | |
| CN105810730A (zh) | 半导体装置及其制造方法 | |
| CN105047701A (zh) | 悬空栅极鳍形半导体器件制备方法 | |
| CN104701184A (zh) | 形成多鳍结构场发射晶体管的方法 | |
| CN105161409A (zh) | U形栅极的形成方法 | |
| CN107452680B (zh) | 半导体装置及其制造方法 | |
| CN104332408A (zh) | 一种鳍式场效应晶体管鳍部的制作方法 | |
| US9728615B2 (en) | Fin shape contacts and methods for forming fin shape contacts | |
| US10553579B2 (en) | Semiconductor resistor and manufacturing method therefor | |
| US9991169B2 (en) | Semiconductor device and formation thereof | |
| CN104103570A (zh) | 增强浅沟槽隔离应力的方法 | |
| CN105161419A (zh) | 鳍式场效应管基体制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180327 Address after: 201315 No. 1060, room 298, Kang Qiao East Road, Pudong New Area, Shanghai Patentee after: Shanghai Huali integrated circuit manufacturing Co. Ltd. Address before: 201203 Shanghai Gauss Pudong New Area Zhangjiang Road Development Zone No. 568 Patentee before: Shanghai Hua Li Microelectronics Co., Ltd. |
|
| TR01 | Transfer of patent right |