CN105161419A - 鳍式场效应管基体制备方法 - Google Patents
鳍式场效应管基体制备方法 Download PDFInfo
- Publication number
- CN105161419A CN105161419A CN201510374139.7A CN201510374139A CN105161419A CN 105161419 A CN105161419 A CN 105161419A CN 201510374139 A CN201510374139 A CN 201510374139A CN 105161419 A CN105161419 A CN 105161419A
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- layer
- effect pipe
- matrix preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 33
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 239000011159 matrix material Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 40
- 238000000034 method Methods 0.000 abstract description 4
- 239000002344 surface layer Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种鳍式场效应管基体制备方法，包括：提供半导体衬底，在所述半导体衬底上形成待蚀刻半导体材料层，在所述半导体材料层上形成图案化掩膜层；利用图案化掩膜层对所述半导体材料层进行干法蚀刻，以形成半导体基体鳍形结构；对半导体基体鳍形结构进行热氧化处理，使半导体基体鳍形结构表层形成氧化层；执行湿法蚀刻以去除氧化层，以便形成梯形截面的鳍形半导体结构；干法蚀刻梯形截面的鳍形半导体基体以形成三角形截面的鳍形沟道结构。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种鳍式场效应管基体制备方法。
背景技术
随着集成电路的发展，器件尺寸越来越小，集成度越来越高。而且，随着半导体器件特征尺寸由于器件尺寸越来越小而不断减小，传统的平面半导体制造技术已经无法使用，目前鳍式场效应管在小尺寸领域被广发使用。在鳍式场效应管结构中栅极与沟道接触面的决定了驱动电流的大小，即接触面积越大，驱动电流越大。
但是，目前的某些鳍式场效应管的驱动电流还没有足够大到能够满足大部分的应用场合。
由此，希望能够提供一种能够提高鳍式场效应管器件的驱动电流的制备方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高鳍式场效应管器件的驱动电流的鳍式场效应管基体制备方法。
为了实现上述技术目的，根据本发明，提供了一种鳍式场效应管基体制备方法，包括：第一步骤，提供半导体衬底，在所述半导体衬底上形成待蚀刻半导体材料层，在所述半导体材料层上形成图案化掩膜层；第二步骤，利用图案化掩膜层对所述半导体材料层进行干法蚀刻，以形成半导体基体鳍形结构；第三步骤，对半导体基体鳍形结构进行热氧化处理，使半导体基体鳍形结构表层形成氧化层；第四步骤，执行湿法蚀刻以去除氧化层，以便形成梯形截面的鳍形半导体结构；第五步骤，干法蚀刻梯形截面的鳍形半导体基体以形成三角形截面的鳍形沟道结构。
优选地，所述鳍式场效应管基体制备方法还包括第六步骤，在垂直于鳍形沟道的方向上，依次沉积高介电材料层40和金属材料层。
优选地，所述鳍式场效应管基体制备方法还包括第六步骤，在垂直于鳍形沟道的方向上，依次沉积栅极氧化层和栅极多晶硅层。
优选地，所述半导体材料层的材料为单晶硅。
优选地，所述半导体材料层的材料为锗硅或碳硅。
优选地，所述图案化掩膜层由氮化硅和氧化硅构成。
优选地，所述图案化掩膜层由氮化硅构成。
优选地，所述图案化掩膜层由氧化硅构成。
优选地，所述半导体衬底是硅衬底。
在本发明的鳍式场效应管结构中，三角形截面沟道能够减小载流子散射效应，提高电荷的存储能力，同时还能提高鳍式场效应管器件的驱动电流。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第五步骤。
图6示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第六步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图6示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的各个步骤。
如图1至图6所示，根据本发明优选实施例的鳍式场效应管基体制备方法包括：
第一步骤，其中提供半导体衬底10，在所述半导体衬底10上形成待蚀刻半导体材料层20，在所述半导体材料层20上形成图案化掩膜层30；
其中，例如，所述半导体材料层20的材料可以为单晶硅，也可以是锗硅、碳硅等半导体材料。而且，例如，所述图案化掩膜层30可以由氮化硅和/或氧化硅等构成。此外，一般的，所述半导体衬底10是硅衬底。
第二步骤，其中利用图案化掩膜层30对所述半导体材料层20进行干法蚀刻，以形成半导体基体鳍形结构21；
第三步骤，其中对半导体基体鳍形结构21进行热氧化处理，使半导体基体鳍形结构21表层形成氧化层22；
第四步骤，其中执行湿法蚀刻以去除氧化层22，以便形成梯形截面的鳍形半导体结构23；
第五步骤，其中干法蚀刻梯形截面的鳍形半导体基体23以形成三角形截面的鳍形沟道结构24；
第六步骤，其中在垂直于鳍形沟道的方向上，依次沉积高介电材料层40和金属材料层50。
可替换地，本发明实施例并非一定要采用金属栅极，也可以采用氧化工艺或者原位水汽生成工艺(ISSG)等工艺在鳍形半导体基体表层形成氧化层，沉积多晶硅作为栅极。由此，可替换地，在第六步骤中，在垂直于鳍形沟道的方向上，依次沉积栅极氧化层和栅极多晶硅层。
采用本方法制备的三角形截面沟道能够减小载流子散射效应，提高电荷的存储能力，能提高鳍式场效应管器件的驱动电流。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种鳍式场效应管基体制备方法，其特征在于包括：
第一步骤，提供半导体衬底，在所述半导体衬底上形成待蚀刻半导体材料层，在所述半导体材料层上形成图案化掩膜层；
第二步骤，利用图案化掩膜层对所述半导体材料层进行干法蚀刻，以形成半导体基体鳍形结构；
第三步骤，对半导体基体鳍形结构进行热氧化处理，使半导体基体鳍形结构表层形成氧化层；
第四步骤，执行湿法蚀刻以去除氧化层，以便形成梯形截面的鳍形半导体结构；
第五步骤，干法蚀刻梯形截面的鳍形半导体基体以形成三角形截面的鳍形沟道结构。
2.根据权利要求1所述的鳍式场效应管基体制备方法，其特征在于还包括第六步骤，在垂直于鳍形沟道的方向上，依次沉积高介电材料层40和金属材料层。
3.根据权利要求2所述的鳍式场效应管基体制备方法，其特征在于还包括第六步骤，在垂直于鳍形沟道的方向上，依次沉积栅极氧化层和栅极多晶硅层。
4.根据权利要求1至3之一所述的鳍式场效应管基体制备方法，其特征在于，所述半导体材料层的材料为单晶硅。
5.根据权利要求1至3之一所述的鳍式场效应管基体制备方法，其特征在于，所述半导体材料层的材料为锗硅或碳硅。
6.根据权利要求1至3之一所述的鳍式场效应管基体制备方法，其特征在于，所述图案化掩膜层由氮化硅和氧化硅构成。
7.根据权利要求1至3之一所述的鳍式场效应管基体制备方法，其特征在于，所述图案化掩膜层由氮化硅构成。
8.根据权利要求1至3之一所述的鳍式场效应管基体制备方法，其特征在于，所述图案化掩膜层由氧化硅构成。
9.根据权利要求1至3之一所述的鳍式场效应管基体制备方法，其特征在于，所述半导体衬底是硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510374139.7A CN105161419B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510374139.7A CN105161419B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161419A true CN105161419A (zh) | 2015-12-16 |
| CN105161419B CN105161419B (zh) | 2017-11-14 |
Family
ID=54802238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510374139.7A Active CN105161419B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161419B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349738A (zh) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、图像传感器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215675A (ja) * | 1988-07-01 | 1990-01-19 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| CN103383961A (zh) * | 2012-05-03 | 2013-11-06 | 中芯国际集成电路制造(上海)有限公司 | FinFET结构及其制造方法 |
| US20140054648A1 (en) * | 2012-08-27 | 2014-02-27 | Toshiba America Electronic Components, Inc. | Needle-shaped profile finfet device |
| US20140103437A1 (en) * | 2012-10-15 | 2014-04-17 | Gold Standard Simulations Ltd. | Random Doping Fluctuation Resistant FinFET |
-
2015
- 2015-06-30 CN CN201510374139.7A patent/CN105161419B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215675A (ja) * | 1988-07-01 | 1990-01-19 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| CN103383961A (zh) * | 2012-05-03 | 2013-11-06 | 中芯国际集成电路制造(上海)有限公司 | FinFET结构及其制造方法 |
| US20140054648A1 (en) * | 2012-08-27 | 2014-02-27 | Toshiba America Electronic Components, Inc. | Needle-shaped profile finfet device |
| US20140103437A1 (en) * | 2012-10-15 | 2014-04-17 | Gold Standard Simulations Ltd. | Random Doping Fluctuation Resistant FinFET |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349738A (zh) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105161419B (zh) | 2017-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6200317B2 (ja) | バックゲートバイアス用に改造されたチャネルコアを有する電界効果トランジスタおよび製造方法 | |
| JP2016541114A5 (ja) | 半導体構造、集積回路構造、及びそれらの製造方法 | |
| CN104051539A (zh) | 形成FinFET半导体设备的低缺陷取代鳍部的方法及其所产生的设备 | |
| CN103545372A (zh) | 具有沟槽场板的FinFET | |
| CN104183542A (zh) | 电熔丝结构及其形成方法、半导体器件及其形成方法 | |
| CN108695382B (zh) | 半导体装置及其制造方法 | |
| US20190341485A1 (en) | Lateral diffusion metal oxide semiconductor (ldmos) device and manufacture thereof | |
| CN108010880A (zh) | 半导体装置及其制造方法 | |
| CN103258741B (zh) | 纳米线场效应晶体管及其形成方法 | |
| CN104319290B (zh) | 三栅石墨烯鳍式场效应晶体管及其制造方法 | |
| US10388765B2 (en) | Method of forming gate-all-around structures | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| CN105355652A (zh) | 金属栅极结构及其制造方法 | |
| CN105161535A (zh) | 多沟道全包围栅极鳍式半导体器件制备方法 | |
| CN105047701A (zh) | 悬空栅极鳍形半导体器件制备方法 | |
| CN105161419A (zh) | 鳍式场效应管基体制备方法 | |
| CN103928342B (zh) | 一种硅纳米线隧穿场效应晶体管及其制作方法 | |
| CN105047564A (zh) | 鳍式场效应管基体制备方法 | |
| CN108933174B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107424994B (zh) | 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法 | |
| CN103855021A (zh) | 一种FinFET器件的制造方法 | |
| CN105023846A (zh) | 在金属栅极线端中具有t形的器件和制造半导体器件的方法 | |
| CN107452680B (zh) | 半导体装置及其制造方法 | |
| CN102969280A (zh) | 提高半导体器件可微缩性的方法 | |
| CN104538442A (zh) | 一种隧穿场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180402 Address after: 201315 No. 1060, room 298, Kang Qiao East Road, Pudong New Area, Shanghai Patentee after: Shanghai Huali integrated circuit manufacturing Co. Ltd. Address before: 201203 Shanghai Gauss Pudong New Area Zhangjiang Road Development Zone No. 568 Patentee before: Shanghai Hua Li Microelectronics Co., Ltd. |