CN1581492A - 具纳米晶体或纳米点之存储单元 - Google Patents
具纳米晶体或纳米点之存储单元 Download PDFInfo
- Publication number
- CN1581492A CN1581492A CNA2004100566059A CN200410056605A CN1581492A CN 1581492 A CN1581492 A CN 1581492A CN A2004100566059 A CNA2004100566059 A CN A2004100566059A CN 200410056605 A CN200410056605 A CN 200410056605A CN 1581492 A CN1581492 A CN 1581492A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- memory cell
- character line
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002159 nanocrystal Substances 0.000 title abstract description 6
- 238000003860 storage Methods 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims description 23
- 239000002096 quantum dot Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 239000002800 charge carrier Substances 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 abstract description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 5
- 125000006850 spacer group Chemical group 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000013067 intermediate product Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000012163 sequencing technique Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000002262 irrigation Effects 0.000 description 2
- 238000003973 irrigation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
储存层(6)系于每一个状况下存在于信道区域于其中相邻一源极/汲极区域(2)的一区域之上，以及系于每一个状况下被插入于该信道区域(3)之一介于中间的、中心的部分。再者，该储存层(6)系藉由闸极介电质(4)的一材质而加以形成，并且，系包含透过离子植入所导入之硅、或锗纳米结晶体或纳米点。该闸极电极(5)系藉由导电间隙壁(7)而在侧翼处加宽。
Description
技术领域
本发明涉及具有纳米晶体或纳米点的存储单元。
背景技术
US 5,877,523系叙述一半导体存储胞元，其系适合于储存复数个位，而在此胞元之中，两个分开之浮动闸极电极系位于在两个邻接之源极以及汲极的LDD区域之上的一信道区域的两端，一控制闸极电极则是为了驱动的目的而存在，电荷系可以分开地被储存在两个浮动闸极电极之中，以在此方法中改变该胞元之相关程序化状态，在该信道区域之一中间部分，仅有该控制闸极电极位于该半导体材质上的一介电层之上。
DE 100 36 911 C2系揭示了一种制造具有一储存层之分开部分的一多位存储胞元的方法，而该等分开部分系预期用于电荷捕捉，以及系在每一个例子中存在于源极或汲极以及该信道区域之间的边界，在此方法中，一源极区域以及一汲极区域系藉由在一半导体本体中之掺质导入而加以形成，并且，预期于储存电荷载体的一储存层系被配置于在这些区域之上的边界层之间，该储存层系特别可以为一氮化物，以及该等边界层在每一个状况下系可以为一氧化物，再者，该储存层除了位在该信道区域以及该源极区域之间的该边界的区域、与位在该信道区域以及该汲极区域之间的该边界的区域之外，系皆被移除，因此，该储存层系被插入于该信道区域的一中间部分之上，此结构系藉由一辅助层之生产而加以制造，而该辅助层在该储存层的该区域中系具有一截切(cut-out)，并具有产生于该辅助层之侧翼(flanks)的间隙壁，接着，该储存层的该等中间部分在这些间隙壁之间的部分系会被加以移除，而该闸极电极仅于之后才被制造以及进行图案化。
US 5,714,766系叙述一种具有包括源极/汲极区域之一晶体管结构的存储构件，并且，一信道系配置于该源极/汲极区域之间，以及—储存层结构则配置于该信道以及一闸极电极之间，其中，该储存层结构系包括上部以及下部阻障层以及配置于期间的纳米结晶体。该文件提到，硅、锗、硅锗、碳化硅、砷化锗、砷化铟、以及其它IV、III-V、以及II-VI族的半导体材质，与自其所形成之化合物半导体，系作为该纳米结晶体之材质。
在由J.von Borany et al.所出版之作品“Memory propertiesof Si* implanted gate oxides：from MOS capacitors to nvSRMA”in Solid-State electronics
46，1729-1737(2002)中，其系叙述存储构件之特质，而在该内存之中，如纳米结晶体之前述硅区域系已藉由植入Si+进入闸极氧化层中而加以产生，该闸极电极则是直接施加至此型态之一层。
US 6,335,554 B1则是叙述一存储胞元，其系具有位于LDD区域以及该信道区域之间的接面之上、以及位于该闸极电极之侧翼的一电荷补捉层。在每一个例子中被设计为间隙壁形式之两闸极电极，则是存在于该电荷捕捉层之上，并且，系经由一顶侧导电层而被连接至第一闸极电极。
发明内容
本发明之目的系在于提供一多位存储胞元，其每位系仅需要3F2的表面积以及90nm之接地规则(ground rule)，并且，系可以在一虚拟接地数组中，藉由次微影(sublithographic)而与STI绝缘一起制造，以局部地限定有关于该闸极电极而自我排列的储存区域。
该目的系藉由具有权利要求第一项之特征的内存胞元，以及具有权利要求第十项之特征的方法而加以达成，而分别之构型则是叙述于附属权利要求之中。
在该存储胞元中，一包含纳米结晶体或纳米点之储存层系于每一个状况下存在于信道区域于其中相邻一源极/汲极区域的一区域之上方，并且，系于被插入于该信道区域之一介于中间的、中心的部分，而该储存层系为平面的，以及系藉由闸极介电质的一材质而加以形成，此较佳地系为一二氧化硅层，而在此二氧化硅层中，硅或锗纳米结晶体或纳米点系藉由离子植入而加以产生。再者，该储存层系较佳地于该闸极电极之下延伸一小段距离，而此系可藉由将电连接至该闸极电极之导电间隙壁进行配置，以延长真实闸极电极在源极侧以及汲极侧侧翼的闸极电极而加以达成，该间隙壁系被预期在为了形成该等源极/汲极区域之目的所执行之掺质植入期间，有关于该闸极电极而同时产生这些源极/汲极区域之信道侧边界的一自我排列配置，因此，这些接面系会位于该储存层下方以及位于该等导电间隙壁下方，而非相邻于该真实闸极电极。
该真实闸极电极系可以藉由一字符线腹板的一层而加以形成，并且，其系特别地，可以是形成自一或多个导电层以及用于图案化该字符线腹板之一硬屏蔽的一堆栈。形成该闸极电极的一底层系可以是，举例而言，多晶硅，而一另一层，举例而言，硅化钨，系亦可以存在于此之上，以降低该等字符线的积体电阻。该闸极电极之该源极侧以及汲极侧侧翼系可以被提供以一突出，而在该突出下方，系于每一个例子中配置有一导电间隙壁，因此，该闸极电极或该字符线腹板整体会具有垂直或至少平面的侧翼。该突出系可以藉由该底层逐渐朝向该半导体本体而变细而加以形成、或是藉由该底层较存在于其上且形成该突出之一另一层为窄而加以形成。
在该制造此型态之一存储胞元的方法中，预期作为该闸极介电质的一层系被施加至半导体材质，接着，闸极电极系施加于此，并加以图案化，其中，一存储胞元之该闸极电极系较佳地进行图案化，以形成字符线腹板，然后，纳米结晶体或纳米点系藉由离子植入并侧向地有关于该闸极电极而加以产生，适合于这些纳米结晶体或纳米点的材料系包括，硅以及锗，与特殊的氧氮化物(silicon oxynitride)(可藉由氮之植入而产生)、铟、镓、锡、砷以及钨。
附图说明
现在，将紧接着以第1图至第12图做为参考而对该内存胞元以及该方法的实施例有更详尽的叙述。
第1图：其系显示活性区域配置的平面图；
第2图：其系显示与第1图相同之图式，只是另外增加了字符线的配置；
第3图：其系显示与第1图相同之图式，只是另外增加了晶体管结构以及位线连接的配置；
第4图：其系显示在导电间隙壁产生之后，一存储胞元配置之一中间产物的剖面图；
第5图：其系显示在源极/汲极区域产生之后，一存储胞元配置之一中间产物的剖面图；
第6图：其系显示第5图所示之配置在产生介电绝缘间隙壁之后的情形；
第7图：其系显示在源极/汲极区域产生之后，一更进一步之中间产物的剖面图；
第8图：其系显示第7图中所示之该中间产物的一另一可选择之构型；
第9图：其系显示在图案化该导电间隙壁之前，一另一之示范性实施例的一中间产物的剖面图；
第10图：其系显示第9图所示之该示范性实施例在图案化该导电间隙壁之后的情形；
第11图：其系显示一另一示范性实施例对应于第9图的中间产物；以及
第12图：其系显示第11图所示之该示范性实施例对应于第10图的中间产物。
具体实施方式
第1图系显示一半导体本体之平面图，其中，活性区域AA系藉由为条带形式且彼此相距一距离而平行的绝缘区域STI(shallow trenchisolations，浅沟其隔离)而彼此隔离，存储胞元之晶体管结构即被形成于该活性区域AA之中，而类条状字符线WL系有关于该活性区域AA之该等条带而横向地穿过，而且，该等字符线WL系亦同样地彼此相距一距离而平行。
第2图则是显示该等字符线WL相关于在该半导体本体之顶侧上的该活性区域AA的配置，而该等字符线WL压过该活性区域AA的部分系同时会形成该等存储胞元晶体管之该等闸极电极。
第3图系显示与第2图相同之图式，只是多包括了沿着该等字符线WL之侧翼的边缘侧间隙壁。而在该等间隙壁间的空间之中，导电局部互连LI系于每一个状况下被配置于该等字符线WL之间，至于在该等绝缘区域STI之上、与该等活性区域AA并排穿过的位线BL，则是接触连接在这些局部互连。该等存储胞元系于每一个例子中位于一个活性区域AA之中，其中，该信道区域系配置于一分别字符线之下，以及该等源极/汲极区域系藉由配置于此字符线WL两侧上之局部互连LI而连接至该顶侧，因此，一个存储胞元系于每一个例子中藉由一字符线以及两个相邻的位而加以驱动，且该存储胞元系特别适合于具有如第3图所示之结构的内存数组。
紧接着要叙述的是，以较佳制造方法之实施例作为基础之存储胞元的较佳示范性实施例。一半导体本体或基板系被提供以一预期用于该晶体管的掺杂井，而在第1图中所图例说明之该绝缘区域STI如习惯上一样，系藉由蚀刻出彼此平行配置并且接着被介电材质所填满之沟渠而加以制造，至于形成自半导体材质之该等活性区域AA，则是余留在这些沟渠间的适当位置，接着，该预期用于该闸极介电质之材质的一层系加以产生而覆盖整个表面，而此较佳地系可以藉由产生一具有厚度，举例而言，大约6nm至30nm的热闸极氧化物而加以实现，用于一驱动周边装置(例如，CMOS)之晶体管的闸极氧化物系亦可以在此方法步骤中加以产生，至于该等闸极电极则是被制造于此层之上，较佳地是成为一分别字符线腹板的一部分该字符线腹板系较佳地被形成为包括至少一第一字符线层以及一第二字符线层的一堆栈，而该等字符线层则是以一硬屏蔽层而加以覆盖。
第4图系显示包括该半导体本体、该闸极介电质4、以及配置于其上之该已图案化闸极电极5之配置的剖面图。该闸极电极5系较佳地被形成为该第一字符线层9的部分，而该第一字符线层9则是以条带的形式进行图案化，并且系可以形成自，举例而言，多晶硅，为了降低电积体电阻(electrical bulk resistance)，其系可以提供一第二字符线层10，而其，举例而言，系可为硅化钨，而在所显示的例子中，该硬屏蔽层11则是位于其上，并，举例而言，系为氮化物。首先，该硬屏蔽系藉由一光阻屏蔽以及适当的微影技术而被以条带状之形式加以图案化，接着，该已图案化之硬屏蔽层11系被用于图案化向下到达该闸极介电质4之该层的整个字符线腹板。
另外，第4图亦图例说明一两层的衬层12，其系，举例而言，包括一氮化物薄层以及一为于其上的氧化物薄层。此衬层12系有利于同时制造在一存储胞元数组之周边装置中之驱动电路的晶体管，在该周边装置的晶体管处，该衬层12系会将该闸极电极5与接续施加之导电间隙壁7进行隔离，由于这些导电间隙壁7系被施加于该存储胞元数组的范围内，并与该闸极电极5的每一个特别存储胞元进行导电接触，因此，在该存储胞元数组范围内的该衬层12系会被移除，而此移除较佳地系可以藉由湿化学方法而加以实现，一开始部分地使用HF以移除该氧化物，接着使用热磷酸以完全移除该衬层12之该氮化物。然而，在该周边装置的区域中，该衬层12系会在该闸极电极以及该导电间隙壁之间形成一分隔，因此，该导电间隙壁系可以，举例而言，在一干蚀刻程序中藉由SF6，并相关于该衬层12之材质而被选择性地加以移除。在此例子中，该存储胞元数组系藉由，举例而言，一光阻的应用，而受到保护。
在该可选择之衬层12在该存储胞元数组之该区域中被移除之后，一用于在该闸极介电质4之该层中形成纳米结晶体或纳米点的材质系藉由离子植入而被导入，而此材质系较佳地为硅或锗原子。纳米点系亦可以透过导入氮原子于一二氧化硅层中以形成SiON区域而加以产生，而由于在此例子中，该闸极电极5或该字符线腹板系作为一屏蔽，因此，在该闸极电极5之下的区域，可能除了外面的边缘区域之外，系维持为没有纳米结晶体或纳米点。至于在硅原子的例子中，植入能量系为，举例而言，6keV，并且，剂量系为，举例而言，5×1015cm-2，而典型地介于1keV至20keV的植入能量系适合地适应于先前所产生之该闸极氧化物的厚度，在该闸极介电质4之该层中纳米结晶体的位置系大约与该植入最大量位置重迭，根据所选择的植入参数，在该层中之该等纳米结晶体系可以显著地集中于该层的一中间部分，因此，大约会形成一三层的结构，而在此三层的结构中，一中间层部分系包含纳米结晶体，并且，受到在顶部以及底部之层部分的限制，因此，在此之中几乎没有任何纳米结晶体会被察觉。或者，其亦可以透过该整体已植入层而产生该纳米结晶体的一约略同质分布，并且，做为前面所提及之两种极端状况的中间阶段。
在表面已经清理干净之后，一预期用于间隙壁的层，较佳地是多晶硅，系被均匀地沈积一典型地大约30nm的厚度，而由于此层系接着进行非等向性地回蚀，因此，在剖面图式中所举例说明的该等间隙壁7系仍然维持。
第5图系显示在一存储胞元数组中，彼此相邻配置的两个存储胞元，并且，亦揭示储存层6的可能范围。该储存层6系藉由预期用于闸极介电质之该层4的该等已植入区域而加以形成，而该等纳米结晶体或纳米点则是藉由在第5图至第12图中的点而加以表示。现在，该导电间隙壁7系在该字符线腹板8的该等侧翼与该等闸极电极5进行电性接触，其中，该等源极/汲极区域2系藉由植入掺质而加以产生，在一掺杂井的例子中，系为一n+植入，再者，该等植入系以一标准的方法进行回火，以活化该掺质。正如可由第5图所见，由于该等源极/汲极区域2系于该等导电间隙壁7之下延伸一特定的距离，因此，自该源极/汲极区域2至该信道区域3的过渡系在每一个状况下被该储存层6之该等纳米结晶体或纳米点以及一分别导电的间隙壁7所覆盖。
第7图系显示第6图所示之剖面图在更进一步之程序步骤之后的情形，其中，为了形成一氧化物薄层13，系施行侧壁氧化，并且，一介电层，例如，一氮化物，系加以施加，以产生介电间隙壁14。而为了该驱动周边装置之该等晶体管，该源极/汲极区域的该自我排列植入系需要较宽的间隙壁，因为该较宽的间隙壁在该存储胞元数组中的区域系可以利用先前施加之另一衬层15而轻易地加以移除，再者，因为在该等介电间隙壁14之间的该储存层6系被移除，因此，接触区域16系加以形成，并且，在该接触区域16中，该等源极/汲极区域的顶侧系未被覆盖，其中，该等接触区域16系可以藉由接触孔充填17而于顶部导电接触连接，所以，为了这个目的，一导电材质，例如，多晶硅，系加以导入，而该接触孔充填17系亦作为与第3图中所呈现之图例说明一致的一局部互连LI，而此图案化系可以藉由该接触孔充填17被回蚀至该等局部互连LI的区域之上，然后，接着导入以及平面化该接触孔充填17的该导电材质而加以完成。或者，其亦可以是，在该等介电间隙壁14之间的区域被一介电材质，例如，硼磷硅酸玻璃(borophosphosilicate glass，BPSG)，所填满，以在其中产生接触孔，并且，以该接触孔充填17的该导电材质填满这些接触孔，而习知的屏蔽技术系用于此目的。而紧接着的，是接着用于与该等接触孔充填17的接触一起产生一金属间介电质以及一位线接线平面的更进一步步骤，而接续在这之后的则是用于完成一存储胞元数组之制造的方法步骤。
第8图系显示第7图所示之剖面图的一另一示范性实施例，其中，该储存层6系于产生该等导电间隙壁7之后被移除某些范围。在此方法中，该等纳米结晶体或纳米点的区域系在每一个状况下皆受限于在该等源极/汲极区域以及该信道区域间该等边界之上的一较窄的区域。
第9图至第12图则是图例说明该等导电间隙壁7并非产生于该闸极电极之一垂直侧翼边缘的外部，而是被配置于该第一字符线层或该等接续层之一突出物下方的示范性实施例，因此，系会形成包括该等导电间隙壁之该等字符线腹板8的垂直或至少实质上平面的侧翼。第9图系显示在施加一导电材质层，较佳地是一多晶硅层19，之后的配置剖面图，其中该等导电材质层系预期用于该等导电间隙壁，并且，系以一边缘保角(edge-conformal)的方法而等向性地进行沈积。在此示范性实施例中，该字符线腹板8的该堆栈系已于先前进行修饰，而该修饰系藉由该第一字符线层9会以此层朝向该半导体本体1而变窄并且因此显露出一突出梯形之形式的方法进行侧向回蚀而达成，因此，在等该字符线腹板8的该等侧翼处，系在每一个状况下皆具有突出18，而在该突出18下方，则配置有该等导电间隙壁。由于在下部区域的该第一字符线层9系比剩余之该字符线腹板8更窄，因此，该储存层6系由于该离子植入而亦相对应地部分形成于该字符线腹板的该等边缘下方，所以，在此示范性实施例中也一样，该导电间隙壁系会部分地重迭该储存层。
第10图系显示第9图所示之配置在该多晶硅层19被非等向性蚀刻之后的情形。该多晶硅层19剩下的所有部分即为存在于该分别突出18下方的该等导电间隙壁7，而该等导电间隙壁系会覆盖面对该分别闸极电极之该储存层6的边缘侧部分，接着，用于该等源极/汲极区域的掺质系加以导入，在此示范性实施例中也是一样，因为在该等导电间隙壁7之下系穿透一特定距离，因此，在该等源极/汲极区域以及该等信道区域3之间的该边界系在每一例子中皆被配置于该等导电间隙壁7下方。
第11图系显示一另一示范性实施例的剖面图，其中，由于该第一字符线层9系已经历均匀地侧向回蚀，因此，藉由该第二字符线层10所形成之一突出18系位于两侧之上。在此示范性实施例中也是一样，该等导电间隙壁7，显示于第12图中，系亦被产生于该等突出18下方，而该等间隙壁则是可以藉由首先沈积一导电材质层，较佳地是一多晶硅层19，使其均匀地覆盖整个表面，如第11图所示，然后，接着回蚀此层以形成该等间隙壁7而加以产生。一多晶硅层19则是可以藉由对该储存层6之材质有高度选择性之干蚀刻而加以移除，其中，该储存层6之基底材质较佳地为氧化物。或者，位于该第一字符线层之该等侧翼的该等间隙壁7系可以藉由选择性磊晶而加以产生，而在这个例子中，较佳的材质则为多晶硅。至于接续进行植入之该等源极/汲极区域2的配置则是对应于显示于第10图中的示范性实施例。
典型用于程序化、读取、以及抹除该存储胞元的电压系为：
源极3V、闸极6V、汲极0V以用于程序化；
源极0V、闸极4V、汲极1.5V以用于读取；以及
源极4V、闸极-5V、汲极0V以用于抹除。
可被储存的第二个位系藉由反转源极以及汲极的极性而相对应地进行程序化、读取、以及抹除。
该存储胞元以及该制造方法系具有下列的优点：其系可以提供一虚拟接地数组之由STI沟渠所限制的存储胞元，而由于此，活性区域系可以简单地藉由微影而进行图案化，所产生结果是在字符线间极为窄小的空间，并且，仅需要一标准的热闸极氧化物，以在没有任何施加一复杂之储存层图案的需要下进行制造。习知横跨该等STI沟渠的层结构系可以用于该等字符线，再者，该等储存区域系可以次微影地(sublithographically)且局部地加以限制，并且系可以有关于该闸极电极而自我排列，为了这个目的，仅在该闸极电极或字符线已经被图案化之后，该等储存层才会有关于该闸极电极而自我排列地加以产生。该等纳米结晶体或纳米点的植入系使得产生多位存储胞元之局部固定的、分开的储存区域变得简单，因此，每个位3F2的表面积对一接地规格90nm而言系已足够。在该等储存层已经被产生之后，该闸极电极系藉由导电间隙壁的施加而以自我排列的方式进行加宽，然后，该储存层系有关于该闸极边缘、以及有关于在该等源极/汲极区域以及该等信道区域之间的接面而终止自我排列，其中，该闸极电极之加宽系仅对该存储胞元数组的存储胞实行，而非对该驱动装置之该等晶体管，而这则使得最佳化该存储晶体管及该驱动晶体管变得简单。
符号列表
1 semiconductor body 半导体本体
2 source/drain region 源极/汲极区域
3 channel region 信道区域
4 gate dielectric 闸极介电质
5 gate electrode 闸极电极
6 storage layer 储存层
7 electrically conductive spacer 导电间隙壁
8 word line web 字符线腹板
9 first word line layer 第一字符线层
10 second word line layer 第二字符线层
11 hard-mask layer 硬屏蔽层
12 liner 衬层
13 oxide layer 氧化层
14 dielectric spacer 介电间隙壁
15 further liner 另一衬层
16 contact region 接触区域
17 contact hole filling 接触孔充填
18 overhang 突出
19 polysilicon layer 多晶硅层
AA active area 活性区域
BL bit line 位线
LI local interconnect 局部互连
STI insulation region 绝缘区域
WL word line 字符线
Claims (11)
1.一种存储胞元，系包括：
源极/汲极区域(2)，其系透过掺质的导入而形成于一半导体本体(1)或基板的一顶侧；
一信道区域(3)，其系加以提供于该等源极/汲极区域(2)之间，并且，一闸极介电质(4)以及一闸极电极(5)系加以配置于该信道区域(3)之上；以及
一储存层(6)，其系于每一个状况下存在于该信道区域(3)于其中相邻一源极/汲极区域(2)的一区域上方，以及系于每一个状况下被插入于该信道区域(3)之一介于中间的、中心的部分，
其中，该储存层(6)系藉由该闸极介电质(4)的一材质而加以形成为一平面层，并且，系包含纳米结晶体或纳米点。
2.根据权利要求第1项所述之存储胞元，其中该储存层(6)系自相同型态之一基底材质而加以形成为一单一层，以及，该等纳米结晶体或纳米点之材质系透过离子植入而加以导入。
3.根据权利要求第1或第2项所述之存储胞元，其中该等纳米结晶体或纳米点之该材质系加以选择，以形成用于电荷载体的结合位置。
4.根据权利要求第1至第3项其中之一所述之存储胞元，其中该等纳米结晶体或纳米点之该材质系选自由氧氮化硅(siliconoxynitride)、铟、镓、锡、砷、以及钨组成之群组的其中之一材质。
5.根据权利要求第1至第4项其中之一所述之存储胞元，其中该闸极电极(5)系具有源极侧以及汲极侧侧翼，而在该等侧翼处则是配置有电连接至该闸极电极(5)之导电间隙壁(7)；以及
至少部分该储存层(6)系存在于该导电间隙壁(7)之下方。
6.根据权利要求第5项所述之存储胞元，其中在该导电间隙壁(7)以及该闸极电极之间的电连接系藉由该闸极电极(5)之至少部分该源极侧及/或汲极侧侧翼而加以形成。
7.根据权利要求第5或第6项所述之存储胞元，其中该信道区域(3)于其中相邻一源极/汲极区域(2)的该等区域系于每一个例子中被配置于一导电间隙壁(7)之下。
8.根据权利要求第5至第7项其中之一所述之存储胞元，其中该等导电间隙壁(7)系为多晶硅。
9.根据权利要求第5至第8项其中之一所述之存储胞元，其中该闸极电极(5)系加以配置于包括至少二字符线层(9、10)之一字符线腹板(8)之中，以及
该等导电间隙壁(7)系加以配置于位于该字符线腹板(8)底部之一第一字符线层(9)之该等侧翼处，并且，系具有该字符线腹板(8)之配置于该第一字符线层(9)之上的至少一第二字符线层(10)突出覆盖于其上。
10.一种用于制造一存储胞元的方法，其中，一储存层(6)与一闸极介电质(4)，以及同样的一闸极电极(5)，系加以配置于一半导体本体(1)或基板之上，以及源极/汲极区域(2)系有关于该闸极电极(5)而以一自我排列之方式加以形成，其特征在于：
在一第一步骤中，预期用于该闸极介电质(4)之一材质的一层系加以产生于该半导体本体(1)或基板之上；
在一第二步骤中，至少一预期用于一闸极电极(5)之层以及一硬屏蔽层(11)系加以施加，并且加以图案化，以成为预期的该闸极电极(5)或一字符线腹板(8)；
在一第三步骤中，一植入操作系加以实施，而藉由该植入步骤，纳米结晶体或纳米点系可侧向地有关于该闸极电极(5)而加以形成于该第一步骤中所产生的该层之中；
在一第四步骤中，导电间隙壁(7)系加以形成于该闸极电极(5)之侧翼处，其中，该等间隙壁系导电连接至该闸极电极(5)，并系覆盖该等纳米结晶体或纳米点之一部分；
在一第五步骤中，掺质系有关于该等导电间隙壁(7)而以一自我排列之方式进行植入，以形成源极/汲极区域(2)；以及
在一第六步骤中，该包含该等纳米结晶体或纳米点之层，其在该等源极汲极区域(2)上方的部分，至少在一预期的接触区域(16)的部分，系被移除一足够的范围，以可用于施加该等源极/汲极(2)之一顶侧电连接。
11.根据权利要求第10项所述之方法，其中，
在该第二步骤中，该预期用于该闸极电极(5)之层、或一预期用于该闸极电极(5)或一字符线腹板(8)之层顺序系以会形成一突出(18)的方式而进行图案化；以及
在该第四步骤中，该等导电间隙壁(7)系加以配置于此突出(18)之下方。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10336876.0 | 2003-08-11 | ||
| DE10336876A DE10336876B4 (de) | 2003-08-11 | 2003-08-11 | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1581492A true CN1581492A (zh) | 2005-02-16 |
| CN1324711C CN1324711C (zh) | 2007-07-04 |
Family
ID=34201460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100566059A Expired - Fee Related CN1324711C (zh) | 2003-08-11 | 2004-08-11 | 具纳米晶体或纳米点的存储单元及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7119395B2 (zh) |
| CN (1) | CN1324711C (zh) |
| DE (1) | DE10336876B4 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201453A (zh) * | 2010-03-25 | 2011-09-28 | 台湾积体电路制造股份有限公司 | 存储器单元及非易失性存储器装置及其形成方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602119B1 (ko) * | 2004-08-16 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| DE102005002739B4 (de) | 2005-01-20 | 2010-11-25 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor |
| US20070018278A1 (en) * | 2005-07-25 | 2007-01-25 | Michael Kund | Semiconductor memory device |
| KR100690925B1 (ko) * | 2005-12-01 | 2007-03-09 | 삼성전자주식회사 | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 |
| KR100649874B1 (ko) * | 2005-12-29 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 에스오아이 웨이퍼를 이용한 트랜지스터 제조 방법 |
| US7339230B2 (en) * | 2006-01-09 | 2008-03-04 | International Business Machines Corporation | Structure and method for making high density mosfet circuits with different height contact lines |
| US7473593B2 (en) * | 2006-01-11 | 2009-01-06 | International Business Machines Corporation | Semiconductor transistors with expanded top portions of gates |
| KR100735534B1 (ko) * | 2006-04-04 | 2007-07-04 | 삼성전자주식회사 | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 |
| US7955935B2 (en) * | 2006-08-03 | 2011-06-07 | Micron Technology, Inc. | Non-volatile memory cell devices and methods |
| US7560769B2 (en) * | 2006-08-03 | 2009-07-14 | Micron Technology, Inc. | Non-volatile memory cell device and methods |
| DE102006040442B4 (de) * | 2006-08-29 | 2009-04-16 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Buskommunikationsmanagement bei einem Kraftfahrzeug mit mehreren, über einen Bus verbundenen Steuergeräten |
| CN100517655C (zh) * | 2006-12-08 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | Sonos快闪存储器及其制作方法 |
| CN101281930B (zh) * | 2007-04-04 | 2011-09-28 | 江国庆 | 光信号移转元件 |
| US8193055B1 (en) | 2007-12-18 | 2012-06-05 | Sandisk Technologies Inc. | Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution |
| US7723186B2 (en) * | 2007-12-18 | 2010-05-25 | Sandisk Corporation | Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer |
| FR2927732B1 (fr) | 2008-02-19 | 2011-05-27 | Commissariat Energie Atomique | Procede d'ajustement de la tension de seuil d'un transistor par une couche de piegeage enterree |
| US8440576B2 (en) * | 2008-04-25 | 2013-05-14 | Macronix International Co., Ltd. | Method for pitch reduction in integrated circuit fabrication |
| US8383479B2 (en) * | 2009-07-21 | 2013-02-26 | Sandisk Technologies Inc. | Integrated nanostructure-based non-volatile memory fabrication |
| WO2012095811A1 (en) | 2011-01-13 | 2012-07-19 | Ramot At Tel-Aviv University Ltd. | Charge storage organic memory system |
| US8822288B2 (en) | 2012-07-02 | 2014-09-02 | Sandisk Technologies Inc. | NAND memory device containing nanodots and method of making thereof |
| US8823075B2 (en) | 2012-11-30 | 2014-09-02 | Sandisk Technologies Inc. | Select gate formation for nanodot flat cell |
| US8987802B2 (en) | 2013-02-28 | 2015-03-24 | Sandisk Technologies Inc. | Method for using nanoparticles to make uniform discrete floating gate layer |
| US9331181B2 (en) | 2013-03-11 | 2016-05-03 | Sandisk Technologies Inc. | Nanodot enhanced hybrid floating gate for non-volatile memory devices |
| US9177808B2 (en) | 2013-05-21 | 2015-11-03 | Sandisk Technologies Inc. | Memory device with control gate oxygen diffusion control and method of making thereof |
| US8969153B2 (en) | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
| US9922881B2 (en) * | 2016-01-12 | 2018-03-20 | United Microelectronics Corp. | Method for fabricating semiconductor device structure and product thereof |
| US10825681B2 (en) | 2016-08-13 | 2020-11-03 | Applied Materials, Inc. | 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091763A (en) * | 1990-12-19 | 1992-02-25 | Intel Corporation | Self-aligned overlap MOSFET and method of fabrication |
| US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| US5714412A (en) * | 1996-12-02 | 1998-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Multi-level, split-gate, flash memory cell and method of manufacture thereof |
| US5852306A (en) * | 1997-01-29 | 1998-12-22 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
| US6054349A (en) * | 1997-06-12 | 2000-04-25 | Fujitsu Limited | Single-electron device including therein nanocrystals |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6320784B1 (en) * | 2000-03-14 | 2001-11-20 | Motorola, Inc. | Memory cell and method for programming thereof |
| US6512274B1 (en) * | 2000-06-22 | 2003-01-28 | Progressant Technologies, Inc. | CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same |
| DE10036911C2 (de) * | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
| JP4923321B2 (ja) * | 2000-09-12 | 2012-04-25 | ソニー株式会社 | 不揮発性半導体記憶装置の動作方法 |
| US6531731B2 (en) * | 2001-06-15 | 2003-03-11 | Motorola, Inc. | Integration of two memory types on the same integrated circuit |
| DE10140758A1 (de) * | 2001-08-20 | 2003-04-24 | Infineon Technologies Ag | Speicherelement für eine Halbleiterspeichereinrichtung |
| US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
| US6656792B2 (en) | 2001-10-19 | 2003-12-02 | Chartered Semiconductor Manufacturing Ltd | Nanocrystal flash memory device and manufacturing method therefor |
| US7121474B2 (en) * | 2002-06-18 | 2006-10-17 | Intel Corporation | Electro-optical nanocrystal memory device |
| US6960794B2 (en) * | 2002-12-31 | 2005-11-01 | Matrix Semiconductor, Inc. | Formation of thin channels for TFT devices to ensure low variability of threshold voltages |
| US6841826B2 (en) * | 2003-01-15 | 2005-01-11 | International Business Machines Corporation | Low-GIDL MOSFET structure and method for fabrication |
| US6706599B1 (en) * | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
-
2003
- 2003-08-11 DE DE10336876A patent/DE10336876B4/de not_active Expired - Fee Related
-
2004
- 2004-08-11 CN CNB2004100566059A patent/CN1324711C/zh not_active Expired - Fee Related
- 2004-08-11 US US10/916,013 patent/US7119395B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201453A (zh) * | 2010-03-25 | 2011-09-28 | 台湾积体电路制造股份有限公司 | 存储器单元及非易失性存储器装置及其形成方法 |
| CN102201453B (zh) * | 2010-03-25 | 2013-03-06 | 台湾积体电路制造股份有限公司 | 存储器单元及非易失性存储器装置及其形成方法 |
| US8536039B2 (en) | 2010-03-25 | 2013-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nano-crystal gate structure for non-volatile memory |
Also Published As
| Publication number | Publication date |
|---|---|
| US7119395B2 (en) | 2006-10-10 |
| US20050067659A1 (en) | 2005-03-31 |
| CN1324711C (zh) | 2007-07-04 |
| DE10336876B4 (de) | 2006-08-24 |
| DE10336876A1 (de) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1324711C (zh) | 具纳米晶体或纳米点的存储单元及其制造方法 | |
| CN1300841C (zh) | 制造半导体集成电路的方法及由此制造的半导体集成电路 | |
| CN1290198C (zh) | 具铅直mos晶体管之dram胞元排列及其制造方法 | |
| CN1628386A (zh) | 无电容单一晶体管动态随机存取存储器单元及制造方法 | |
| CN1897305A (zh) | 垂直沟道半导体器件及其制造方法 | |
| CN1531095A (zh) | 局部硅-氧化物-氮化物-氧化物-硅结构及其制造方法 | |
| CN1976045A (zh) | 半导体结构及其制造方法 | |
| CN1722447A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1369908A (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN1716572A (zh) | 非易失性半导体存储器件的制造方法及半导体存储器件 | |
| CN1832200A (zh) | 半导体装置与浮动栅极存储器 | |
| CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
| CN1839479A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1716611A (zh) | 非易失性存储装置 | |
| CN101047193A (zh) | 半导体存储器件及其制造方法 | |
| CN1669152A (zh) | 场效晶体管、其使用及其制造 | |
| CN1799139A (zh) | Nrom半导体存储器件和制造方法 | |
| CN1855513A (zh) | 半导体存储装置及其制造方法 | |
| CN1647280A (zh) | 位线结构及其制造方法 | |
| CN1828900A (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| CN1722411A (zh) | 半导体存储器件及其制造方法 | |
| CN1949523A (zh) | 非易失性存储器件及其制造方法 | |
| CN1666344A (zh) | 氮化物只读存储器存储单元阵列制造方法 | |
| US10879252B2 (en) | Non-volatile memory cells with floating gates in dedicated trenches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120918 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151231 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20160811 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |