CN1312759C - 浅沟渠隔离结构及其沟渠的制造方法 - Google Patents
浅沟渠隔离结构及其沟渠的制造方法 Download PDFInfo
- Publication number
- CN1312759C CN1312759C CNB2004100808490A CN200410080849A CN1312759C CN 1312759 C CN1312759 C CN 1312759C CN B2004100808490 A CNB2004100808490 A CN B2004100808490A CN 200410080849 A CN200410080849 A CN 200410080849A CN 1312759 C CN1312759 C CN 1312759C
- Authority
- CN
- China
- Prior art keywords
- ditches
- irrigation canals
- memory cell
- isolation structure
- external zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 claims abstract description 93
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 238000003973 irrigation Methods 0.000 claims description 126
- 230000002262 irrigation Effects 0.000 claims description 126
- 238000005530 etching Methods 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 60
- 230000008569 process Effects 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000012217 deletion Methods 0.000 claims description 16
- 230000037430 deletion Effects 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- VUWZPRWSIVNGKG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH2] VUWZPRWSIVNGKG-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
一种浅沟渠隔离结构及其制造方法，此浅沟渠隔离结构是同时具有圆角形顶角与非圆角形顶角。浅沟渠隔离结构的制造方法，包括硬罩幕上面形成一图案形光阻，以使此部分硬罩幕曝露在存储单元的一部分之上以及外围区的一部分之上，之后，删除在外围区中曝露出的硬罩幕，同时删除在存储单元中曝露出的部分硬罩幕。然后，在外围区中形成具圆角形顶角的一沟渠，以及删除更多在存储单元的硬罩幕。再之后，将外围区的沟渠变为更深，同时在存储单元形成一沟渠。
Description
技术领域
本发明涉及一种半导体的制造方法。且特别是有关于一种同时制造多种浅沟渠隔结构的方法，使某些浅沟渠隔离结构具有圆角形顶角，其它浅沟渠隔离结构不具有圆角形顶角。
背景技术
集成电路已为众所皆知的。集成电路通常广泛应用于各种电子组件，如内存芯片。目前对于缩小集成电路组件尺寸有很强的要求，以便增加其个别构件的密度，如此可增进集成电路的功能。
例如：当要求缩小记忆晶体集成电路的尺寸。通过缩小集成电路的尺寸，每一个存储芯片能有更多容量，进而变得更实用。
然而，由极小化产生了较高的半导体组件密度，会导致相邻组件间不必要的电子互相干扰的可能性增加。
例如：半导体组件密度增加时，寄生内组件电流(inter-device current)会增强。当电子或电洞载子(carrier)漂移(drift)于半导体基底上邻接的主动组件(active devices)之间，就产生寄生内组件电流。当主动组件间距离减少时，这种载子的漂移更为显著。
因此，在集成电路的制造时，必须隔离半导体组件，以降低电压，以避免不必要的电子互相干扰。
区域氧化(LOCOS)法被广泛使用于隔离邻接的金氧半导体(MOS)电路。在区域氧化法中，无罩幕(unmask)非主动区域(non-active)或硅基底场区被暴露于加热氧化空气中，借以成长出镶壁式(recessed)或半镶壁式(semi-recessed)的二氧化硅(例如：场氧化)区。在无罩幕区上的二氧化硅通常长得够厚以降低或许会出现遍及半导体基底上邻接的主动组件之间的寄生电容(parasiticcapacitance)，但不会厚到产生阶梯覆盖(step coverage)问题。基底区与非主动区不同是基底区被制作成主动区并由罩幕所保护，以有利于后续在主动区主动组件(active devices)的形成。
然而，区域氧化(LOCOS)法在应用上并非没有限制。例如一般知道的限制是罩幕角落氧化不完全时，二氧化硅逐渐成长侵入底下罩幕边缘部份，以及侵蚀到主动区基底。这就是所谓的鸟嘴(bird’s beak)效应。鸟嘴会造成组件效能降低，主动区面积减少，增加基底压力，进而无法完全提供绝缘效果。并且，氧化物在罩幕下氧化成长，罩幕层会形成非平面(non-planar)的氧化缺陷。在某种程度上，这个缺陷是因为在热氧化过程，生成的氧化物约为消耗的硅厚度的两倍。所形成的非平面(non-planar)将会给后来层的一致性及微影(photolithography)带来问题。
在了解区域氧化法(LOCOS)隔离技术缺点之后，目前互补式金氧半导体(CMOS)在主动区逐渐采用浅沟，尤其是浅沟渠隔离(Shallow TrenchIsolation，STI)结构。浅沟渠隔离结构的形成典型是使用非等向蚀刻制程用一个罩幕去定义以及图案形一基底上的浅沟渠。然后将绝缘物填入浅沟渠，在之后的步骤中，将绝缘物平坦化，来形成浅沟渠隔离。浅沟渠隔离结构能减弱或消除氧化侵蚀主动区所产生的鸟嘴(bird’s beak)问题。因此可用空间加大，隔离所用空间变小。
浅沟渠隔离结构包含陡削形(Abruptly-Shaped)边角，例如，是因为使用非等向性蚀刻技术形成沟渠隔离，这些陡削几何形会导致不必要的电子特性。例如，边际传导(Edge conduction)，其中过量遗漏电流发生在隔离沟渠结构顶部及邻接的主动组件间的上面区域。主动组件若接近于隔离沟渠的一小半径边角，会产生包含不必要的寄生遗漏路径的高边缘传导电性，此一不必要的效应就是公知的主动组件I-V曲线(美国专利第6,074,931号)的双峰(Doublehump)性质。
除此之外，沟渠隔离结构陡削边角也能导致随后介电物质沉积于沟渠的困难度。例如，沟渠上方开口处的陡削边角在介电物质沉积期间且于沟渠完全被填满前会在沟渠开口导致夹断(pinching-off)现象，而在沟渠填充物中留下多余不必要的孔洞。随着趋势继续往构件小型化与组件密度发展，更需要较窄的深沟渠隔离结构，其具有更大的高宽比。然而，当沟渠隔离结构的高宽比增大时，孔洞形成的问题更为恶化。
例如，若形成具有较大高宽比的隔离沟渠，则很可能会在用二氧化硅填入隔离沟渠期间，因二氧化硅的形成在沟渠出口的开口变小而阻碍二氧化硅完全填满沟渠，并导致空洞的产生。
将浅沟渠隔离结构的边缘的圆角形或顶角的圆角形，可降低一些上述陡削边角的问题。不论如何，在一些实例上，沟渠隔离结构顶角圆角形是有必要的，但在其它实例沟渠隔离结构顶角圆角形有时不可能做到或又不适合。
例如，在存储元件中关键尺寸也就是在存储单元的浅沟渠隔离结构宽度一般小于在外围区的浅沟渠隔离结构的关键尺寸。虽然圆角形在存储元件的外围区中的浅沟渠隔离结构的顶角可降低I-V曲线特有的双峰效应，但是不能维持在存储单元中浅沟渠隔离结构的相对小地关键尺寸中。
在这实例，顶角圆角形会使在存储单元的浅沟渠隔离结构关键尺寸减小，又不能被接受。此外，如前述的讨论，宽度减小的浅沟渠隔离结构，要将绝缘物填入浅沟渠隔离结构更加困难。根据这例子，存储单元的浅沟渠隔离结构为顶角非圆角形是必要的。
然而，在外围区使用顶角圆角形浅沟渠隔离结构仍然是值得的。在形成集成电路时，有必要有一些具圆角形顶角的浅沟渠隔离结构和有非圆角形顶角的浅沟渠隔离结构。当然，使用不同的制程去形成圆角形顶角及非圆角形顶角浅沟渠隔离结构会导致无效率、昂贵且影响产率。
因此需要一种方法，可以同时形成圆角形顶角浅沟渠隔离结构与非圆角形顶角浅沟渠隔离结构。
发明内容
本发明的目的就是在提供一种浅沟渠隔离结构的制造方法，以提高产率与增加其价值以及解决公知沟渠隔离区陡削边角导致介电物质填充在沟渠困难度。
本发明的再一目的是提供一种形成浅沟渠隔离结构的沟渠的方法，可解决公知因在存储单元浅沟渠隔离结构不能达到小尺寸，且在外围区使用非圆角形沟渠隔离结构，而产生无效率、昂贵且影响产率等问题。
本发明的另一目的是提供一种形成浅沟渠隔离结构的沟渠的方法，以解决公知沟渠隔离区陡削边角而导致介电物质填充于沟渠的困难度，并减低邻接主动组件的I-V曲线双峰特性。
本发明的又一目的是提供一种浅沟渠隔离结构，解决公知在存储单元浅沟渠隔离结构不能达到小尺寸的问题以及解决公知在外围区使用非圆角形沟渠隔离结构，而产生无效率、昂贵且影响产率等问题。
本发明的又一目的是提供一种集成电路，解决公知在存储单元浅沟渠隔离结构不能达到小尺寸的问题以及解决公知在外围区使用非圆角形沟渠隔离结构，而产生无效率、昂贵且影响产率等问题。
本发明的又一目的是提供一种浅沟渠隔离结构，解决公知在存储单元浅沟渠隔离结构不能达到小尺寸的问题以及解决公知在外围区使用非圆角形沟渠隔离结构，而产生无效率、昂贵且影响产率等问题。
本发明提出一种浅沟渠隔离结构的制造方法，包括：提供一基底，基底具有一存储单元以及一外围区，形成一硬罩幕于基底上，以覆盖部分存储单元以及部分外围区，在硬罩幕上方形成图案形的一光阻层，光阻层在存储单元曝露出一部份的硬罩幕以及在外围区曝露出一部份的硬罩幕，执行一第一蚀刻过程，以删除在外围区被光阻层曝露的所有硬罩幕以及删除在存储单元被光阻层曝露的部份硬罩幕，执行一第二蚀刻过程，以在外围区形成具有若干个圆角形顶角的一沟渠，以及删除更多在存储单元的硬罩幕，执行一第三蚀刻过程，以加深在外围区形成的沟渠且保留些圆角形顶角以及在存储单元形成一沟渠，以及以一绝缘物填入外围区的沟渠以及存储单元的沟渠。
本发明提出一种形成浅沟渠隔离结构的沟渠的方法，包括：在第一蚀刻过程期间，蚀刻外围区的硬罩幕比存储单元的硬罩幕深。之后，在第二蚀刻过程期间，进一步蚀刻存储单元的硬罩幕，并蚀刻外围区的基底以部份形成具有圆角形顶角一沟渠，再之后第三蚀刻过程期间，蚀刻存储单元的基底，以在存储单元形成一沟渠以及蚀刻在外围区中的基底，以便加深于外围区所形成的沟渠。
本发明再提出一种形成浅沟渠隔离结构的沟渠的方法，包括：在第一蚀刻过程期间，蚀刻一外围区的一硬罩幕至一垫氧化层，以及蚀刻在存储单元的硬罩幕小于至垫氧化层，以保留存储单元中部份被曝露的硬罩幕；在第二蚀刻过程期间，蚀刻存储单元中保留部份被曝露的硬罩幕至垫氧化层，以及蚀刻外围区的基底，形成一沟渠具有圆角形顶角。之后，在第三蚀刻过程期间，蚀刻在存储单元中的基底以形成一沟渠，以及蚀刻外围区中的基底，以便加形成于外围区的基底中的沟渠。
本发明又提出一种浅沟渠隔离结构，由本发明的制造过程所形成。
本发明再提出一种集成电路，由本发明的制造过程所形成。
本发明又提出一种浅沟渠隔离结构，包括：一第一沟渠，形成在基底的外围区，且第一沟渠具有圆角形顶角；以及第二沟渠，形成在基底的存储单元，且第二沟渠具有圆角形顶角。
本发明再提出一种集成电路，包括：一基底，具有一外围区以及一存储单元，一第一沟渠，形成在基底的外围区中，第一沟渠具有圆角形顶角，以及第二沟渠，形成在基底的存储单元申，第二沟渠具有不是圆角形的顶角。
本发明因采用一种同时制造具有圆角形顶角与不是圆角形顶角的浅沟渠隔离结构，因此具有圆角形顶角与不是圆角形顶角的浅沟渠隔离结构是解决公知技术沟渠隔离结构，在存储单元浅沟渠隔离结构不能达到小尺寸，在外围区使用非圆角形沟渠隔离结构，产生无效率、昂贵且影响产率等问题，进而提高产率与增加其价值。以及外围区圆角形顶角可以解决公知沟渠隔离区陡削边角导致介电物质填充于沟渠困难度，以及孔洞填入沟渠产生夹断现象，且可减低邻接主动组件的I-V曲线双峰特性。
为让本发明的上述和其它目的，特征和优点更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是依照本发明一较佳实施例的剖面图，其绘示在一基底的存储单元以及外围区上形成有一垫氧化层，一硬罩幕，以及一光阻层。
图2是删除在存储单元中暴露出的部份硬罩幕以及删除在外围区中暴露出的所有硬罩幕的剖面图。
图3是删除存储单元暴露出的剩余硬罩幕与其下的垫氧化层，以及删除在外围区暴露出的基底，此时开始形成一具有圆角形顶角的沟渠的剖面图。
图4是在基底的存储单元中形成一沟渠，以及完成在外围区的基底的一沟渠的形成的剖面图。
图5是存储单元的沟渠以及外围区的沟渠两者均被填满一绝缘物质的剖面图。
符号说明
11：基底 12：垫氧化层
13：硬罩幕 14：光阻层
15、16：开口 17、18：沟渠
19：圆角形顶角 21、22：绝缘物
具体实施方式
接下来以参考资料详述本发明的实施例，实施例将以附图解释。在尽可能的情况之下，图解中相同或相似的参考数字，用于描述相同或相似部份。应注意的是，描绘图是简式形式，并非精确的尺寸大小。在此参考方向名称，如顶、底、左、右、上、下、在上面、在下面、向下及背面和前面，是为了简单明了的目的。这些方向专有名称不能用于限制发明的范围。
虽然本发明已以较佳实施例揭露于此，然而并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作部分更动与润饰，因此本发明的保护范围当根据权利要求所界定的为准。
在此的描述浅沟渠隔离结构制造流程，并不涵盖整个浅沟渠隔离结构所有制造流程。本发明可以与不同的集成电路制造技术一起使用，只有一般熟练的制程步骤包含于此，以提供对本发明的了解。本发明一般在半导体组件与制造的领域上具有应用性。不过为了说明的目的，接下来的描述是有关于同时具有多种浅沟渠隔离结构制造方法，就是有一些具有圆角形顶角的浅沟渠隔离结构和一些不是圆角形顶角的浅沟渠隔离结构。
本发明提供一种形成浅沟渠隔离结构的方法，这方法包括：同时在基底的存储单元形成不是圆角形顶角的沟渠，及在基底的外围区形成有圆角形顶角的沟渠。
本发明提出浅沟渠隔离结构的制造方法，包括：提供一基底，基底具有一存储单元以及一外围区，形成一硬罩幕于基底上，以覆盖部分存储单元以及部分外围区，于硬罩幕上方形成图案形的一光阻层，光阻层在存储单元曝露出一部份的硬罩幕以及在外围区曝露出一部份的硬罩幕。
执行一第一蚀刻过程，以删除在外围区被光阻层曝露的所有硬罩幕以及删除在存储单元被光阻层曝露的部份硬罩幕。
接着，执行一第二蚀刻过程，以在外围区形成具有若干个圆角形顶角的一沟渠，以及删除更多在存储单元的硬罩幕。
再接着，执行一第三蚀刻过程，以加深在外围区形成的沟渠且保留圆角形顶角以及在存储单元形成一沟渠。
之后，将绝缘物填入外围区的沟渠以及存储单元的沟渠，且其较佳为相同过程步骤。
完成第三蚀刻过程之后最好删除光阻。在绝缘物填充于沟渠完成之后，最好删除硬罩幕。
硬罩幕形成于基底之前，最好于基底的上面形成一层垫氧化层。删除光阻之后，再删除垫氧化层。
执行第一蚀刻过程，以删除在外围区被光阻层曝露的所有硬罩幕以及删除在存储单元被光阻层曝露的部份硬罩幕。
执行第二蚀刻过程，以在外围区形成具有若干个圆角形顶角的一沟渠，以及删除更多在存储单元的硬罩幕，在存储单元形成的沟渠顶角最好是不是圆角。
第一蚀刻过程所使用的蚀刻气体最好包括CF4/CH2F2或CF4/CHF3。之后，第二蚀刻过程所使用的蚀刻气体最好包括CF4/CHF3。第三蚀刻过程所使用的蚀刻气体最好包括Cl2/O2。
外围区的沟渠以及存储单元的沟渠所填入的物质最好是相同。外围区的沟渠以及存储单元的沟渠所填入的最好是介电氧化物，例如是二氧化硅。其它的介电材料同样也适合填入沟渠中。
在外围区形成的沟渠的圆角形顶角较佳是具有一半径介于大概30nm及大概60nm之间，且较佳是具有一半径大概为60nm。
外围区的沟渠以及存储单元的沟渠最好被形成具有大致相同的深度。但是，外围区的沟渠以及存储单元的沟渠也可选择具有彼此不同的深度。
如图1-5所示，其说明本发明一较佳实施例，一种与具有非圆角形或方正的顶角或边缘的绝缘浅沟渠结构同时形成的具有圆角形的顶角或边缘的绝缘浅沟渠结构。
熟悉此项技术者应可理解虽然结构19描画出顶角，事实上，这些结构的边缘是沿着沟渠上侧。所以在此称呼为边缘或者是角落，两者名称是可以替换。
如图1所示，一基底11包含一存储单元以及一外围区。基底11的材质例如是一硅基底，这些一般地使用在如存储元件的集成电路的制造中。或者，基底11可以使用其它材质。
一层垫氧化层12可被形成于基底11之上。垫氧化层12可减低由于基底11与硬罩幕13间隔结构不协调所产生压力。
根据本发明的一较佳实施例，一硬罩幕13可被形成于基底11上，以及垫氧化层12上面。硬罩幕13的材质例如是氮化硅。硬罩幕13也可使用其它材质替代。而硬罩幕13与之后提供的光阻层14共同作为决定哪一部份的基底将被蚀刻或是将根据已知的原理被处理的罩幕之用，且有物质沉积于基底上。
在硬罩幕13之上可形成一图案形光阻层14。此图案形光阻层14有被图案形而成的开口15以及开口16，以助于硬罩幕13的相似的图案形，随后以助于根据已知的原理进行蚀刻以及物质沉积于上。使用其它方法图案形硬罩幕13同样适合。例如，采用雷射切割或者离子研磨。
在光阻层14中的一些开口15，可被形成于基底的存储单元的上，以助于顶角不是圆角形沟渠的形成。如前面所述，有时要形成顶角不是圆角形沟渠，以便维持更好的关键尺寸(critical dimension)。尤其，当形成的沟渠位于半导体组件密集区时，必须维持沟渠的关键尺寸，以避免邻接半导体组件的物理干扰。
在光阻层14中的一些开口16，同样的可被形成于基底的外围区之上，以便促进圆角形顶角沟渠形成。如前面所述，圆角形顶角沟渠的形成，有利降低邻近半导体组件间I-V曲线特有的双峰性质。
如图1所示，在存储单元上的光阻14中的开口15，小于在外围区上的光阻14中的开口16。较小的开口15有利于在存储单元的浅沟渠隔离结构有较小的关键尺寸，较大的开口16有利于在外围区的浅沟渠隔离结构有较大的关键尺寸。
值得注意的，本发明实施例，在化学气相沉积制程中(CVD)的一个芯片，许多的存储单元以及许多外围区彼此之间非常的接近。
如图2所示，执行一第一蚀刻过程，以删除在存储单元曝露出的部分硬罩幕13，而形成一个被蚀刻部分17，及删除在外围区所有曝露出的硬罩幕13，而形成一个被蚀刻部分18。因此，在外围区的所有硬罩幕13较佳是被蚀刻至垫氧化层12。
可以使用各种的方法除去物质，以达到要求的深度。例如，在存储单元的硬罩幕13可以处理的更厚，否则就要在外围区的硬罩幕13上用更多的光阻蚀刻。
在蚀刻过程中，蚀刻微负载(micro-loading)效应存在于不同的关键尺寸。通常硬罩幕技术用低聚合物气体(例如，CF4，CF4/O2)来降低这些效应。在本发明，可添加高聚合物气体(CHF3，CH2F2)用以选择性地提高蚀刻微负载效应。使用此技术，在存储单元可形成一较大的硬罩幕，同时外围区的硬罩幕也会被完全去除。
第一蚀刻过程的蚀刻气体，例如是CF4/CH2F2或CF4/CHF3。CF4与CH2F2的比率较佳为2至5之间。CF4与CHF3的比率较佳为3至5之间。同样地，可以使用其它比率的蚀刻气体。
之后，参照图3，执行一第二蚀刻过程，以删除在存储单元剩余的硬罩幕，以及在存储单元开始形成一沟渠。在存储单元形成的沟渠一般是顶角不是圆角形或四方形。同时，第二蚀刻过程会在外围区开始形成一沟渠，在外围区的沟渠是有圆角形顶角19。
为在外围区产生圆角形顶角，当沟渠开始形成时，例如使用CF4/CHF3气体，一重聚合物形成于沟渠的侧壁。使用侧壁聚合物沉积法，能自然的形成顶部圆角形。
第二蚀刻过程之后，在存储单元中的被蚀刻部分17最好延伸至垫氧化层13，以及在外围区中的被蚀刻部分18会好延伸蚀刻至进入基底11。
第二蚀刻过程的蚀刻气体最好包括：CF4/CHF3。CF4与CHF3比率最好大约4到6之间。同样地可以使用其它比率的蚀刻气体。
如图4所示，执行一第三蚀刻过程，以在存储单元的基底11中形成一沟渠17，以及完成在外围区的基底11中的沟渠18。在存储单元的沟渠17的顶角是非圆角形或四角形，以及在外围区的沟渠18的顶角是圆角形。
第三蚀刻过程的蚀刻气体最好包括Cl2/O2。Cl2与O2比率最好大约6到12，在本实施例，蚀刻电浆气体包含60-120sccm的Cl2以及5-12sccm的O2。同样地，也可以使用其它蚀刻电浆气体。
如图5所示，删除光阻层14以及于沟渠17与18中沉积绝缘物21，22如二氧化硅，以便形成浅沟渠隔离结构。
在绝缘物21，22沉积于沟渠17，18之后，最好删除硬罩幕17以及垫氧化层12。
存储单元的浅沟渠隔离结构为四方角顶角或者顶角非圆角形，以便保留关键尺寸(例如：浅沟渠隔离结构呈现圆角形顶角时，有侵入邻接的主动组件的倾向)。在外围区的浅沟渠隔离结构大体具有圆角形顶角19，此圆角形顶角可减低邻接主动组件的I-V曲线双峰特性。
因此可同时形成存储单元的浅沟渠隔离结构是四方顶角以及外围区的浅沟渠隔离结构是圆角形顶角，以避免增加其它减少产率及增加成本的过程步骤。
回顾前面所述，本发明是形成具有圆角形顶角或顶角非圆角形浅沟渠隔离结构的方法。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作部分更动与润饰，因此本发明的保护范围当根据权利要求所界定者为准。
Claims (23)
1.一种浅沟渠隔离结构的制造方法，其特征在于，包括：
提供一基底，该基底具有一存储单元以及一外围区；形成一硬罩幕于该基底上，以覆盖部分存储单元以及部分外围区；
在该硬罩幕上方形成图案形的一光阻层，该光阻层在存储单元曝露出一部份的硬罩幕以及在外围区曝露出一部份的硬罩幕；
执行一第一蚀刻过程，以删除在该外围区被该光阻层曝露的所有硬罩幕以及删除在存储单元被该光阻层曝露的部份硬罩幕；该第一蚀刻过程的蚀刻气体包括CF4/CH2F2以及CF4/CHF3其中之一；
执行一第二蚀刻过程，以在外围区形成具有若干个圆角形顶角的一沟渠，以及删除更多在该存储单元的硬罩幕；该第二蚀刻过程的蚀刻气体包括CF4/CHF3；
执行一第三蚀刻过程，以加深在外围区形成的沟渠且保留这些圆角形顶角以及在该存储单元形成一沟渠；以及
以一绝缘物填入该外围区的沟渠以及存储单元的沟渠。
2.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，更包括于该第三蚀刻过程之后删除该光阻。
3.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，更包括以该绝缘物填入该沟渠中之后，删除该硬罩幕。
4.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，更包括形成该硬罩幕于该基底上之前，于该基底上形成一垫氧化层。
5.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，更包括形成该硬罩幕于该基底上之前，形成一垫氧化层，以及以该绝缘物填入该沟渠中之后，删除该垫氧化层。
6.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，执行该第一蚀刻过程中，包括删除在该外围区中被该光阻层所曝露的所有该硬罩幕。
7.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，执行该第二蚀刻过程中，包括删除在该存储单元中被该光阻层所曝露的所有硬罩幕。
8.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，该硬罩幕包括一氮化硅层。
9.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，形成于存储单元中的沟渠的顶角不是圆角形的。
10.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，该第三蚀刻过程的蚀刻气体包括Cl2/O2。
11.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，填入该外围区的沟渠以及该存储单元的沟渠包括以相同材质填入该外围区的沟渠以及该存储单元的沟渠。
12.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，填入该外围区的沟渠以及该存储单元的沟渠包括在单一制程步骤期间以一氧化物填入该外围区的沟渠以及该存储单元的沟渠。
13.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，填入该外围区的沟渠以及该存储单元的沟渠包括以二氧化硅填入该外围区的沟渠以及该存储单元的沟渠。
14.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，形成于该外围区中的沟渠的这些圆角形顶角具有一半径在30nm至60nm之间。
15.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，形成于该外围区中的沟渠的这些圆角形顶角具有一半径为60nm。
16.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征在于，该外围区所形成的该沟渠以及该存储单元所形成的该沟渠具有相同深度。
17.一种形成浅沟渠隔离结构的沟渠的方法，其特征在于包括：
在一第一蚀刻过程期间，蚀刻一外围区的一硬罩幕比一存储单元的一硬罩幕深；
在一第二蚀刻过程期间，进一步蚀刻该存储单元的硬罩幕，并蚀刻该外围区的基底以部分形成具有若干个圆角形顶角的一沟渠；以及
在一第三蚀刻过程期间，蚀刻该存储单元的基底，以于在该存储单元形成一沟渠，以及蚀刻在该外围区中的基底，以便加深于该外围区所形成的沟架。
18.一种浅沟渠隔离结构，其特征在于，是使用如权利要求17的方法形成的。
19.一种形成浅沟渠隔离结构的沟渠的方法，其特征在于，包括：
在一第一蚀刻过程期间，蚀刻一外围区的一硬罩幕至一垫氧化层，以及蚀刻在存储单元的硬罩幕不到一垫氧化层，以保留该存储单元中部份被曝露的硬罩幕；
在一第二蚀刻过程期间，蚀刻该存储单元中保留的部份被曝露的该硬罩幕至该垫氧化层，以及蚀刻该外围区的基底，以形成一沟渠具有圆角形顶角；以及
在一第三蚀刻过程期间，蚀刻在该存储单元中的该基底以形成一沟渠，以及蚀刻该外围区的该基底，以便加深形成于该外围区的该基底中的该沟渠。
20.一种浅沟渠隔离结构，其特征在于，是使用如权利要求19的方法形成的。
21.一种集成电路，其特征在于，在一基底具有一浅沟渠隔离结构，该浅沟渠隔离结构是使用如权利要求19的方法形成的。
22.一种浅沟渠隔离结构，其特征在于，包括：
一第一沟渠，形成在基底的一外围区，该第一沟渠具有圆角形顶角；
一第二沟渠，形成在基底的一存储单元，该第二沟渠具有不是圆角形顶角；
一第一隔离结构，形成在该第一沟渠中并填满该第一沟渠；以及
一第二隔离结构，形成在该第二沟渠中并填满该第二沟渠。
23.一种集成电路，其特征在于，包括：
一基底，具有一外围区以及一存储单元；
一第一沟渠，形成在该基底的该外围区中，该第一沟渠具有圆角形顶角；
一第二沟渠，形成在该基底的存储单元中，该第二沟渠具有不是圆角形的顶角；
一第一隔离结构，形成在该第一沟渠中并填满该第一沟渠；以及
一第二隔离结构，形成在该第二沟渠中并填满该第二沟渠。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/713,764 US7244680B2 (en) | 2003-11-14 | 2003-11-14 | Method of simultaneously fabricating isolation structures having rounded and unrounded corners |
| US10/713,764 | 2003-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1617327A CN1617327A (zh) | 2005-05-18 |
| CN1312759C true CN1312759C (zh) | 2007-04-25 |
Family
ID=34573808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100808490A Active CN1312759C (zh) | 2003-11-14 | 2004-10-09 | 浅沟渠隔离结构及其沟渠的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7244680B2 (zh) |
| CN (1) | CN1312759C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411332A (zh) * | 2017-08-17 | 2019-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995095B2 (en) * | 2003-10-10 | 2006-02-07 | Macronix International Co., Ltd. | Methods of simultaneously fabricating isolation structures having varying dimensions |
| KR100696382B1 (ko) * | 2005-08-01 | 2007-03-19 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| CN100461375C (zh) * | 2005-12-05 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 制造用于闪存半导体器件的隔离结构的方法 |
| US7687370B2 (en) * | 2006-01-27 | 2010-03-30 | Freescale Semiconductor, Inc. | Method of forming a semiconductor isolation trench |
| US20080299740A1 (en) * | 2007-05-29 | 2008-12-04 | Macronix International Co., Ltd. | Method for forming sti structure |
| CN101452872B (zh) * | 2007-11-30 | 2011-06-01 | 上海华虹Nec电子有限公司 | 高压区浅沟槽顶角端圆化的方法 |
| US8227339B2 (en) * | 2009-11-02 | 2012-07-24 | International Business Machines Corporation | Creation of vias and trenches with different depths |
| KR101116358B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비하는 반도체장치 제조 방법 |
| CN104517890A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的浅沟槽隔离结构的形成方法 |
| CN112786444A (zh) | 2019-11-08 | 2021-05-11 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1359145A (zh) * | 2000-12-09 | 2002-07-17 | 三星电子株式会社 | 集成电路及其形成方法 |
| US6509232B1 (en) * | 2001-10-01 | 2003-01-21 | Advanced Micro Devices, Inc. | Formation of STI (shallow trench isolation) structures within core and periphery areas of flash memory device |
| CN1409389A (zh) * | 2001-09-05 | 2003-04-09 | 东部电子株式会社 | 扁平单元结构的掩膜只读存储器制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100214068B1 (ko) * | 1995-11-21 | 1999-08-02 | 김영환 | 반도체 장치의 소자분리막 형성방법 |
| US6281050B1 (en) * | 1999-03-15 | 2001-08-28 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device |
| US6518618B1 (en) * | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
| KR20020091982A (ko) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법 |
-
2003
- 2003-11-14 US US10/713,764 patent/US7244680B2/en active Active
-
2004
- 2004-10-09 CN CNB2004100808490A patent/CN1312759C/zh active Active
-
2006
- 2006-12-20 US US11/642,304 patent/US7772670B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1359145A (zh) * | 2000-12-09 | 2002-07-17 | 三星电子株式会社 | 集成电路及其形成方法 |
| CN1409389A (zh) * | 2001-09-05 | 2003-04-09 | 东部电子株式会社 | 扁平单元结构的掩膜只读存储器制造方法 |
| US6509232B1 (en) * | 2001-10-01 | 2003-01-21 | Advanced Micro Devices, Inc. | Formation of STI (shallow trench isolation) structures within core and periphery areas of flash memory device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411332A (zh) * | 2017-08-17 | 2019-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109411332B (zh) * | 2017-08-17 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050106871A1 (en) | 2005-05-19 |
| CN1617327A (zh) | 2005-05-18 |
| US7244680B2 (en) | 2007-07-17 |
| US20070122993A1 (en) | 2007-05-31 |
| US7772670B2 (en) | 2010-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995095B2 (en) | Methods of simultaneously fabricating isolation structures having varying dimensions | |
| CN100539067C (zh) | 制造半导体装置的方法 | |
| US7781293B2 (en) | Semiconductor device and method of fabricating the same including trenches of different aspect ratios | |
| US7772670B2 (en) | Method of simultaneously fabricating isolation structures having rounded and unrounded corners | |
| JP5172060B2 (ja) | 半導体装置の隔離のため浅いトレンチ内に深いトレンチを形成するための自己整合方法 | |
| KR100288507B1 (ko) | 반도체장치의제조방법 | |
| US7849432B2 (en) | Shallow trench isolation dummy pattern and layout method using the same | |
| US5933749A (en) | Method for removing a top corner of a trench | |
| CN105355587B (zh) | 一种避免浅沟槽隔离结构出现深度负载效应的方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN101312148A (zh) | 浅沟渠隔离结构及浮置栅极的制作方法 | |
| JP2004241586A (ja) | 半導体装置の製造方法 | |
| KR20040027364A (ko) | 폴리실리콘 에칭 방법 | |
| JP2006041397A (ja) | 半導体装置の製造方法 | |
| KR100295387B1 (ko) | 반도체장치및그제조방법 | |
| US6969673B2 (en) | Semiconductor device with gate space of positive slope and fabrication method thereof | |
| US5962342A (en) | Adjustable method for eliminating trench top corners | |
| TWI297525B (en) | Method for forming semiconductor shallow trench isolation | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR100451494B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR20010038607A (ko) | 반도체장치를 위한 필드 분리방법 | |
| KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI239590B (en) | Methods of simultaneously fabricating shallow trench isolation structures having varying dimensions and structure thereof | |
| KR20050075631A (ko) | 자기정렬 방식으로 플로팅 게이트를 형성하는 플래쉬메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |