CN1409389A - 扁平单元结构的掩膜只读存储器制造方法 - Google Patents
扁平单元结构的掩膜只读存储器制造方法 Download PDFInfo
- Publication number
- CN1409389A CN1409389A CN02131939A CN02131939A CN1409389A CN 1409389 A CN1409389 A CN 1409389A CN 02131939 A CN02131939 A CN 02131939A CN 02131939 A CN02131939 A CN 02131939A CN 1409389 A CN1409389 A CN 1409389A
- Authority
- CN
- China
- Prior art keywords
- film
- flat cell
- peripheral circuit
- diffusion layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 62
- 238000009792 diffusion process Methods 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 59
- 230000033228 biological regulation Effects 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 64
- 238000000926 separation method Methods 0.000 description 9
- 238000004148 unit process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 150000004767 nitrides Chemical group 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000012010 growth Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/60—Peripheral circuit regions
- H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种扁平单元结构的掩膜只读存储器制造方法，能防止因图形密度差引起的抛光不均匀、节省制造时间和成本。本发明包括：提供具有扁平单元阵列区域和周边电路区域的半导体基片的步骤；在基片上形成第一和第二掩膜图形步骤；在所述露出的基片部分内离子注入规定导电型杂质的离子注入步骤；在扩散层表面上形成保护层氧化膜的步骤；在线型氧化膜上填平所述沟槽的蒸镀氧化膜的步骤；抛光所述氧化膜直至所述第一和第二掩膜图形表面露出的抛光步骤；在周边电路区域形成沟槽型元件隔离膜的步骤。
Description
技术领域
本发明涉及掩膜只读存储器制造方法，更详细说就是涉及有扁平单元结构的掩膜只读存储器制造方法。
背景技术
掩膜只读存储器作为非易失性元件的一种在制造工序中利用掩膜工序记录必要的信息。用于记录信息的掩膜工序可以在元件隔离工序或金属配线工序中完成，一般在对存储单元的通道区域离子注入工序完成。当完成对所述通道区域离子注入，被离子注入的单元和未被离子注入的单元间产生门限电压差，通过该门限电压差判别记录的数据。
而大部分的只读存储器，特别是所述的掩膜只读存储器具有为了提高动作速度而通过流过大的单元电流的扁平单元结构，其结构图如图1所示那样。
图1是典型的扁平单元结构的掩膜只读存储器布置图，这里图面符号A表示扁平单元阵列区域、B表示周边电路区域、10表示有源区域、20表示代码掩膜区域。
被规定间隔隔离的多个BN+(Buried N+)扩散层12和字线14在扁平单元阵列区域A相互交叉各自配置在行和列方向。BN+扩散层12和与之接触的位线接触16形成周边电路区域B。这里所述的BN+扩散层12在位线用的结与单元晶体管的源极/漏极区域中使用。所述字线14的宽度成为存储单元的通道宽度。
在这样扁平单元结构的掩膜只读存储器中，存储单元阵列区域的单元之间的隔离，用把整个存储单元阵列区域包围形式的元件隔离膜代替通过LOCOS或STI工序产生的元件隔离膜来完成。并且因单元晶体管的源极/漏极区域用BN+扩散层12构成而相互不隔离，因此对所述BN+扩散层12的接触存在存储单元阵列区域内，而存在于周边电路区域内。
因此，扁平单元结构的掩膜只读存储器由于在存储单元阵列区域内不与元件隔离膜的接触，所以能作固体集成化。
图2是为说明现有技术下扁平单元结构的掩膜只读存储器制造方法的流程图。
如图2所示，通过元件隔离工序(S1)在半导体基片内形成元件隔离膜。通过形成沟道用离子注入工序S2在基片内形成沟道。这里所述元件隔离工序S1和沟道工序S2可按相反顺序进行。通过BN+离子注入工序(S3)在基片内形成BN+扩散层。通过热氧化工序S4和导电膜的蒸镀和蚀刻工序S5在基片上形成栅极氧化膜和栅极电极。通过离子注入工序S6使(S4、S5)单元隔离。通过高浓度离子注入工序S7形成源极/漏极。
然后，虽未图示，但要通过利用掩膜的离子注入完成数据编码并完成接触和配线工序。
图3A至图3F是按工序顺序用图表示的现有技术下扁平单元结构的掩膜只读存储器制造方法的剖面图。这里左图是扁平单元阵列区域(A)，右图是对周边电路区域(B)的剖面图。
参照图3A，在半导体基片30上顺次形成有第一绝缘膜31a和缓冲膜31b和第二绝缘膜31c。所述第一绝缘膜31a和第二绝缘膜31c是氧化膜，而所述缓冲膜31b是氮化膜。在所述第一绝缘膜31a和缓冲膜31b和第二绝缘膜31c顺次层叠的多层膜31上涂布有第一感光膜32，接着使所述第一感光膜32曝光和显影以使周边电路区域(B)的沟槽形成区域的多层膜部分露出。
参照图3B，在蚀刻保护层上采用蚀刻露出的周边电路区域B的多层膜31的部分已形成有图形的第一感光膜32，这样使周边电路区域B的符合形成沟槽区域的基片部分露出。通过按规定深度蚀刻所述露出的基片部分形成沟槽33。
参照图3C，除去第一感光膜。通过热氧化工序使线型氧化膜(Linearoxide、34)形成在扁平单元阵列区域(A)的多层膜31和周边电路区域B的沟槽33和多层膜31的表面上。在所述线型氧化膜34上形成氧化膜35，以便填平所述沟槽。
参照图3D，通过CMP(Chemical Mechanical Polishing)工序抛光氧化膜直至使所述多层膜的第二绝缘膜表面露出时为止，结果是在周边电路区域(B)形成沟槽型的元件隔离膜(35a)。除去所述多层膜的第二绝缘膜和缓冲膜。
参照图3E，在半导体基片30的整个区域上形成第三绝缘膜36。将第二感光膜37涂布在所述第三绝缘膜上，然后进行曝光和显影以使对应于扁平单元阵列区域(A)的BN+扩散层形成区域的第三绝缘膜部分露出。
参照图3F，利用作为蚀刻保护层的已布图的第二感光膜蚀刻露出的扁平单元阵列区域(A)的第三绝缘膜部分和其下面的第一绝缘膜部分，这样使基片的BN+扩散层形成区域露出。除去所述第二感光膜。用规定的导电型杂质进行离子注入，以形成BN+扩散层，该结果是在露出的扁平单元阵列区域(A)的基片部分表面内形成BN+离子注入区域38。这里所述的BN+离子注入是用与基片相反的导电型杂质，例如如是P型基片则用磷(P)或砷(As)这样的N型杂质完成。
参照图3G，使所述结果物退火，其结果是通过在基片内离子注入的杂质被激活形成BN+扩散层38a。同时在所述BN+扩散层38a的表面形成保护层氧化膜39。在后续工序中为抑制BN+扩散层38a的损耗和栅极电极与结间寄生电容的增加，而使所述保护层氧化膜39生长足够的厚度。把扁平单元阵列区域(A)和周边电路区域(B)上的第三绝缘膜和第一绝缘膜都除去。其结果是在扁平单元阵列区域(A)的基片部分上提供BN+扩散层38a和保护层氧化膜39，在周边电路区域(B)的基片部分上提供沟槽型元件隔离膜35a。
然后虽未图示，但对形成有所述BN+扩散层38a和元件隔离膜35A的基片结果物完成包括选通工序等的一系列逻辑工序，制造有扁平单元结构的掩膜只读存储器。
但通过所述现有技术的扁平单元结构的掩膜只读存储器制造方法在0.25μm以下的逻辑工序中有以下几个问题点。
第一，由于具有扁平单元结构的掩膜只读存储器的存储单元间元件隔离是不必要的，所以使整个单元区域成为有源区域。利用STI工序的元件隔离只对周边电路区域进行，所述STI工序包括由氧化膜填平沟槽和对所述氧化膜的CMP。但这时由于扁平单元阵列区域的有源区域比周边电路区域的有源区域宽很多，所以在对氧化膜CMP工序时能进行扁平单元阵列区域的氧化膜欠抛光，与此相反，在产生周边回路区域产生氧化膜过抛光。
第二，对所述CMP工序时的问题可通过在宽有源区域追加虚设氧化膜图形或追加掩膜和蚀刻工序除去欠抛光的氧化膜而克服。但这时不仅由追加虚设氧化膜图形而使集成度降低，而且由追加工序而使制造时间和成本增加。
第三，由于所述元件隔离工序和BN+扩散层的形成工序是分别进行的，所以使进行逻辑工序前的单位工序数多，整个需要很多的制作时间和成本。
发明内容
本发明的目的在于提供一种能使CMP工序在扁平单元阵列区域和周边电路区域都良好进行的扁平单元结构的掩膜只读存储器制造方法。
本发明的另一目的在于提供一种能减少为形成BN+扩散层和沟槽型元件隔离膜的单位工序数的扁平单元结构的掩膜只读存储器制造方法。
为达到所述目的，本发明提供一种扁平单元结构的掩膜只读存储器制造方法，该方法包括：提供具有扁平单元阵列区域和周边电路区域的半导体基片的步骤；在基片上形成使所述基片上对应于扁平单元阵列区域上的扩散层形成区域和周边电路区域上的沟槽型元件隔离膜形成区域的基片部分分别露出的第一和第二掩膜图形步骤；在所述露出的基片部分内离子注入规定导电型杂质的离子注入步骤；通过蚀刻所述露出的周边电路区域的基片部分形成沟槽的步骤；通过热氧化工序在所述第一和第二掩膜图形和沟槽表面上形成线型氧化膜并在扁平单元阵列区域形成扩散层后在所述扩散层表面形成保护层氧化膜的步骤；在所述线型氧化膜上填平所述沟槽的蒸镀氧化膜的步骤；抛光所述氧化膜直至所述第一和第二掩膜图形表面露出的抛光步骤；除去所述第一和第二掩膜图形后在扁平单元阵列区域形成扩散层并在周边电路区域形成沟槽型元件隔离膜的步骤。
本发明还包括在形成所述第一和第二掩膜图形步骤后和在所述规定导电型杂质离子注入步骤前进行所述周边电路区域掩盖，以使所述杂质离子注入深度不深于沟槽深度的步骤。
本发明还包括形成间隔步骤在形成所述第一和第二掩膜图形步骤后和在所述规定导电型杂质离子注入步骤前为减小所述扩散层的尺寸而在第一和第二掩膜图形的侧壁上形成间隔的步骤。
本发明方法中所述第一和第二掩膜图形至少为两层以上层叠的多层膜结构，最好第一绝缘膜、缓冲膜和第二绝缘膜形成层叠的多层膜结构。形成所述沟槽的步骤可在对所述扁平单元阵列区域进行掩盖之后完成。而且所述规定导电型杂质的离子注入步骤把与基片相反导电型的杂质高浓度离子注入，且离子注入深度小于所述周边电路区域的沟槽深度。所述线型氧化膜形成为50～400A厚度。
本发明的思想和优点在参照附图详细说明后将变得更加清楚。
通过参照本发明的优选实施例所作以以下说明便可明确本发明的目的和其它特征和优点等。
附图说明
图1是表示典型扁平单元结构的掩膜只读存储器的布置图；
图2是用于说明利用现有技术的扁平单元结构的掩膜只读存储器制造方法的流程图；
图3从A到G是表示按工序次序利用现有技术的扁平单元结构的掩膜只读存储器制造方法的剖面图；
图4是用于说明利用本发明的扁平单元结构的掩膜只读存储器制造方法的流程图；
图5从A到G是表示按工序次序利用本发明一实施例的扁平单元结构的掩膜只读存储器制造方法的剖面图；
图6是表示利用本发明其他实施例的扁平单元结构的掩膜只读存储器制造方法的断面图。
具体实施方式
图4是用于说明利用本发明的扁平单元结构的掩膜只读存储器制造方法的流程图。
如图4所示，本发明的方法与图2所示的现有方法比较其元件隔离和BN+扩散层的形成工序(S40)是同时进行的。即本发明的方法中对周边电路区域的STI工序和对扁平单元阵列区域的BN+扩散层形成工序不是分别进行而是同时进行。这样本发明的方法能减少为进行所述这些工序的单位工序数，还能防止在对氧化膜的CMP工序时欠抛光扁平单元阵列区域的氧化膜和过抛光周边电路区域氧化膜的现象。
而本发明的方法中除元件隔离和BN+扩散层形成工序(S40)以外剩下的工序，即沟槽工序、为形成栅极氧化膜的热氧化工序(S43)、为形成栅极的导电膜蒸镀和蚀刻工序(S44)、为隔离单元的离子注入工序(S45)和为形成源极/漏极的高浓度离子注入工序(S46)则如图所示那样与现有技术那样一样地进行。这里所述元件隔离和BN+扩散层形成工序(S40)与沟槽工序(S42)可按相反顺序来进行。
图5从A到G是表示按工序次序利用本发明一实施例的扁平单元结构的掩膜只读存储器制造方法的剖面图。
参照图5A，在半导体基片50上形成有由第一绝缘膜51a和缓冲膜51b和第二绝缘膜51c顺次层叠的多层膜52。所述第一绝缘膜51a是氧化膜、有缓和上层膜应力的功能。所述缓冲膜51b是氮化膜、有在CMP工序时调节抛光程度并在后续氧化工序时保护有源区域的功能。所述第二绝缘膜51c是氧化膜有在基片蚀刻时起蚀刻保护层的功能。在所述多层膜52上涂布第一感光膜53，通过曝光和显影使符合扁平单元阵列区域(A)的BN+扩散层形成区域的多层膜部分和符合周边电路区域(B)的沟槽形成区域的多层膜部分露出。这里曝光工序最好使用比DUV等级高的光源来完成，以提高图形的正确度。
参照图5B，用蚀刻保护层利用已布图的第一感光膜63同时蚀刻露出的扁平单元阵列区域(A)和周边电路区域(B)的多层膜部分，因此由多层膜构成的BN+扩散层形成用第一掩膜图形52a和沟槽形成用第二掩膜图形52b分别从基片50的BN+扩散层形成区域和沟槽形成区域露出。
参照图5C，除去第一感光膜。把与基片50相反导电型的杂质离子注入第一和第二掩膜图形52a、52b、利用保护层高浓度离子注入露出的基片部分内，其结果是形成BN+离子注入区域54。所述BN+离子注入是例如P型基片时用磷(P)或砷(As)这样的N型杂质进行的。所述BN+离子注入区域54的深度不得超过以后在周边电路区域(B)形成的沟槽的深度。假如离子注入能量非常大使得所述BN+离子注入区域54的深度深于沟槽的深度时，所述BN+离子注入最好在对周边电路区域(B)完成掩盖之后进行。
参照图5D，将第二感光膜55涂布在所述第一和第二掩膜图形52a、52b和露出的基片部分上，接着曝光和显影使仅在扁平单元阵列区域(A)上残留有所述第二感光膜55。在周边电路区域(B)露出的基片部分利用蚀刻保护层蚀刻第二掩膜图形52b只至规定深度，这样形成沟槽56。
参照图5E，除去残留的第二感光膜。对所述基片结果物进行热氧化工序，其结果是BN+离子注入的杂质被激活、在扁平单元阵列区域(A)形成BN+扩散层54a，同时在扁平单元阵列区域(A)的第一掩膜图形52a表面和周边电路区域(B)的沟槽56和第二掩膜图形52b的表面上形成50～400A厚度的线型氧化膜57。而且由所述热氧化工序的结果在所述BN+扩散层54a的表面附加形成有保护层氧化膜58。这时所述保护层氧化膜58以与线型氧化膜57不同的厚度生长，更正确说就是所述保护层氧化膜58其在BN+离子注入基片表面的氧化膜生长速度由BN+离子注入杂质而比第一和第二掩膜图形52a、52b和沟槽56表面的氧化膜生成速度形成得快且厚。在所述周边电路区域(B)的沟槽56表面形成的线型氧化膜57有除去形成沟槽56时的蚀刻缺陷的功能，特别是使沟槽样子变圆、改善元件的电特性。在基片50整个区域上蒸镀氧化膜59，以填平所述周边电路区域(B)的沟槽56。
参照图5F，通过CMP工序抛光氧化膜59和线型氧化膜57直至第一和第二掩膜图形52a、52b露出。这时对所述氧化膜的CMP由于是在扁平单元阵列区域(A)具有第一掩膜图形52a、周边电路区域(B)具有第二掩膜图形52b的状态下进行的，所以与现有技术不同，不会发生因所述扁平单元阵列区域(A)与周边电路区域(B)之间图形密度差而引起的氧化膜抛光不良。
参照图5G，通过利用公知的蚀刻工序除去第一和第二掩膜图形在周边电路区域(B)形成沟槽型元件隔离膜59a。其结果是在扁平单元阵列区域(A)的基片部分提供有BN+扩散层54a和保护层氧化膜58、在周边电路区域(B)的基片部分提供有沟槽型元件隔离膜59a。在此，所述BN+扩散层形成工序和元件隔离膜形成工序、即如前所述STI工序不是分别进行而是同时进行的。因此本发明方法因为同时进行BN+扩散层工序和STI工序所以能比现有技术减少进行逻辑工序前的单位工序数。
然后，对未图示地形成有所述BN+扩散层54a和元件隔离膜59a的基片结果物进行包括选通工序等的一系列逻辑工序，其结果是制造有扁平单位结构的掩膜只读存储器。
图6是为说明利用本发明其它实施例的扁平单元结构的掩膜只读存储器制造方法的剖面图。这里各图面符号凡与以前实施例一样的部分用相同的符号表示。
在该实施例中，在用于形成BN+扩散层的第一掩膜图形52a和用于形成STI的第二掩膜图形52b的侧壁上形成由TEOS氧化膜或氮化膜构成的绝缘膜间隔60，BN+离子注入通过离子注入保护层利用包括所述间隔60的第一和第二掩膜图形52a、52b完成。这样BN+离子注入区域61的尺寸比以前实施例的小，因此通过后续的热氧化工序形成的BN+扩散层的尺寸比以前实施例的小所述间隔60宽度两倍左右。
结果是根据该实施例的方法在BN+离子注入以前通过在掩膜图形侧壁上形成间隔使BN+扩散层的尺寸减小，因此通过减小所述BN+扩散层的尺寸能实现更小的扁平单元。
如上所述，扁平单元阵列区域的BN+扩散层工序和周边电路区域的STI工序是同时进行，所以与进行逻辑工序以前的所述工序相关的单位工序数比现有技术的减少，因此能节省制造时间和成本。
在所述STI工序中对氧化膜的CMP中，是在扁平单元阵列区域和周边电路区域分别具有限定BN+扩散层和STI区域的掩膜图形的状态下进行的，所以可以抑制由所述扁平单元阵列区域与周边电路区域间的图形密度差而引起的抛光不良，从而防止了为抑制抛光不良的追加工序而引起的增加制造时间和成本。
而且通过向限定BN+扩散层区域的掩膜图形侧壁形成间隔能减小BN+扩散层的尺寸，因此能提高集成度。
另外，本发明在不脱离其要点的范围内可通过多种变更来实施。
Claims (9)
1.一种扁平单元结构的掩膜只读存储器制造方法，其特征在于，包括：提供具有扁平单元阵列区域和周边电路区域的半导体基片的步骤；在基片上形成使所述基片上对应于扁平单元阵列区域上的扩散层形成区域和周边电路区域上的沟槽型元件隔离膜形成区域的基片部分分别露出的第一和第二掩膜图形步骤；在所述露出的基片部分内离子注入规定导电型杂质的离子注入步骤；通过蚀刻所述露出的周边电路区域的基片部分形成沟槽的步骤；通过热氧化工序在所述第一和第二掩膜图形和沟槽表面上形成线型氧化膜并在扁平单元阵列区域形成扩散层后在所述扩散层表面形成保护层氧化膜的步骤；在所述线型氧化膜上填平所述沟槽的蒸镀氧化膜的步骤；抛光所述氧化膜直至所述第一和第二掩膜图形表面露出的抛光步骤；除去所述第一和第二掩膜图形后在扁平单元阵列区域形成扩散层并在周边电路区域形成沟槽型元件隔离膜的步骤。
2.如权利要求1所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于：所述第一和第二掩膜图形至少形成层叠两层以上的多层膜结构。
3.如权利要求2所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于：所述第一和第二掩膜图形由第一绝缘膜和缓冲膜和第二绝缘膜层叠的多层膜结构而形成。
4.如权利要求1所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于：还包括在形成所述第一和第二掩膜图形步骤后和在离子注入所述规定导电型杂质步骤前对所述周边电路区域掩盖，以使所述杂质离子注入深度不深于所述沟槽深度的步骤。
5.如权利要求1所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于：形成所述沟槽步骤在掩盖所述扁平单元阵列区域之后进行。
6.如权利要求1所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于，离子注入所述规定导电型杂质的步骤是高浓度离子注入与基片相反导电型的杂质。
7.如权利要求1所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于：所述规定导电型杂质的离子注入步骤使离子注入深度比所述周边电路区域的沟槽深度浅。
8.如权利要求1所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于：所述线型氧化膜形成为50～400A厚度。
9.如权利要求1所述的扁平单元结构的掩膜只读存储器制造方法，其特征在于：还包括在形成所述第一和第二掩膜图形步骤后和在所述规定导电型杂质离子注入步骤前为减小所述扩散层的尺寸在所述第一和第二掩膜图形的侧壁上形成间隔的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0054461A KR100438403B1 (ko) | 2001-09-05 | 2001-09-05 | 플랫 셀 메모리 소자의 제조방법 |
| KR54461/2001 | 2001-09-05 | ||
| KR54461/01 | 2001-09-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1409389A true CN1409389A (zh) | 2003-04-09 |
| CN1312760C CN1312760C (zh) | 2007-04-25 |
Family
ID=19713970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021319391A Expired - Fee Related CN1312760C (zh) | 2001-09-05 | 2002-09-05 | 扁平单元结构的掩膜只读存储器制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6902979B2 (zh) |
| JP (1) | JP3819816B2 (zh) |
| KR (1) | KR100438403B1 (zh) |
| CN (1) | CN1312760C (zh) |
| TW (1) | TW560008B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312759C (zh) * | 2003-11-14 | 2007-04-25 | 旺宏电子股份有限公司 | 浅沟渠隔离结构及其沟渠的制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480897B1 (ko) * | 2002-12-09 | 2005-04-07 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리막 형성방법 |
| JP2004207564A (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| WO2006035503A1 (ja) | 2004-09-29 | 2006-04-06 | Spansion Llc | 半導体装置および半導体装置の製造方法 |
| CN100416793C (zh) * | 2005-11-24 | 2008-09-03 | 上海华虹Nec电子有限公司 | 应用于浅沟槽隔离工艺中改善器件隔离效果的方法 |
| US20080057612A1 (en) * | 2006-09-01 | 2008-03-06 | Doan Hung Q | Method for adding an implant at the shallow trench isolation corner in a semiconductor substrate |
| US8993451B2 (en) * | 2011-04-15 | 2015-03-31 | Freescale Semiconductor, Inc. | Etching trenches in a substrate |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304275A (ja) * | 1992-04-28 | 1993-11-16 | Rohm Co Ltd | 半導体装置の製法 |
| US5453392A (en) | 1993-12-02 | 1995-09-26 | United Microelectronics Corporation | Process for forming flat-cell mask ROMS |
| JP3075211B2 (ja) * | 1996-07-30 | 2000-08-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100295135B1 (ko) * | 1997-12-31 | 2001-07-12 | 윤종용 | 멀티-비트 셀 구조를 갖는 비휘발성 메모리 장치 |
| US6057195A (en) | 1998-05-22 | 2000-05-02 | Texas Instruments - Acer Incorporated | Method of fabricating high density flat cell mask ROM |
| KR100275740B1 (ko) * | 1998-08-14 | 2000-12-15 | 윤종용 | 마스크 롬 제조방법 |
| KR100277904B1 (ko) * | 1998-09-29 | 2001-02-01 | 김영환 | 마스크 롬 및 그 제조방법 |
| TW456002B (en) * | 1999-04-03 | 2001-09-21 | Taiwan Semiconductor Mfg | Manufacturing method of mask ROM |
| JP2000299393A (ja) | 1999-04-13 | 2000-10-24 | Sharp Corp | マスクｒｏｍ及びその製造方法 |
| US6204127B1 (en) * | 1999-04-27 | 2001-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing bit lines in memory |
| US6461949B1 (en) * | 2001-03-29 | 2002-10-08 | Macronix International Co. Ltd. | Method for fabricating a nitride read-only-memory (NROM) |
| KR100401005B1 (ko) * | 2001-08-27 | 2003-10-10 | 동부전자 주식회사 | 마스크롬 제조방법 |
| US6420237B1 (en) * | 2001-10-22 | 2002-07-16 | Macronix International Co. Ltd. | Method of manufacturing twin bit cell flash memory device |
| KR100449322B1 (ko) * | 2001-12-26 | 2004-09-18 | 동부전자 주식회사 | 마스크롬 제조방법 |
| JP2008017224A (ja) * | 2006-07-06 | 2008-01-24 | Casio Comput Co Ltd | 撮像装置、撮像装置の出力制御方法及びプログラム |
-
2001
- 2001-09-05 KR KR10-2001-0054461A patent/KR100438403B1/ko not_active IP Right Cessation
-
2002
- 2002-07-24 US US10/201,860 patent/US6902979B2/en not_active Expired - Fee Related
- 2002-07-25 TW TW091116655A patent/TW560008B/zh not_active IP Right Cessation
- 2002-08-22 JP JP2002241356A patent/JP3819816B2/ja not_active Expired - Fee Related
- 2002-09-05 CN CNB021319391A patent/CN1312760C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312759C (zh) * | 2003-11-14 | 2007-04-25 | 旺宏电子股份有限公司 | 浅沟渠隔离结构及其沟渠的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030021029A (ko) | 2003-03-12 |
| TW560008B (en) | 2003-11-01 |
| JP3819816B2 (ja) | 2006-09-13 |
| KR100438403B1 (ko) | 2004-07-02 |
| CN1312760C (zh) | 2007-04-25 |
| JP2003133447A (ja) | 2003-05-09 |
| US6902979B2 (en) | 2005-06-07 |
| US20030045079A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1237607C (zh) | 于衬底上制造集成电路的方法 | |
| CN1192434C (zh) | 封装钨栅极mos晶体管与存储单元及其制造方法 | |
| CN1201399C (zh) | 包含非易失性半导体存储装置的半导体集成电路装置 | |
| KR910010167B1 (ko) | 스택 캐패시터 dram셀 및 그의 제조방법 | |
| CN1097307C (zh) | 半导体器件的制造方法 | |
| US6303436B1 (en) | Method for fabricating a type of trench mask ROM cell | |
| CN1722447A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1526170A (zh) | 存储器胞元,存储器胞元排列及制造方法 | |
| KR20020094913A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US6815311B2 (en) | Method for fabricating semiconductor memory device | |
| CN1409389A (zh) | 扁平单元结构的掩膜只读存储器制造方法 | |
| US6803644B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| CN1249807C (zh) | 掩膜只读存储器的制造方法 | |
| CN1832134A (zh) | 于半导体装置中形成栅电极图案的方法 | |
| CN1523675A (zh) | 半导体器件及其制造方法 | |
| US6436772B2 (en) | Method of manufacturing semiconductor device having memory cell transistors | |
| US20220285389A1 (en) | Semiconductor memory device | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1216866A (zh) | 在阱区间无台阶的半导体器件 | |
| CN1614763A (zh) | 制造半导体器件的方法 | |
| KR100521444B1 (ko) | 임베디드 비휘발성 메모리 및 그 제조방법 | |
| CN1622309A (zh) | 隔离半导体元件的方法 | |
| US20230247833A1 (en) | Semiconductor memory device | |
| CN1303672C (zh) | 氮化物只读存储器的制造方法 | |
| KR100613276B1 (ko) | 임베디드 비휘발성 메모리 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070425 Termination date: 20130905 |