DE3613181A1 - Verfahren zum erzeugen von graeben mit einstellbarer steilheit der grabenwaende in aus silizium bestehenden halbleitersubstraten - Google Patents

Verfahren zum erzeugen von graeben mit einstellbarer steilheit der grabenwaende in aus silizium bestehenden halbleitersubstraten

Info

Publication number
DE3613181A1
DE3613181A1 DE19863613181 DE3613181A DE3613181A1 DE 3613181 A1 DE3613181 A1 DE 3613181A1 DE 19863613181 DE19863613181 DE 19863613181 DE 3613181 A DE3613181 A DE 3613181A DE 3613181 A1 DE3613181 A1 DE 3613181A1
Authority
DE
Germany
Prior art keywords
gas
etching
trench
steepness
trench walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863613181
Other languages
English (en)
Other versions
DE3613181C2 (de
Inventor
Manfred Dipl Phys D Engelhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19863613181 priority Critical patent/DE3613181C2/de
Publication of DE3613181A1 publication Critical patent/DE3613181A1/de
Application granted granted Critical
Publication of DE3613181C2 publication Critical patent/DE3613181C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Description

Die Erfindung betrifft ein Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten für höchst­ integrierte Schaltungen durch reaktives Ionenätzen in einer aus Trifluorbrommethan (CBrF3) bestehenden Ätzgas­ atmosphäre unter Verwendung einer Ätzmaske.
Eine der wesentlichen Innovationen, die zur Realisierung von 4Mbit-Speichern erforderlich sind, stellt die Gra­ benzelle dar. Um eine Erhöhung des Integrationsgrades zu erreichen, wird anstelle eines planaren Speicherkon­ densators ein Grabenkondensator im Substratmaterial er­ zeugt. Durch Dotieren der Grabenwand und des Grabenbo­ dens wird eine dreidimensional ausgedehnte Kondensator­ platte erzeugt. Ein Dielektrikum stellt die Isolation zu einer dotierten Polysiliziumschicht her, die als zweite Kondensatorplatte dient. Mit der Grabenzelle gelingt es, bei reduziertem Platzbedarf durch Verwendung eines drei­ dimensional ausgedehnten Kondensators dieselbe Speicher­ kapazität bereitzustellen wie bei einem planaren Konden­ sator.
Zur Realisierung der Grabenzelle werden anisotrope Trockenätzprozesse vorgeschlagen, mit denen es möglich ist, Gräben in das Siliziumsubstrat zu ätzen. Eine solche Anordnung ist beispielsweise aus einem Bericht von Morie et. al. aus dem IEEE Electron Devices Letters, Vol. EDL-4, Nr. 11 (November 1983), auf den Seiten 411 bis 414 zu entnehmen. Dabei werden die Gräben von 1 bis 3 µm Tiefe in einem mit Elektronenstrahl geschriebenen Muster versehenen Siliziumsubstrat in einer aus Trifluor­ brommethan bestehenden Gasatmosphäre durch reaktives Ionenätzen und anschließendes Naßätzen in einem aus Sal­ petersäure, Essigsäure und Flußsäure bestehenden Gemisch erzeugt. Bei dieser Ätzung wurde festgestellt, daß zur Erzielung eines rechtwinkligen Grabenquerschnittes der CBrF3-Gasdruck konstant auf 1.87 . 10-2 mbar (= 14 mTorr) gehalten werden muß, während die Hochfrequenzleistungs­ dichte für die Ausbildung des Grabens von untergeordne­ ter Bedeutung ist.
Die Aufgabe, die der Erfindung zugrundeliegt, besteht in der Herstellung von Gräben, an deren Profil folgende An­ forderungen gestellt werden:
  • 1. die Grabenwände sollen senkrecht bis leicht getapert ausgebildet sein, um ein leichtes Auffüllen des Iso­ lationsmaterials und das Einbringen einer Dotierung zu ermöglichen,
  • 2. ihre Oberflächen sollen glatt sein und keine Stufen aufweisen,
  • 3. am Rand des Grabenbodens soll kein bevorzugter Ätzan­ griff stattfinden,
  • 4. der Prozeß soll in einem Schritt gut reproduzierbar durchführbar sein.
Die erfindungsgemäße Aufgabe wird durch ein Verfahren der eingangs genannten Art dadurch gelöst, daß
  • a) die Hochfrequenzleistungsdichte für maximale Steil­ heit (90°) auf 1 W/cm2 begrenzt wird und zur Erzeu­ gung abgeschrägter Grabenwände bis auf 3W/cm2 erhöht wird.
  • b) der Gasfluß des Reaktionsgases auf mindestens 30 sccm (= Standardkubikzentimeter) eingestellt wird,
  • c) der Gasdruck auf maximal 2 × 10-2 mbar gehalten wird und
  • d) die Ätzung in einem Einscheiben-Plattenreaktor mit beheizten Elektroden durchgeführt wird.
Es ist ein wichtiges Kriterium der Erfindung, daß die Flankensteilheit der Grabenwand über die Änderung der verwendeten Hochfrequenzleistung, also nur eines einzi­ gen Parameters, einstellbar ist. Es liegt im Rahmen der Erfindung, daß als Ätzmaske eine mindestens 500 nm dicke, vorzugsweise 700 nm dicke, durch thermische Zer­ setzung aus Tetraethylorthosilikat (TEOS) erzeugte SiO2- Schicht verwendet wird.
Gemäß einem besonders günstigen Ausführungsbeispiel nach der Lehre der Erfindung werden zur Erzeugung von optima­ len 2 µm tiefen und 1 µm breiten Gräben in einem p-do­ tierten Siliziumsubstrat folgende Parameter eingestellt:
Elektrodentemperatur (und Reaktortemperatur) 40°C
Elektrodenabstand 150 mm
Hochfrequenzleistungsdichte im Bereich von 75 bis 250
Watt/Substratscheibe
Gasdruck 2×10-2 mbar
Gasfluß 30 sccm
Die geerdete Gegenelektrode ist als Gasdusche ausgebildet. Die für den Gaseinlaß vorgesehenen Löcher in der Gasdu­ sche sind auf fünf konzentrischen Kreisen angeordnet. Die Durchmesser dieser Kreise betragen 80 mm, 60 mm, 38 mm, 20 mm und 10 mm, wobei der Abstand benachbarter Löcher auf diesen Kreisen 9 mm, 8 mm und bei den drei kleinsten Kreisen jeweils 5 mm beträgt. Der Durchmesser eines ein­ zelnen Loches liegt bei weniger als 1 mm. Der Durchmes­ ser der gesamten Gasdusche beträgt 115 mm.
Die Reaktorwandungen, die Gaszu- und -ableitungen sowie die Elektroden sind mit einer anodisierten Aluminium­ schicht überzogen.
Ein großer Vorteil des erfindungsgemäßen Verfahrens ge­ genüber den an den Einscheibenanlagen durchgeführten be­ kannten Trockenätzprozessen mit Tetrachlorkohlenstoff und Stickstoff als Ätzgas ist neben der Tatsache, daß keine Unterätzungen auftreten, darin zu sehen, daß das Verfahren nach der Lehre der Erfindung keine gesund­ heitsschädlichen Wirkungen zeigt und die Ätzmedien leichter handhabbar sind.
Weitere Unterschiede und Einzelheiten sind aus den Fig. 1 bis 3 zu entnehmen. Dabei zeigen
die Fig. 1 und 2 im Schnittbild im Siliziumsubstrat in der Einscheibenanlage geätzte Gräben, wobei die Fig. 1 ein mit Trifluorbrom­ methan geätztes Profil bei einer HF-Lei­ stung von 75 Watt/Substrat (steilstes Profil) und
die Fig. 2 ein mit Tetrachlorkohlenstoff und Stickstoff geätztes Profil zeigt;
die Fig. 3 zeigt in einem Kurvendiagramm die Abhängig­ keit der Steilheit der Grabenwand (Ordinate = Grabenwinkel/Grad) von der Hochfrequenz­ leistung (Abszisse in Watt).
In den Fig. 1 und 2 gelten folgende Bezugszeichen:
1 Siliziumsubstrat (p-dotiert)
2 SiO₂-Schicht als Ätzmaske (700 nm)
3 Graben (Tiefe 1,6 µm)
4 Grabenwände
Ein Vergleich der beiden Fig. 1 und 2 zeigt deutlich, daß durch das erfindungsgemäße Verfahren das gewünschte Grabenprofil mit geraden Wänden ohne jegliche Unterätzung hergestellt werden kann.
Aus Fig. 3 ist zu entnehmen, daß durch die Hochfrequenz­ leistung die Steilheit der Grabenwand kontrolliert einge­ stellt werden kann.
Durch das Verfahren nach der Lehre der Erfindung ist die Möglichkeit gegeben, auf einfache Weise durch anisotrope Trockenätzprozesse Grabenzellen zu realisieren, wie sie für 4 Megabit-Speicherschaltungen erforderlich sind. Dar­ über hinaus kann aber das Verfahren auch für die Isola­ tion von CMOS-Bauelementen bei höchstintegrierten Schal­ tungen verwendet werden, bei denen Isolationstechniken wie das bekannte LOCOS-Verfahren durch die Grabeniso­ lation (Box-Isolation) ersetzt werden muß.

Claims (10)

1. Verfahren zum Erzeugen von Gräben (3) mit einstellba­ rer Steilheit der Grabenwände (4) in aus Silizium be­ stehenden Halbleitersubstraten (1) für höchstintegrier­ te Schaltungen durch reaktives Ionenätzen in einer aus Trifluorbrommethan bestehenden Ätzgasatmosphäre unter Verwendung einer Ätzmaske (2), dadurch ge­ kennzeichnet, daß
  • a) die Hochfrequenzleistungsdichte für maximale Steilheit (90°) auf 1 W/cm2 begrenzt wird und zur Erzeugung abge­ schrägter Grabenwände auf Werte bis zu 3W/cm2 erhöht wird.
  • b) der Gasfluß des Reaktionsgases auf mindestens 30 sccm eingestellt wird,
  • c) der Gasdruck auf maximal 2 x 10-2 mbar gehalten wird und
  • d) die Ätzung in einem Einscheiben-Plattenreaktor mit beheizten Elektroden durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Elektrodentempera­ tur auf 40 bis 50°C eingestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Ätzmaske (2) eine mindestens 500 nm dicke, vorzugsweise 700 nm dicke, SiO2- Schicht-Struktur verwendet wird.
4. Verfahren nach Anspruch 3, dadurch ge­ kennzeichnet, daß die SiO2-Schicht (2) durch thermische Zersetzung von Tetraethylorthosilikat erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß der Ab­ stand der Elektroden auf 130 bis 170 mm, vorzugsweise 150 mm, eingestellt wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß eine geerdete Gegenelektrode verwendet wird, die als Gas­ dusche ausgebildet ist, wobei die für den Gaseinlaß vor­ gesehenen Löcher auf konzentrischen Kreisen angeordnet sind und der Durchmesser der Löcher kleiner als 1 mm be­ trägt.
7. Verfahren nach einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß die Reaktorwandungen, Gaszu- und -ableitungen, sowie die Elektroden mit einer anodisierten Aluminiumschicht über­ zogen sind.
8. Verfahren nach einem der Ansprüche 1 bis 7, da­ durch gekennzeichnet, daß die das Substrat tragende Elektrode im Bereich des Substratran­ des mit einem Teflonring belegt wird.
9. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 8 zur Herstellung von Grabenzellen bei dreidimen­ sionalen Halbleiterstrukturen für höchstintegrierte Speicherschaltungen.
10. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 8 zur Herstellung von die aktiven Transistorbereiche im Siliziumsubstrat trennenden Grabenisolation von hoch­ integrierten CMOS-Schaltungen.
DE19863613181 1986-04-18 1986-04-18 Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten Expired - Fee Related DE3613181C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863613181 DE3613181C2 (de) 1986-04-18 1986-04-18 Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863613181 DE3613181C2 (de) 1986-04-18 1986-04-18 Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten

Publications (2)

Publication Number Publication Date
DE3613181A1 true DE3613181A1 (de) 1987-10-22
DE3613181C2 DE3613181C2 (de) 1995-09-07

Family

ID=6299024

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863613181 Expired - Fee Related DE3613181C2 (de) 1986-04-18 1986-04-18 Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten

Country Status (1)

Country Link
DE (1) DE3613181C2 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118383A (en) * 1990-02-01 1992-06-02 Siemens Aktiengesellschaft Method for producing trench structures in silicon substrates for vlsi semiconductor circuits
US5252294A (en) * 1988-06-01 1993-10-12 Messerschmitt-Bolkow-Blohm Gmbh Micromechanical structure
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5795399A (en) * 1994-06-30 1998-08-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing apparatus, method for removing reaction product, and method of suppressing deposition of reaction product
US6489248B2 (en) 1999-10-06 2002-12-03 Applied Materials, Inc. Method and apparatus for etch passivating and etching a substrate
US6818562B2 (en) 2002-04-19 2004-11-16 Applied Materials Inc Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system
DE102008021434A1 (de) * 2008-04-29 2009-11-05 Qimonda Ag Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske
US7682518B2 (en) 2003-08-28 2010-03-23 Applied Materials, Inc. Process for etching a metal layer suitable for use in photomask fabrication
US7786019B2 (en) 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
US7790334B2 (en) 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US7829243B2 (en) 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US7879510B2 (en) 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US8293430B2 (en) 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
CN103824746A (zh) * 2008-11-24 2014-05-28 应用材料公司 用于沟槽与介层洞轮廓修饰的方法与设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930292A1 (de) * 1978-07-31 1980-02-28 Western Electric Co Aetzverfahren bei der herstellung eines gegenstandes
DE2930293A1 (de) * 1978-07-31 1980-02-28 Western Electric Co Aetzverfahren bei der herstellung eines gegenstandes
US4209357A (en) * 1979-05-18 1980-06-24 Tegal Corporation Plasma reactor apparatus
DE3045922A1 (de) * 1980-12-05 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus siliziden oder aus silizid-polysilizium bestehenden schichten durch reaktives sputteraetzen
DE3325832A1 (de) * 1982-07-17 1984-01-19 Nippon Telegraph & Telephone Public Corp., Tokyo Roentgenstrahlenlithographie-maske und verfahren zu seiner herstellung
DE3441470A1 (de) * 1983-11-14 1985-05-23 GCA Corp., Bedford, Mass. Anordnung zum aetzen von halbleiterscheiben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930292A1 (de) * 1978-07-31 1980-02-28 Western Electric Co Aetzverfahren bei der herstellung eines gegenstandes
DE2930293A1 (de) * 1978-07-31 1980-02-28 Western Electric Co Aetzverfahren bei der herstellung eines gegenstandes
US4209357A (en) * 1979-05-18 1980-06-24 Tegal Corporation Plasma reactor apparatus
DE3045922A1 (de) * 1980-12-05 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus siliziden oder aus silizid-polysilizium bestehenden schichten durch reaktives sputteraetzen
DE3325832A1 (de) * 1982-07-17 1984-01-19 Nippon Telegraph & Telephone Public Corp., Tokyo Roentgenstrahlenlithographie-maske und verfahren zu seiner herstellung
DE3441470A1 (de) * 1983-11-14 1985-05-23 GCA Corp., Bedford, Mass. Anordnung zum aetzen von halbleiterscheiben

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IEEE Electron Devices Letters, Vol. EDL-4, No. 11, Nov. 1983, pp. 411-414 *
US-Z: Appl.Phys.Lett., Bd.36, 9, 1.Mai 1980, S.768-770 *
US-Z: IBM Technical Disclosure Bulletin, Bd.22, Nr.7, Dez.1979, S.2739 *
US-Z: J.Vac.Sci.Technol., Bd.17, 3, Mai/Juni 1980, S.721-730 *
US-Z: J.Vac.Sci.Technol., Bd.17, 6, Nov./Dez.1980, S.1341-1347 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252294A (en) * 1988-06-01 1993-10-12 Messerschmitt-Bolkow-Blohm Gmbh Micromechanical structure
US5118383A (en) * 1990-02-01 1992-06-02 Siemens Aktiengesellschaft Method for producing trench structures in silicon substrates for vlsi semiconductor circuits
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5501893A (en) * 1992-12-05 1996-03-26 Robert Bosch Gmbh Method of anisotropically etching silicon
US5795399A (en) * 1994-06-30 1998-08-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing apparatus, method for removing reaction product, and method of suppressing deposition of reaction product
US6489248B2 (en) 1999-10-06 2002-12-03 Applied Materials, Inc. Method and apparatus for etch passivating and etching a substrate
US6818562B2 (en) 2002-04-19 2004-11-16 Applied Materials Inc Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system
US7682518B2 (en) 2003-08-28 2010-03-23 Applied Materials, Inc. Process for etching a metal layer suitable for use in photomask fabrication
US7879510B2 (en) 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US7790334B2 (en) 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US7829243B2 (en) 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US8293430B2 (en) 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7786019B2 (en) 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
DE102008021434A1 (de) * 2008-04-29 2009-11-05 Qimonda Ag Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske
CN103824746A (zh) * 2008-11-24 2014-05-28 应用材料公司 用于沟槽与介层洞轮廓修饰的方法与设备

Also Published As

Publication number Publication date
DE3613181C2 (de) 1995-09-07

Similar Documents

Publication Publication Date Title
EP0010623B1 (de) Verfahren zur Herstellung einer Schichtstruktur für hochintegrierte Halbleiteranordnungen mit einer zwischen zwei leitenden Schichten angeordneten Isolierschicht
DE3613181C2 (de) Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE19528746C1 (de) Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69731945T2 (de) Halbleiter-verfahrensmethode zur herstellung eines kontaktsockels für den speicherknoten eines kondensators in integrierten schaltungen
DE4307725C2 (de) Verfahren zur Herstellung einer Stapelkondensator-DRAM-Zelle
DE10226883B4 (de) Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium
DE10307822B4 (de) Grabenisolationsprozesse unter Verwendung einer Polysilizium-unterstützten Füllung
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE4321638A1 (de) Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
DE10103779B4 (de) Herstellung von Grabenisolierungs-Bereichen in einem Halbleitersubstrat
DE69628708T2 (de) Herstellungsverfahren für einen Stapelkondensator mit wellenförmiger Elektrode
DE19911148C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE10054190C2 (de) Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
EP0944915B1 (de) Verfahren zur herstellung eines kondensators in einer halbleiteranordnung
DE10352068A1 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE19603108C2 (de) Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit einem an einer Strukturgrenze eines Halbleitersubstrats geformten Graben
DE10131704A1 (de) Verfahren zur Dotierung eines Halbleiterkörpers
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee