-
Die
vorliegende Erfindung betrifft Verfahren zur Herstellung von mit
Siliziumoxid gefüllten
flachen Grabenisolierungs-Bereichen
in einem Halbleitersubstrat.
-
Um
die Leistung von Halbleitergeräten
zu erhöhen,
werden zum Zwecke der Isolierung von Geräten Bereiche mit einer Isolierung
in Form flacher Gräben
(STI) eingesetzt, welche als Feldoxid (FOX) ausgebildete Bereiche
ersetzen. Die ungewünschte
Oxidation in Querrichtung, oder die Ausbildung sogenannter Vogelschnäbel, die
während
der bei hoher Temperatur ablaufenden Oxidationsvorgänge auftritt, die
bei der FOX-Bearbeitung eingesetzt werden, macht den Einsatz größerer Geräteabmessungen
erforderlich, um den ungewünschten
Vogelschnabel oder das ungewünschte
Oxidwachstum in Querrichtung aufzunehmen, was zu Halbleitergeräten führt, die
größere Gerätebereiche
als erwünscht
aufweisen. Dies wiederum führt
zu einer erhöhten
parasitären
Kapazität
der Obergänge,
wodurch die Leistung von Halbleitergeräten, die mit FOX-Isolationsbereichen
hergestellt werden, negativ beeinflußt wird. Die Verwendung von
STI-Bereichen, die durch Ausbildung der Form eines Grabens in einem
bestimmten Bereich des Halbleitersubstrats ausgebildet werden, worauf
sich das Ausfüllen
der anisotrop erzeugten Form des flachen Grabens anschließt, vermeidet
die Ausbildung von Vogelschnäbeln,
die bei Isolierbereichen auftritt, die mittels FOX-Bearbeitung erhalten werden.
Die STI-Bearbeitung gestattet es daher kleinere Geräte zu erzielen,
bei denen eine niedrigere Kapazität der Obergänge vorhanden ist, und die
daher eine verbesserte Geräteleistung
aufweisen, verglichen mit ihren Gegenstücken, die unter Verwendung
der FOX-Technik hergestellt werden.
-
Allerdings
muß der
Einsatz der STI-Verarbeitung optimiert werden, um bestimmte strukturelle Probleme
zu vermeiden, welche die Ausbeute und die Verläßlichkeit der Geräte beeinträchtigen
können. Die
mit einem Isolator gefüllten
STI-Bereiche können STI-Formen
mit geringer Breite sein, und ebenso STI-Formen mit größerer Breite.
Wenn diese unterschiedlich ausgeformten STI-Bereiche mit Isolierschichten
gefüllt
werden, die mittels chemischer Dampfablagerung (CVD) abgelagert
werden, ist die Topographie, die durch die CVD-Isolierschicht hervorgerufen
wird, die zwischen dicht gepackten STI-Formen liegt, höher als
jene Topographie, die durch dieselbe CVD-Isolierschicht erzeugt
wird, die in einer breiten STI-Form liegt, oder durch den CVD-Isolator
erzeugt wird, der in größeren Räumen zwischen
STI-Formen liegt. Der Vorgang des chemisch-mechanischen Polierens
(CMP), der zur Entfernung unerwünschten
CVD-Materials aus Bereichen mit Ausnahme der CVD-Schicht in den
STI-Formen verwendet wird, führt
unglücklicherweise
zu einer Einbeulung, oder zur Entfernung der Füllung der CVD-Schicht von innerhalb
der Bereiche mit niedrigerer Topographie, beispielsweise aus STI-Formen mit
großer
Breite, oder aus großen
Bereichen, die zwischen STI-Formen liegen.
-
Zusätzlich zu
der unzureichenden Ebenheit, die infolge des Einbeulungseffekts
auftritt, kann die CMP-Bearbeitung, die bei dieser Art der Topographie eingesetzt
wird, die obere Oberfläche
der CVD-Schicht aufrauhen, welche die STI-Formen ausfüllt, wodurch
wiederum das Ziel negativ beeinflußt wird, eine glatte Topographie
zu erzeugen, die für
nachfolgende, darüberliegende
Isolier- und Leiteranordnungen benötigt wird.
-
Der
vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren
zur Herstellung von mit einem Isolator gefüllten flachen Grabenisolierungen
in einem Halbleitersubstrat mit einer gegenüber dem Stand der Technik glatteren
Oberflächentopographie bereitzustellen.
-
Im
Stand der Technik, beispielsweise im US-Patent 6,010,948 von Yu
et al wird ein Verfahren beschrieben, bei welchem STI-Bereiche mit einer Schicht
aus Borphosphorsilikatglas (BPSG) gefüllt werden, was zu einer glatten
Topographie des Isolators in STI-Bereichen mit beliebigen Abmessungen führt, infolge
des Aufschmelzens der BPSG-Schicht. Allerdings wird gemäß der vorliegenden
Erfindung eine Vorgehensweise vorgeschlagen, bei welcher eine aufgeschmolzene
BPSG-Schicht nur als entsorgbare Schicht verwendet wird, so daß eine glatte Topographie
von Siliziumoxid in den STI-Formen über eine CMP-Bearbeitung erzielt
werden kann, welche die gesamte Einebnungs-BPSG-Schicht entfernt,
sowie einen Teil der darunterliegenden Siliziumoxidschicht, was
zu einer glatten Topographie der oberen Oberfläche für mit Siliziumoxid gefüllte STI-Bereiche
führt.
-
Das
US-Patent Nr. 5 728 621 offenbart ein Verfahren zur Herstellung
einer Flachgrabenisolierung, in welchem eine Mehrzahl an Gräben durch eine
Nitrid- und eine Oxidschicht in ein Halbleitersubstrat geätzt wird.
Nitridbereiche einer größeren und einer
kleineren Breite werden zwischen jeweils zwei Gräben ausgebildet und eine Hochdichteplasma-Oxidschicht
darüber
und in den Gräben
abgelagert. Eine Spin-on-Glass-Schicht
wird über
der Oxidschicht abgelagert, die gemeinsam mit der Oxidschicht oberhalb
dem Nitridbereich mit der größeren Breit
weggeätzt
wird. Die verbleibende Spin-on-Glass-Schicht
wird gemeinsam mit der verbleibenden Oxidschicht poliert.
-
Das
US-Patent Nr. 6 037 237 offenbart ein Grabenisolierungsverfahren,
in dem eine mehrfachgeschichtete Oxidschicht, deren Komponenten
durch chemische Dampfablagerung bzw. plasmaverstärkte Dampfablagerung auf TEOS-Basis
ausgebildet werden, verwendet wird.
-
In
dem US-Patent Nr. 5 312 512 wird ein Verfahren zum Einebnen der
Oberfläche
eines Halbleiterbauteils beschrieben, in dem eine Spin-on-Glass-Schicht
und eine Ätzen
desselben vor einem chemisch-mechanischen Polieren verwendet werden.
-
Das
US-Patent Nr. 5 872 043 offenbart ebenfalls ein Verfahren zum Einebnen
der Oberfläche
eines Halbleiterbauteils unter Verwendung chemisch-mechanischen
Polierens einer Spin-on-Glass-Schicht
mit einer niedrigeren Polierrate als ein Isolationsmaterial mit
dem Gräben,
die in dem Halbleitersubstrat ausgebildet sind, gefüllt sind.
-
Gemäß der vorliegenden
Erfindung wird ein Verfahren zur Herstellung von mit Siliziumoxid
gefüllten
flachen Grabenisolierungs-Bereichen in einem Halbleitersubstrat,
wobei eine entsorgbare, aufgeschmolzene Schicht aus Borphosphorsilikat
oberhalb einer Siliziumoxidschicht verwendet wird, und die Borphosphorsilikat-Schicht
dazu eingesetzt wird, die Einebnung der mit Siliziumoxid gefüllten flachen
Grabenisolierungs-Bereiche zu optimieren, mit folgenden Schritten
bereitgestellt: Ablagern einer ersten Siliziumoxidschicht auf dem
Halbleitersubstrat; Ablagern einer Siliziumnitridschicht; Ausbilden
von flachen Grabenisolierungs-Formen mit einer ersten Breite und
von flachen Grabenisolierungs-Formen mit einer zweiten Breite in
der Siliziumnitridschicht, in der ersten Siliziumoxidschicht, und
in einem oberen Abschnitt des Halbleitersubstrats; thermisches Aufwachsen
einer Siliziumoxidauskleidungsschicht auf den freigelegten Oberflächen des
Halbleitersubstrats in den flachen Grabenisolierungs-Formen; Ablagern einer
zweiten Siliziumoxidschicht mit einem Plasma hoher Dichte auf der
Siliziumnitridschicht, und vollständiges Füllen der flachen Grabenisolierungs-Formen
mit der ersten Breite und der zweiten Breite; Ablagern der Borphosphorsilikat-Schicht
auf der zweiten Siliziumoxidschicht; Durchführen einer Wärmebehandlung,
um die Borphosphorsilikat-Schicht aufzuschmelzen und dadurch eine
glatte obere Oberflächentopographie
zu erhalten; Durchführen
einer Bearbeitung durch chemisch-mechanisches Polieren, um die aufgeschmolzene
Borphosphorsilikat-Schicht vollständig zu entfernen und die zweite
Siliziumoxidschicht über
der Siliziumnitridschicht und über
den flachen Grabenisolierungs-Formen
zu entfernen, wodurch die mit Siliziumoxid gefüllten flachen Grabenisolierungs-Bereiche
in den flachen Grabenisolierungs-Formen mit der ersten Breite und
in den flachen Grabenisolierungs-Formen mit der zweiten Breite gebildet
werden, wobei die obere Oberfläche sämtlicher
mit Siliziumoxid gefüllter
flachen Grabenisolierungs-Bereiche mit der oberen Oberfläche der Siliziumnitridschicht
fluchtet; und Entfernen der Siliziumnitridschicht und der ersten
Siliziumoxidschicht von der oberen Oberfläche des Halbleitersubstrats.
-
Die
Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele
bevorzugter Ausführungsformen
erläutert,
aus denen weitere Vorteile und Aspekte hervorgehen. Es zeigt:
-
1 bis 6 schematisch
Querschnitte von wesentlichen Stufen der Herstellung, die zur Ausbildung
von mit einem Isolator gefüllten
STI-Bereichen führen,
unter Verwendung einer entsorgbaren, aufgeschmolzenen BPSG-Schicht,
die zu dem Zweck verwendet wird, mittels einer CMP-Bearbeitung eine
Topographie mit glatter oberer Oberfläche der mit einem Isolator
gefüllten
STI-Bereiche zu erzielen.
-
Als
nächstes
wird das Verfahren zur Ausbildung von mit einem Isolator gefüllten STI-Bereichen erläutert, wobei
eine entsorgbare, aufgeschmolzene BPSG-Schicht eingesetzt wird,
die es gestattet, mittels einer CMP-Bearbeitung eine Topographie
mit glatter oberer Oberfläche
für die
mit einem Isolator gefüllten
STI-Bereiche zu erzielen. Wie schematisch in 1 gezeigt
ist, wird ein Halbleitersubstrat 1, das aus Einkristall-Silizium
besteht, verwendet, und zwar mit einer Kristallorientierung <100>. Dann wird eine Siliziumoxidschicht 2 mit
einer Dicke von etwa 4,3 bis 5,3 nm ausgebildet, durch chemische
Dampfablagerung bei niedrigem Druck (LPCVD), plasmaverstärkte chemische
Dampfablagerung (PECVD), oder durch thermische Oxidation. Eine darüberliegende Siliziumnitridschicht 3,
die als Sperrschicht für
eine nachfolgende Bearbeitung mittels chemisch-mechanischem Polieren (CMP) verwendet
werden soll, wird dann mittels LPCVD- oder PECVD-Bearbeitung in
einer Dicke von etwa 205 bis 235 nm ausgebildet. Ein Photolackmuster,
das in den Zeichnungen nicht dargestellt ist, wird dann als Ätzmaske
verwendet, so daß eine
anisotrope RIE-Bearbeitung eine flache Grabenform 4 mit
geringer Breite ausbilden kann, und eine flache Grabenform 5 mit
großer
Breite. Die anisotrope RIE-Bearbeitung
wird unter Verwendung von CF4 oder CHF3 als Ätzmittel
für die
Siliziumnitridschicht 3 und die Siliziumoxidschicht 2 durchgeführt, wogegen
Cl2 oder SF6 dazu
verwendet wird, die Formen der flachen Graben in dem Halbleitersubstrat 1 auszubilden.
Die Tiefe der flachen Gräben
in dem Halbleitersubstrat 1 beträgt etwa 200 bis 300 nm, und die
Breite der flachen Grabenform 4 beträgt etwa 0,245 bis 1,3 μm, und mehr
als 1,3 μm
für die
flache Grabenform 5. Das Photolackmuster, das als Maske zur
Ausbildung der Formen der flachen Gräben verwendet wird, wird über Sauerstoffplasmaveraschung und
sorgfältiges
Naßreinigen
entfernt. Das Ergebnis dieser Bearbeitungen ist schematisch in 1 dargestellt.
-
Dann
wird eine Siliziumdioxidschicht 6 mittels thermischer Oxidation
in einer Dicke von etwa 5 bis 25 nm ausgebildet, um als Grabenauskleidung verwendet
zu werden, so daß die
Bereiche des Halbleitersubstrats eine Grenzfläche zu einer thermisch oxidierten
Siliziumoxidschicht bilden, anstatt zu einem CVD-Isolator, der dann
abgelagert würde,
um die Formen der flachen Gräben
auszufüllen.
Der Einsatz der Grabenauskleidung 6 aus Siliziumdioxid
ist nicht unbedingt erforderlich und erfolgt je nach Wunsch. Dann
wird eine Isolierschicht 7, die aus Siliziumoxid besteht,
dazu verwendet, die Formen der flachen Gräben vollständig auszufüllen. Die Isolierschicht 7 wird
als Siliziumoxidschicht erhalten, die durch ein Plasma hoher Dichte
(HDP) hergestellt wird, und in einer Dicke von etwa 450 bis 410
nm abgelagert wird, bei einer Temperatur zwischen etwa 550 und 650 °C, mit Tetraethylorthosilikat
(TEOS) als Quelle. Dies ist schematisch in 2 gezeigt.
Obwohl die HDP-Siliziumoxidschicht 7 sowohl schmale als
auch breite Gräben
vollständig
ausfüllt,
führt der Höhenunterschied
zwischen der HDP-Siliziumoxidschicht in den Gräben und der HDP-Siliziumoxidschicht
an der oberen Oberfläche
der Siliziumnitridschicht 3 zu Vertiefungen 10a,
die schematisch in 2 dargestellt sind, und die
zu Schwierigkeiten bei nachfolgenden CMP-Bearbeitungen führen können. Weiterhin
ist, obwohl dies in den Zeichnungen nicht dargestellt ist, ein Unterschied
bezüglich
der Topographie bei der HDP-Siliziumoxidschicht,
auf der Siliziumnitridschicht 3, die in großen Räumen zwischen Gräben vorhanden
ist, und der HDP-Siliziumoxidschicht 7 vorhanden,
die sich in den Gräben
befindet. Vertiefungen 10a in der HDP-Siliziumoxidschicht 7, die
sich in breiten Gräben 5 befinden,
können
Einbeulungen aufweisen, oder einen größeren Anteil als erwünscht der
Isolierschicht aufweisen, der während einer
nachfolgenden CMP-Bearbeitung zum Einebnen entfernt wird. Darüber hinaus
ist der Anteil der HDP-Siliziumoxidschicht 7, der sich
im Bereich 15 befindet, also in einem Bereich, in dem ein
großer Abstand
zwischen STI-Formen vorhanden ist, ebenfalls empfänglich für den Einbeulungseffekt
während der
CMP-Bearbeitung
zum Einebnen. Daher wird eine Bearbeitung zum Einebnen der Oberfläche des Geräts vor der
CMP-Bearbeitung verwendet. Eine Schicht 8 aus Borphosphorsilikatglas
(BPSG) wird über
ein PECVD-Verfahren in einer Dicke von etwa 500 bis 600 nm abgelagert.
Das BPSG, das unter Verwendung von TEOS als Quelle für den Siliziumoxidbestandteil
abgelagert wird, enthält
B2O3 mit 3 bis 4,
5 Gew.-%, und P2O5 mit
etwa 3 bis 5, 5 Gew.-%. Diese Zusammensetzung gestattet eine Wärmebehandlung,
der bei einer Temperatur von etwa 850 bis 950 °C über einen Zeitraum von etwa
30 bis 90 Minuten durchgeführt
wird, um die BPSG-Schicht 8 zu erweichen oder aufzuschmelzen,
was zu einer Topographie mit glatter oberer Oberfläche führt, wie
dies schematisch in 3 dargestellt ist. Die Vertiefung 10a in
der HDP-Siliziumoxidschicht 7 in dem breiten Graben 5 wird
auf eine Vertiefung 10b in der aufgeschmolzenen BPSG-Schicht 8 verringert.
-
Infolge
einer Verringerung der Vertiefungen in der HDP-Siliziumoxidschicht 7 in
breiten Gräben, oder
in Bereichen, in welchen die HDP-Siliziumoxidschicht auf der oberen
Oberfläche
der Siliziumnitridschicht 3 liegt, in einem Bereich, in
welchem ein großer
Abstand zwischen Gräben
vorhanden ist, kann eine nachfolgende CMP-Bearbeitung ohne Einbeulung
durchgeführt
werden, und ohne einen größeren Anteil
als erwünscht
der HDP-Siliziumoxidschicht zu entfernen. Die CMP-Bearbeitung entfernt
selektiv sowohl die aufgeschmolzene BPSG-Schicht 8 als
auch die Abschnitte der HDP-Siliziumoxidschicht 7, die
auf der oberen Oberfläche
des Siliziumnitrids liegen, wodurch die Sperrschicht 3 poliert
wird. Dies ist schematisch in 4 dargestellt.
Die CMP-Bearbeitung, die beim Auftauchen der Siliziumnitridschicht 3 endet,
führt zu
der gewünschten
glatten Topographie der oberen Oberfläche, die aus mit einem Isolator
gefüllten
Gräben
besteht, wodurch eine obere Oberfläche erzielt wird, die mit der
oberen Oberfläche
der Siliziumnitridschicht 3 fluchtet, in Bereichen eng
beabstandeter Gräben,
und ebenso in Bereichen, in denen die Gräben nicht eng beabstandet sind,
beispielsweise im Bereich 15. Dieses Ergebnis wird infolge
der Tatsache erzielt, daß die
CMP-Abtragrate bei der BPSG-Schicht 8 und der HDP-Siliziumoxidschicht 7 gleich
ist, und infolge der Tatsache, daß die Isolatorzusammensetzung
(BPSG-Schicht 8 und HDP-Siliziumoxid 7) über das
gesamte Gerät
eine gleichförmige
Dicke aufweist, infolge der aufgeschmolzenen BPSG-Schicht.
-
Falls
gewünscht
kann gemäß einem
Beispiel, das nicht Teil der Erfindung ist, anstatt der BPSG-Schicht 8 eine
Glasaufschleuderschicht (SOG-Schicht) verwendet werden. Die SOG-Schicht wird
in einer Dicke von etwa 500 bis 700 nm aufgebracht, und hieran schließt sich
die gleiche Wärmebehandlung
an, die auch bei der Ausführungsform mit
BPSG verwendet wurde. Die SOG-Ablagerung und die folgende Wärmebehandlung
führen
wiederum zur Verringerung der Vertiefungen in der darunterliegenden
HDP-Siliziumoxidschicht in Bereichen, bei denen die HDP-Siliziumoxidschicht
in einem breiten Graben liegt. Die schnelle Abtragrate sowohl bei SOG-
als auch HDP-Siliziumoxid während
der CMP-Bearbeitung, verglichen damit, daß die Siliziumnitrid-Sperrschicht 3 nicht
entfernt wird, führt
wiederum zur gewünschten
Topographie der oberen Oberfläche,
die aus mit einem Isolator gefüllten
Gräben
besteht, und mit der oberen Oberfläche der Siliziumnitridschicht 3 fluchtet.
-
5 zeigt
schematisch die Herstellung eines Geräts beispielsweise eines Geräts 9 in
Form eines Metalloxidhalbleiter-Feldeffekttransistors (MOSFET),
bei welchem die mittels HDP gefüllten
STI-Bereiche zum Zwecke der Isolierung vorgesehen sind. Zuerst werden
die Siliziumnitrid-Sperrschicht 3 und die Siliziumoxidschicht 2 entfernt,
unter Verwendung entweder einer Trockenätz- oder einer Naßätzbearbeitung.
Bei der Naßätzung wird
eine heiße
Phosphorsäurelösung bei
der Siliziumnitrid-Sperrschicht 3 eingesetzt, und eine
gepufferte Flußsäurelösung für die Siliziumoxidschicht 2.
Die Abtragrate für
die HDP-Siliziumoxidschicht 7 und die Siliziumoxidschicht 2 sind
bei der gepufferte Flußsäurelösung gleich,
so daß die
endgültige
Höhe des
HDP-Siliziumoxids in den STI-Bereichen höher ist als die obere Oberfläche des
Halbleitersubstrats 1, und zwar um die Dicke der Siliziumnitridschicht 3.
Bei der Trockenätzung
zum Entfernen dieser Schichten wird eine RIE-Bearbeitung eingesetzt,
unter Verwendung von entweder CF4 oder CHF3 als Ätzmittel
für sowohl die
Siliziumnitridschicht 3 als auch die Siliziumoxidschicht 2.
Nach Ausbildung einer Gateisolierung 11, die aus Siliziumdioxid
besteht, wird eine Gateanordnung 12 erzeugt, die entweder
aus dotiertem Polysilizium oder aus Polycid (Metallsilizid-Polysizilium)
besteht. Seitenwand-Abstandsstücke 13,
die entweder aus Siliziumoxid oder Siliziumnitrid bestehen, werden dann
an den Seiten der Gateanordnung 12 mittels Ablagerung einer
Isolierschicht ausgebildet, woran sich eine anisotrope RIE-Bearbeitung
anschließt.
Ein Source/Drainbereich 14 wird dann durch Ionenimplantierungsbearbeitung
erzeugt, mittels Selbstausrichtung in Bezug auf die Gateanordnung 12,
und im Anschluß an
den mit einem Isolator gefüllten
STI-Bereich 5.
-
Ein
weiteres Beispiel, das nicht Teil der vorliegenden Erfindung ist,
besteht darin, eine Photolithographie- und Ätzbearbeitung bei der Zusammensetzung
(BPSG-Schicht 8 und HDP-Siliziumoxidschicht 7)
in Bereichen einzusetzen, welche eine dickere HDP-Siliziumoxidschicht 7 aufweist.
Der Bereich 15, in dem ein Bereich mit einer geringeren Dichte
an STI-Bereichen vorhanden ist, stellt wiederum einen Bereich dar,
der empfänglich
für die
dickere HDP-Siliziumoxidschicht ist. Das Photolackmuster 16 wird
als Maske verwendet, um freigelegten Bereiche der BPSG-Schicht 8 auszubilden,
sowie einen Abschnitt freigelegter Bereiche der HDP-Siliziumoxidschicht 7,
die mittels Trockenätzung
entfernt werden, unter Verwendung von CHF3 oder
CF4 als Ätzmittel,
oder mittels Naßätzbearbeitung,
wobei eine gepufferte Flußsäurelösung als Ätzmittel
verwendet wird. Das Photolackmuster 16 wird dann mittels
Sauerstoffplasmaveraschung und sorgfältige Naßreinigungsbearbeitung entfernt,
und hieran schließt
sich die gleiche CMP-Bearbeitung an, die bereits im Zusammenhang
mit der ersten Ausführungsform
beschrieben wurde, was zu der Anordnung führt, die schematisch in 4 dargestellt
ist. Die Kombination aus der zusammengesetzten Isolierschicht, welche die
eingeebnete, aufgeschmolzene BPSG-Schicht aufweist, und der Ausdünnung der
zusammengesetzten Isolierschicht in Bereichen, bei denen eine niedrige
Dichte an STI-Formen vorhanden ist, führt zu der gewünschten
Topographie einer glatten oberen Oberfläche, nach Einsatz der CMP-Bearbeitung zur
Festlegung der STI-Formen. Darüber
hinaus verringert der Einsatz der darüberliegenden Schicht aus aufgeschmolzenem
BPSG das Ausmaß der
Rauhigkeit der Oberfläche
der HDP-Siliziumoxidschicht in den STI-Formen, verglichen mit jenem
Fall, in welchem die Herstellung unter Verwendung nur von HDP-Siliziumoxid
erfolgte.