DE102004057237A1 - Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie eine Halbleiterstruktur - Google Patents

Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie eine Halbleiterstruktur Download PDF

Info

Publication number
DE102004057237A1
DE102004057237A1 DE102004057237A DE102004057237A DE102004057237A1 DE 102004057237 A1 DE102004057237 A1 DE 102004057237A1 DE 102004057237 A DE102004057237 A DE 102004057237A DE 102004057237 A DE102004057237 A DE 102004057237A DE 102004057237 A1 DE102004057237 A1 DE 102004057237A1
Authority
DE
Germany
Prior art keywords
trenches
electrodes
semiconductor
semiconductor structure
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004057237A
Other languages
English (en)
Other versions
DE102004057237B4 (de
Inventor
Martin Poelzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004057237A priority Critical patent/DE102004057237B4/de
Priority to US11/287,500 priority patent/US7375029B2/en
Priority to CNB2005101255598A priority patent/CN100501946C/zh
Priority to JP2005342830A priority patent/JP4545679B2/ja
Publication of DE102004057237A1 publication Critical patent/DE102004057237A1/de
Application granted granted Critical
Publication of DE102004057237B4 publication Critical patent/DE102004057237B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

Ein Verfahren zum Herstellen von Kontaktlöchern (12) in einem Halbleiterkörper (1) geht von einer Struktur aus, bei der: in dem Halbleiterkörper (1) mehrere durch Mesagebiete (3) voneinander getrennte Trenches (2) vorgesehen sind und in den Trenches (2) Elektroden (4) vorgesehen sind, die durch eine erste Isolationsschicht (6) gegenüber dem Halbleiterkörper (1) elektrisch isoliert sind und deren obere Enden tiefer als die oberen Enden der Trenches liegen. Das Verfahren weist folgende Schritte auf: Erzeugen einer zumindest Teile der Oberfläche (7, 8, 9) der Struktur bedeckenden zweiten Isolationsschicht (10), indem die Oberfläche der Struktur einem thermischen Oxidationsprozess unterworfen wird, Durchführen eines Planarisierungsprozesses, derart, dass der Halbleiterkörper (1) im Bereich der Mesagebiete (3) freiliegt, Ausbilden der Kontaktlöcher (12) in den Mesagebieten (3) unter Verwendung der nach dem Planarisierungsprozess verbliebenen Reste der zweiten Isolationsschicht (10) als Kontaktloch-Maske.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper, ausgehend von einer Struktur, bei der:
    • – in dem Halbleiterkörper mehrere durch Mesagebiete voneinander getrennte Trenches vorgesehen sind, und
    • – in den Trenches Elektroden, die durch eine erste Isolationsschicht gegenüber dem Halbleiterkörper elektrisch isoliert sind, vorgesehen sind.
  • Die Erfindung betrifft ferner eine Halbleiterstruktur.
  • Zur Herstellung hochintegrierter Halbleiterbauteile sind Herstellungsverfahren mit geringen Toleranzbereichen notwendig. So muss bei der Herstellung von Trenchtransistoren beispielsweise darauf geachtet werden, dass Kontaktlöcher, die in zwischen den Trenches befindlichen Mesagebieten (der zwischen den Trenches befindliche Teil des Halbleiterkörpers, in dem die Trenches ausgebildet sind) ausgebildet werden, einen definierten Abstand zu den Trenches aufweisen. Ist dies nicht der Fall, so unterliegt die Einsatzspannung des Trenchtransistors großen Schwankungen.
  • Die Herstellung von Kontaktlöchern in Mesagebieten erfolgt in der Regel unter Einsatz so genannter "Spacer". Die Spacer werden vor Ausbildung der Kontaktlöcher hergestellt und definieren die spätere Beabstandung zwischen den Trenches und den herzustellenden Kontaktlöchern. Es kommen mehrere Verfahren in Betracht:
    In der Druckschrift DE 40 42 163 C2 werden die Spacer unter Verwendung aufwändiger Masken hergestellt.
  • In der Druckschrift DE 102 45 249 A1 werden die Spacer unter Verwendung eigens zu erzeugender Isolationsstrukturen hergestellt.
  • In der Druckschrift US 5,385,852 werden die zur Erzeugung der Kontaktlöcher benötigten Spacer unter Verwendung einer Trenchmaske erzeugt.
  • In der Druckschrift US 2002/0008284 A1 werden die Spacer über einen Mesagebiet-Rückätzprozess erzeugt.
  • Weiterhin sei auf die Druckschrift US 5,801,417 verwiesen, in der die Spacer unter Verwendung einer Hartmaske hergestellt werden.
  • Die oben beschriebenen Verfahren haben zum Nachteil, dass die Toleranzen, die bei der Herstellung der Spacer auftreten, relativ groß sind. Außerdem werden zum Herstellen der Spacer extra Masken benötigt.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist, ein Verfahren zur Herstellung von Kontaktlöchern in Mesagebieten eines Halbleiterkörpers anzugeben, das einfach ist, und dessen Toleranzen möglichst gering sind.
  • Zur Lösung dieser Aufgabe stellt die Erfindung ein Herstellungsverfahren gemäß Patentanspruch 1 bereit. Weiterhin stellt die Erfindung ein Halbleiterbauteil gemäß Patentanspruch 10 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Das erfindungsgemäße Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper geht von einer Struktur aus, bei der:
    • – in dem Halbleiterkörper mehrere durch Mesagebiete voneinander getrennte Trenches vorgesehen sind, und
    • – in den Trenches Elektroden vorgesehen sind, die durch eine erste Isolationsschicht gegenüber dem Halbleiterkörper elektrisch isoliert sind, und deren obere Enden tiefer als die oberen Enden der Trenches liegen, und weist die folgenden Schritte auf:
    • – Erzeugen einer zumindest Teile der Oberfläche der Struktur bedeckenden zweiten Isolationsschicht, indem die Oberfläche der Struktur einem thermischen Oxidationsprozess unterworfen wird,
    • – Durchführen eines Planarisierungsprozesses, derart, dass der Halbleiterkörper im Bereich der Mesagebiete freiliegt,
    • – Ausbilden der Kontaktlöcher in den Mesagebieten unter Verwendung der nach dem Planarisierungsprozess verbliebenen Reste der zweiten Isolationsschicht als Kontaktloch-Maske.
  • Vorzugsweise wird vor Durchführen des thermischen Oxidationsprozesses der obere Bereich der Elektroden freilegt (falls dies noch nicht der Fall ist).
  • Unter ''Planarisieren'' wird hier das Abtragen von Schichten (z.B. durch Ätzen, Schleifen oder Polieren) verstanden.
  • Das erfindungsgemäße Verfahren ermöglicht eine passive Justierung des Abstands zwischen den Kontaktlöchern und den Trenches. Zur Herstellung der Kontaktlöcher wird somit keine eigene Maske benötigt. Die mit einer derartigen Maske verknüpften Ungenauigkeiten können vermieden werden; die Toleranzen des thermischen Oxidationsprozesses sind wesentlich geringer als die Toleranzen, die der Einsatz einer separaten Maske mit sich bringen würde.
  • Die durch den thermischen Oxidationsprozess erzeugte zweite Isolationsschicht fungiert einerseits als Spacer zwischen den Kontaktlöchern und den Trenches. Andererseits fungiert die zweite Isolationsschicht als Isolation der Elektroden nach oben hin, beispielsweise gegenüber einer später aufzubringenden Sourcemetallisierung.
  • In der folgenden Beschreibung sei beispielhaft davon ausgegangen, dass die Elektroden innerhalb der Trenches Gateelektroden eines Trenchtransistors sind.
  • Um eine ausreichende Isolierung der Gateelektroden gegenüber der Sourcemetallisierung sicherzustellen, wird in einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens nach Ausbilden der zweiten Isolationsschicht eine dritte Isolationsschicht auf der zweiten Isolationsschicht (bzw. über die gesamte Oberfläche der bislang erzeugten Struktur) abgeschieden. Die dritte Isolationsschicht füllt verbliebene Freiräume innerhalb der Trenches auf und sorgt somit für eine bessere Isolierung zwischen Sourcemetallisierung und Gateelektroden.
  • Der Planarisierungsprozess zum Freilegen des Halbleiterkörpers im Bereich der Mesagebiete (genauer gesagt des waagrecht verlaufenden Teils der Oberflächen der Mesagebiete) kann beispielsweise ein CMP-Prozess (Chemisch-Mechanisches-Polieren) und/oder ein Ätzprozess sein. Durch den Planarisierungsprozess werden Teile der zweiten Isolationsschicht und/oder der dritten Isolationsschicht entfernt.
  • Die Ausbildung der Kontaktlöcher erfolgt vorzugsweise mittels eines Ätzprozesses, wobei das Ätzmittel ein selektives Ätz mittel ist, derart, dass nur der Halbleiterkörper (die Mesagebiete), nicht jedoch die zweite Isolationsschicht geätzt wird. Es wird demnach ein selektiver Ätzprozess durchgeführt, wobei die nach dem Planarisierungsprozess verbliebenen Reste der zweiten Isolationsschicht als Ätzmaske dienen.
  • Das erfindungsgemäße Verfahren lässt sich insbesondere als Teil eines Verfahrens zum Herstellen eines Halbleiterbauteils, insbesondere eines Trenchtransistors, eines IGBTs, einer Schottkydiode und dergleichen, einsetzen. Das erfindungsgemäße Verfahren kann prinzipiell immer dann angewendet werden, wenn Kontaktlöcher und Trenches nebeneinander definiert beabstandet erzeugt werden müssen.
  • Die Elektroden (Gateelektroden) bestehen vorzugsweise aus einem halbleitenden Material, da dann auch die Oberfläche der Gateelektroden durch den thermischen Oxidationsprozess in isolierendes Material umgewandelt werden kann. Das Material der Elektroden kann auch aus einem nicht halbleitenden Material bestehen. In diesem Fall muss nach bzw. vor dem thermischen Oxidationsprozess auf der Gateelektrode eine separate Isolation vorgesehen werden. In einer bevorzugten Ausführungsform besteht der Halbleiterkörper aus monokristallinem Silizium, und die Gateelektroden aus Polysilizium. Die Erfindung ist jedoch nicht hierauf beschränkt. Beispielsweise können Wolfram, Ti, Titannitrid, Cu oder Al zum Einsatz kommen.
  • Die Erfindung stellt weiterhin eine Halbleiterstruktur bereit, die einen Halbleiterkörper, in dem mehrere durch Mesagebiete voneinander getrennte Trenches vorgesehen sind, aufweist, wobei in jedem der Trenches eine Elektrode vorgesehen ist, die durch eine entsprechende Isolierung gegenüber ihrer Umgebung elektrisch isoliert ist, und deren oberes Ende tie fer als das obere Ende des entsprechenden Trenches liegt. Jeder der Trenches weist im oberen Bereich eine Aufweitung auf, die durch die entsprechende Isolierung zumindest teilweise aufgefüllt wird. Die lateralen Begrenzungen (Enden) der Isolierungen sind so gewählt, dass die Isolierungen als Kontaktloch-Maske zur Ausbildung von Kontaktlöchern in den Mesagebieten nutzbar sind.
  • Die erfindungsgemäße Halbleiterstruktur hat den Vorteil, dass die Isolierungen, die zur Isolierung der in den Trenches vorgesehenen Elektroden dienen, gleichzeitig als Spacerstrukturen (Beabstandungsstrukturen) zur Erzeugung von Kontaktlöchern in den Mesagebieten genutzt werden können. Da die Isolierungen zumindest zum Teil mittels eines hochpräzisen Oxidationsprozess erzeugen lassen, können die Kontaktlöcher sehr genau in den Mesagebieten platziert werden.
  • Vorzugsweise haben die Aufweitungen eine trichterförmige oder schüsselförmige Form. Oberhalb der Elektroden befindliche Teile der Isolierungen können aus mehreren Isolationsschichten bestehen.
  • In einer bevorzugten Ausführungsform liegt die vertikale Position des oberen Endes jeder Elektrode oberhalb der vertikalen Position des unteren Endes der entsprechenden trichterförmigen Aufweitung.
  • Die Bereiche der Elektroden, die sich oberhalb der vertikalen Position der unteren Enden der trichterförmigen Aufweitungen befinden, können prinzipiell eine beliebige Form aufweisen. In einer besonders bevorzugten Ausführungsform weisen die Elektroden in diesen Bereichen nicht-nachoben-aufweitende Formen, also beispielsweise nach oben verjüngende Formen, auf.
  • Die Elektroden können im unteren Bereich der Trenches verdünnt ausgestaltet sein, wobei der obere verdickte Bereich sowie der untere verdünnte Bereich einer Elektrode miteinander zu einer gemeinsamen Einheit verschmolzen sein können. Alternativ kann jede Elektrode in eine obere und eine untere Elektrode aufgeteilt sein, die voneinander isoliert sind, wobei die untere Elektrode dünner als die obere Elektrode ist. In diesem Fall dient die obere Elektrode als Gateelektrode, und die untere Elektrode fungiert als Feldplatte (liegt vorzugsweise auf Sourcepotenzial). Die Isolierung im unteren Bereich der Trenches ist vorteilhafterweise verdickt ausgestaltet.
  • Die Halbleiterstruktur kann beispielsweise ein Transistor mit vertikalem Aufbau sein, wobei in jedem Mesagebiet ein Sourcegebiet und ein Bodygebiet ausgebildet sind. In diesem Fall kann vorteilhafterweise in jedem Mesagebiet ein Kontaktloch zur Kontaktierung von Source- und Bodygebiet ausgebildet sein, dessen maximale laterale Ausdehnung (an der Oberfläche des Mesagebiets) an den Isolierungen benachbarter Trenches (genauer gesagt an den Teilen der Isolierungen, die an die Oberfläche der Mesagebiete angrenzen) endet. Um eine gute Kontaktierung des Bodygebiets zu gewährleisten, kann zumindest im Bodenbereich jedes Kontaktlochs ein Bodykontaktgebiet ausgebildet sein.
  • Ist die Halbleiterstruktur ein Transistor, so ist in einer bevorzugten Ausführungsform der Halbleiterkörper vom ersten Leitungstyp, das Sourcegebiet vom ersten Leitungstyp, das Bodygebiet vom zweiten Leitungstyp, und das Bodykontaktgebiet vom zweiten Leitungstyp.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 ein erstes Prozessstadium einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 2 ein zweites Prozessstadium einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 3 ein drittes Prozessstadium einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 4 ein viertes Prozessstadium einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 5 ein fünftes Prozessstadium einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 6 ein sechstes Prozessstadium einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Weiterhin können in sämtlichen Ausführungsformen die Dotiertypen miteinander vertauscht werden, das heißt n-Gebiete können durch p-Gebiete ersetzt werden und umgekehrt.
  • In 1 ist das Ausgangsstadium des erfindungsgemäßen Herstellungsverfahrens gezeigt. Zu sehen ist eine Struktur, die einen Halbleiterkörper 1 aufweist. In dem Halbleiterkörper 1 sind mehrere Trenches (in 1 ist nur ein Trench zu sehen) 2 vorgesehen, wobei die Trenches 2 durch Mesagebiete 3 voneinander getrennt sind. In den Trenches 2 sind Gateelektroden 4 sowie Sourceelektroden (auf Sourcepotenzial liegende Elektroden) 5 vorgesehen. Die Sourceelektroden 5 sind gegenüber den Gateelektroden 4 elektrisch isoliert. Die Gateelektroden 4 und die Sourceelektroden 5 sind gegenüber dem Halbleiterkörper 1 durch eine erste Isolationsschicht 6 elektrisch isoliert, die im unteren Bereich der Trenches 2, das heißt im Bereich der Sourceelektroden 5, verdickt ausgestaltet ist. Die erste Isolationsschicht bedeckt in diesem Prozessstadium auch die Oberflächen 7 der Mesagebiete 3.
  • Im nächsten Prozessschritt (2) wird die erste Isolationsschicht 2 bis in die Trenches 2 hinein zurückgeätzt. Die Ätztiefe wird so gewählt, dass ein oberer Bereich 8 jeder Gateelektrode 4 aus entsprechenden Resten der ersten Isolationsschicht 6 herausragt und somit freiliegt.
  • Im nächsten Prozessschritt (3) wird die Oberfläche der Struktur einem thermischen Oxidationsprozess unterworfen, wobei unter der Oberfläche der Struktur die Oberfläche verstanden wird, die sich aus den Oberflächen der Mesagebiete 7, den Oberflächen der freiliegenden Bereiche 9 der Innenwände der Trenches 2 sowie den Oberflächen der Teile der Gateelektroden 4, die aus den Resten der ersten Isolationsschichten 6 herausragen, zusammensetzt. Durch den thermischen Oxidationsprozess werden Teile der Mesagebiete 3 sowie Teile der oberen Bereiche 8 (der freiliegenden Bereiche) der Gateelektroden 4 in eine zweite Isolationsschicht 10 umgewandelt.
  • In einem weiteren Prozessschritt (4) wird auf der Oberfläche der zweiten Isolationsschicht 10 eine dritte Isolationsschicht 11 abgeschieden, beispielsweise phosphordotiertes Silikatglas (PSG), undotiertes Silikatglas (USG), TEOS (High Density Plasma Oxid), BPSG (Bor-Phosphor-Silikatglas) oder Nitrid. Durch Aufbringen der dritten Isolationsschicht 11 werden innerhalb der Trenches 2 verbliebene Freiräume 12 mit isolierendem Material aufgefüllt.
  • Im nächsten Prozessschritt (5) wird ein Planarisierungsprozess durchgeführt (beispielsweise nasschemisch-mechanisches Polieren und/oder Ätzen), womit die Oberflächen 7 der Mesagebiete 3 freigelegt werden. Wahlweise kann auch tiefer planarisiert werden. Wichtig ist, dass zumindest Teile der Oberflächen verbliebener Mesagebiete freigelegt werden. Es werden Source- und Bodygebiete in den oberen Bereichen der Mesagebiete 3 ausgebildet.
  • Im nächsten Prozessschritt (6) werden in den Mesagebieten 3 Kontaktlöcher 12 ausgebildet, die anschließend mit einem leitfähigen Material 13 (beispielsweise einem Metall) aufgefüllt werden. Das leitende Material 13 kontaktiert sowohl Sourcegebiete 14 als auch Bodygebiete 15. Die zweite Isolationsschicht 10 dient hierbei als Maske zum Ausbilden der Kontaktlöcher 12. Durch Verwenden der zweiten Isolationsschicht 10 als Maske zur Ausbildung der Kontaktlöcher 12 kann eine sehr genaue Relativpositionierung zwischen den Trenches 2 und den Kontaktlöchern 12 erzielt werden, da die Reproduzierbarkeit der lateralen Ausdehnung der zweiten Isolationsschicht 10 (durch den thermischen Oxidationsprozess erzeugt) sehr gut ist.
  • Im Folgenden sollen weitere Aspekte der Erfindung näher erläutert werden.
  • Das erfindungsgemäße Verfahren ermöglicht, den Abstand zwischen Trench und Kontaktgebiet selbstjustiert einzustellen. Ziel ist, möglichst große Packungsdichten (minimaler Pitch) für Leistungstransistoren zu ermöglichen.
  • Derzeit werden zur Herstellung von Leistungstransistoren justierte Kontaktfotoebenen eingesetzt. Nachteilig hierbei ist, dass der Abstand zwischen Trench und Kontaktloch den Schwankungen der Fototechnik unterworfen ist (CD-Maß der Fototechnik, Justagetoleranz der Fototechnik). Diese Schwankungen schränken die Bauelementeskalierung ("Shrinkroadmap") ein, da die Erzeugung eines Bodykontaktgebiets (in der Regel eine p+-Implantation) im Kontaktloch die Einsatzspannung des Bauelements beeinflusst.
  • In der Druckschrift DE 40 42 163 C2 wird eine Spacertechnik eingesetzt, die im Gegensatz zur Erfindung vor der Trenchätzung die Spacer über eine Schüsselätzung (isotrope Ätzung) definiert. Dazu wird ein aufwändiger Maskenstack, der auch in aufwändiger Weise wieder entfernt werden muss, eingesetzt. Die Schüsselätzung erreicht zudem nicht die Genauigkeit, die durch die erfindungsgemäß verwendeten Spacer erzielt werden kann. Die Gateelektroden, die in den Trenches vorgesehen sind, weisen eine T-ähnliche Form auf, wobei die Aufweitungen (die durch den Ätzprozess entstandenen Schüsseln) in den oberen Bereichen der Trenches zumindest teilweise durch die Gateelektroden aufgefüllt werden. Die Isolationsschichten, die die Gateelektroden gegenüber dem Halbleiterkörper trennen, weisen innerhalb der Schüsselbereiche eine homogene Schichtdicke auf. Erfindungsgemäß ist der Ätzprozess zum Ausbilden der Schüsseln nicht notwendig, da die Schüsseln (die Aufweitungen, d.h. die V-förmigen Trichter) mittels eines thermischen Oxidationsprozesses erzeugt werden, wobei die Schüsseln mit während des thermischen Oxidationsprozesses entstandenem isolierenden Material aufgefüllt werden. Erfindungsgemäß sind die Schüsseln also nicht, wie in Druckschrift DE 40 42 163 C2 offenbart, durch den oberen Teil T-förmiger Gateelektroden, sondern durch isolierendes Material gefüllt. Die Gateelektroden weisen erfindungsgemäß also keine Tförmige Gestalt, sondern vorzugsweise eine eher plattenförmige Form auf. Die Schichtdicke der Isolationsschicht in den Aufweitungen ist (nach Ausführen des Planarisierungsprozesses) erfindungsgemäß inhomogen. Ein weiterer Unterschied ist, dass erfindungsgemäß zuerst die Gatelektroden innerhalb der Trenches mit im wesentlichen senkrecht verlaufenden Wänden, und dann die Aufweitungen erzeugt werden, in Druckschrift DE 40 42 163 C2 dieser Prozess hingegen umgekehrt verläuft.
  • In der Druckschrift DE 102 45 289 A1 werden die Spacer über Rückziehen der Mesa realisiert. Der Herstellungsprozess wird wiederum durch mehrere Prozessschwankungen beeinflusst (Trenchwinkelschwankung, Mesarückätzung, Spacer-TEOS-Dickenschwankung, Ätzschwankungen), die erfindungsgemäß vermieden werden. Die die in dieser Druckschrift beschriebenen, aus dem Mesagebiet ragenden Trenchisolierungen sind im erfindungsgemäßen Verfahren überflüssig.
  • In der Druckschrift US 6,753,228 B2 wird ein Spacer genützt, um die Erzeugung eines Bodykontaktgebiets (p+-Implantation) selbstjustiert zu definieren. Dieses Verfahren ist im Zusammenhang mit Strukturen ohne Gräben beschrieben. Nachteilig sind Spacerbreitenschwankungen, welche die Bauelementeskalierung einschränken (Hardmaskenerosion während der Trenchätzung, Poly-Rückätzschwankungen, Spaceroxiddicken- und Ätzschwankungen).
  • In der Druckschrift US 5,385,852 wird eine Trenchmaske verwendet, um nach einem Poly-Recess einen Spacer mittels einer lokalen Oxidation zu erzeugen. Nachteilig hierbei ist, dass die Feldoxidation bei bestehendem Hardmaskennitrid zu hohem Stress und starken Unterätzungen bei nachfolgender Feldplattenätzung führt). Von Nachteil ist weiterhin, dass ein komplizierter, mit höheren Streuungen behafteter Hardmaskenprozess und eine LOCOS-Oxidation (lokale Oxidation unter Ausnutzung einer Nitridschicht, die die Oxidation partiell unterdrückt) notwendig sind.
  • In der Druckschrift US 2002 0008284 A1 wird ein Spacer über eine Mesarückätzung realisiert. Die Nachteile des Verfahrens sind dieselben wie die im Zusammenhang mit Dokument DE 102 45 249 A1 beschriebenen Nachteile.
  • In der Druckschrift US 5,801,417 wird ein Spacer mittels der Trenchhardmaske realisiert. Die beschriebene Herstellung einer Hartmaske aus Oxid/Poly/Oxid-Stack und einem Spacer aus TEOS ist mit einem Feldplattenkonzept, wie im SFET3-Konzept (zwei voneinander isolierte Elektroden im Trench ("Doppelpo-ly")) benutzt, schwer zu kombinieren. Der Spacer müsste während der Feldplattenätzung entfernt werden. Weiterhin sind die Streuungen der Spacerendbreite nicht vernachlässigbar (drei Schichten des Hardmaskenstacks, Spacer-TEOS-Dicke und Ätzung).
  • Erfindungsgemäß wird ein Prozessablauf vorgeschlagen, der durch Ausnutzung eines Postoxidprozesses eine Selbstjustage zwischen Graben und Trench ermöglicht. Gleichzeitig wird das Postoxid als optimales Isolationsoxid zur Isolierung zwischen Gate- und Sourcemetallisierung eingesetzt. Die Vorteile des erfindungsgemäßen Verfahrens sind:
    • – Kompatibilität mit dem SFET3-Prozess.
    • – Minimale Prozessstreuungen der Spacerbreite durch Beschränkung der Definition der Spacerbreite auf minimale Dickeschwankungen bei einer thermischen Oxidation.
    • – Das spacerdefinierende Oxid kann als Gateisolation benutzt werden.
  • Ein wesentlicher Aspekt der Erfindung ist die Realisierung eines (auf einen Trench bezogenen) selbstjustierten Grabenkontakts mit minimalen Spacerbreitenschwankungen, was höchstmögliche Packungsdichten (kleinstmögliche Pitches) erlaubt.
  • 1 entspricht dem Prozessstadium des Poly-G-Recess im SFET3-Standardprozess. Der Gaterecess wird ca. 200 nm tiefer als im Standardprozess gelegt, um später eine ausreichend dicke Isolation zur Sourcemetallisierung sicherzustellen. Anschließend erfolgt die restlose Entfernung des Restgateoxids (2).
  • Als Nächstes erfolgt eine Postoxidation. In diesem Schlüsselprozess wird ein Postoxid in der Stärke von etwa 200–300 nm gewachsen. Dabei wird ca. 100–150 nm vom Silizium (Halbleiterkörper) – sowohl planar als auch an der Seitenwand über der Gaterecesskante konsumiert (3). Diese Form wird im Folgenden als Spacer genützt. Das Gap über dem Trench wird mit Zwischenoxid gefüllt (4). Das Zwischenoxid kann dotiert (Phosphor, Bor) oder auch undotiert sein, kann über LPCVD-Prozesse (Low-Pressure-Chemical-Vapour-Deposition) oder plasma-unterstützt abgeschieden werden, auch HDP-Prozesse (High-Density-Plasma) sind denkbar. Die Rückätzung erfolgt wahlweise rein anisotrop in einem Oxidätzer oder in einer Kombination aus CMP und einem Oxidätzer (5). Die Ätzung endet auf der Silizium-Oberfläche der Mesagebiete. Die Spacerkanten definieren den Abstand zwischen Gräben und Trenches (6). Nach der Grabenätzung erfolgt die Herstellung eines p+-Kontakts (Bodykontaktgebiet) und eine Grabenfüllung (mit Polysilizium und AlSiCu oder mit einer Barriere aus "Hot-AlCu" (heiß abgeschiedenes AlCu)).
  • Die Vorteile des erfindungsgemäßen Verfahrens sind:
    • – Kritische Dejustage/CD-Anforderungen bezüglich der Kontaktlochebene entfallen.
    • – Der Spacer ist aufgrund der geringen Oxiddickenschwankungen sehr genau einstellbar (Schwankungen kleiner 15 nm). Damit können die Auswirkungen der Bodykontaktgebiete auf die Einsatzspannung minimiert werden.
    • – Die dielektrische Isolation zum Sourcemetall durch das Postoxid weist eine höhere Qualität auf als die im Stand der Technik eingesetzten, durch Plasmaprozesse erzeugten Isolationen.
    • – Das Gateoxid wird durch das durch Oxidation erzeugte Oxid verstärkt.
  • Das erfindungsgemäße Verfahren ist grundsätzlich mit SFET3-EDP (Electronic Data Processing (Motherboard, Notebook)) kompatibel.
  • Das erfindungsgemäße Verfahren ist auch auf Standardtrenches anwendbar bzw. auf Feldplattentrenches mit gemeinsamer Elektrode (Gateelektrode und darunterliegende Sourceelektrode sind zu einer gemeinsamen Elektrode verschmolzen).
    • 1
    Halbleiterkörper
    2
    Trench
    3
    Mesagebiet
    4
    Gateelektrode
    5
    Sourceelektrode
    6
    erste Isolationsschicht
    7
    Oberfläche der Mesagebiete
    8
    Oberer Bereich der Gateelektrode
    9
    Freiliegender Bereich der Trenchinnenwand
    10
    Zweite Isolationsschicht
    11
    Dritte Isolationsschicht
    12
    Kontaktloch
    13
    Leitendes Material
    14
    Sourcegebiet
    15
    Bodygebiet

Claims (21)

  1. Verfahren zum Herstellen von Kontaktlöchern (12) in einem Halbleiterkörper (1), ausgehend von einer Struktur, bei der: – in dem Halbleiterkörper (1) mehrere durch Mesagebiete (3) voneinander getrennte Trenches (2) vorgesehen sind, und – in den Trenches (2) Elektroden (4) vorgesehen sind, die durch eine erste Isolationsschicht (6) gegenüber dem Halbleiterkörper (1) elektrisch isoliert sind, und deren obere Enden tiefer als die oberen Enden der Trenches liegen, mit den folgenden Schritten: – Erzeugen einer zumindest Teile der Oberfläche (7, 8, 9) der Struktur bedeckenden zweiten Isolationsschicht (10), indem die Oberfläche der Struktur einem thermischen Oxidationsprozess unterworfen wird, – Durchführen eines Planarisierungsprozesses, derart, dass der Halbleiterkörper (1) im Bereich der Mesagebiete (3) freiliegt, – Ausbilden der Kontaktlöcher (12) in den Mesagebieten (3) unter Verwendung der nach dem Planarisierungsprozess verbliebenen Reste der zweiten Isolationsschicht (10) als Kontaktloch-Maske.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor Durchführen des thermischen Oxidationsprozesses der obere Bereich (8) der Elektroden (4) freiliegt beziehungsweise freigelegt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach Ausbilden der zweiten Isolationsschicht (10) eine dritte Isolationsschicht (11) auf der zweiten Isolationsschicht (10) abgeschieden wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Planarisierungsprozess mittels eines CMP-Prozesses und/oder eines Ätzprozesses erfolgt, wodurch Teile der zweiten Isolationsschicht (10) und/oder der dritten Isolationsschicht (11) entfernt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ausbildung der Kontaktlöcher (12) mittels eines Ätzprozesses erfolgt, wobei das Ätzmittel ein selektives Ätzmittel ist, derart, dass nur die Halbleiterkörper (1), nicht jedoch die zweite Isolationsschicht (10) geätzt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Verfahren Zwischenschritte eines Verfahrens zum Herstellen eines Halbleiterbauteils, insbesondere eines Trenchtransistors, eines IGBTs, einer Schottkydiode und dergleichen, darstellt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Elektroden (4) aus halbleitendem Material bestehen.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Halbleiterkörper (1) aus monokristallinem Silizium, und die Elektroden (4) aus Polysilizium besteht.
  9. Verfahren nch einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Elektroden Gateelektroden eines Trenchtransistors sind.
  10. Halbleiterstruktur (1), mit einem Halbleiterkörper (1), in dem mehrere durch Mesagebiete (3) voneinander getrennte Trenches (2) vorgesehen sind, wobei in jedem der Trenches (2) eine Elektrode (4, 5) vorgesehen ist, die durch eine entsprechende Isolierung (6, 10, 11) gegenüber ihrer Umgebung elektrisch isoliert ist, und deren oberes Ende tiefer als das obere Ende des entsprechenden Trenches liegt, dadurch gekennzeichnet, dass jeder der Trenches (2) im oberen Bereich eine Aufweitung aufweist, die durch die entsprechende Isolierung (6) zumindest teilweise aufgefüllt wird, und die lateralen Begrenzungen der Isolierungen (10) so gewählt sind, dass die Isolierungen als Kontaktloch-Maske zur Ausbildung von Kontaktlöchern (12) in den Mesagebieten nutzbar sind.
  11. Halbleiterstruktur (1) nach Anspruch 10, dadurch gekennzeichnet, dass die Aufweitungen eine trichterförmige Form aufweisen.
  12. Halbleiterstruktur (1) nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass oberhalb der Elektroden (4) befindliche Teile der Isolierungen aus mehreren Isolationsschichten (10, 11) bestehen.
  13. Halbleiterstruktur (1) nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die vertikale Position des oberen Endes jeder Elektrode oberhalb der vertikalen Position des unteren Endes der entsprechenden trichterförmigen Aufweitung liegt.
  14. Halbleiterstruktur (1) nach Anspruch 13, dadurch gekennzeichnet, dass die Bereiche der Elektroden, die sich oberhalb der vertikalen Position der unteren Enden der trichterförmigen Aufweitungen befinden, nicht-aufweitende Formen aufweisen.
  15. Halbleiterstruktur (1) nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass die Elektroden im unteren Bereich der Trenches verdünnt ausgestaltet sind.
  16. Halbleiterstruktur (1) nach Anspruch 15, dadurch gekennzeichnet, dass jede Elektrode in eine obere (4) und eine untere Elektrode (5) aufgeteilt ist, die voneinander isoliert sind, wobei die untere Elektrode dünner als die obere Elektrode ist.
  17. Halbleiterstruktur (1) nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die Isolierung (6) im unteren Bereich der Trenches (2) verdickt ausgestaltet ist.
  18. Halbleiterstruktur (1) nach einem der Ansprüche 10 bis 17, dadurch gekennzeichnet, dass die Halbleiterstruktur ein Transistor mit vertikalem Aufbau ist, wobei in jedem Mesagebiet ein Sourcegebiet (14) und ein Bodygebiet (15) ausgebildet sind.
  19. Halbleiterstruktur (1) nach Anspruch 18, dadurch gekennzeichnet, dass in jedem Mesagebiet ein Kontaktloch (12) zur Kontaktierung von Source- und Bodygebiet ausgebildet ist, dessen laterale Ausdehnung an den Isolierungen (10) benachbarter Trenches endet.
  20. Halbleiterstruktur (1) nach Anspruch 19, dadurch gekennzeichnet, dass zumindest im Bodenbereich jedes Kontaktlochs ein Bodykontaktgebiet ausgebildet ist.
  21. Halbleiterstruktur (1) nach Anspruch 20, dadurch gekennzeichnet, dass der Halbleiterkörper (1) vom ersten Leitungstyp, das Sourcegebiet (14) vom ersten Leitungstyp, das Bodygebiet (15) vom zweiten Leitungstyp, und das Bodykontaktgebiet vom zweiten Leitungstyp ist.
DE102004057237A 2004-11-26 2004-11-26 Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau Active DE102004057237B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004057237A DE102004057237B4 (de) 2004-11-26 2004-11-26 Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
US11/287,500 US7375029B2 (en) 2004-11-26 2005-11-25 Method for fabricating contact holes in a semiconductor body and a semiconductor structure
CNB2005101255598A CN100501946C (zh) 2004-11-26 2005-11-25 在半导体本体内制造接触孔的方法以及半导体结构
JP2005342830A JP4545679B2 (ja) 2004-11-26 2005-11-28 コンタクトホールを有する半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004057237A DE102004057237B4 (de) 2004-11-26 2004-11-26 Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau

Publications (2)

Publication Number Publication Date
DE102004057237A1 true DE102004057237A1 (de) 2006-06-01
DE102004057237B4 DE102004057237B4 (de) 2007-02-08

Family

ID=36371320

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004057237A Active DE102004057237B4 (de) 2004-11-26 2004-11-26 Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau

Country Status (4)

Country Link
US (1) US7375029B2 (de)
JP (1) JP4545679B2 (de)
CN (1) CN100501946C (de)
DE (1) DE102004057237B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851349B2 (en) 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
DE102010046213B3 (de) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE102012109240A1 (de) 2012-07-27 2014-01-30 Infineon Technologies Austria Ag Verfahren zur Herstellung von Kontaktöffnungen in einem Halbleiterkörper und selbstjustierte Kontaktstrukturen auf einem Halbleiterkörper
US8728891B2 (en) 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
US9029220B2 (en) 2013-06-18 2015-05-12 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device with self-aligned contact plugs and semiconductor device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236030B1 (ko) * 2005-04-06 2013-02-21 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US8097916B2 (en) * 2007-07-23 2012-01-17 Infineon Technologies Austria Ag Method for insulating a semiconducting material in a trench from a substrate
JP5390758B2 (ja) * 2007-09-20 2014-01-15 ローム株式会社 半導体装置
US8129779B2 (en) 2007-09-03 2012-03-06 Rohm Co., Ltd. Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
JP5394025B2 (ja) * 2007-09-20 2014-01-22 ローム株式会社 半導体装置および半導体装置の製造方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US8796764B2 (en) * 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US20110140232A1 (en) * 2009-12-15 2011-06-16 Intersil Americas Inc. Methods of forming a thermal conduction region in a semiconductor structure and structures resulting therefrom
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法
TWI406393B (zh) 2010-08-30 2013-08-21 Sinopower Semiconductor Inc 具有額外電容結構之半導體元件及其製作方法
TWI456738B (zh) 2010-09-02 2014-10-11 Sinopower Semiconductor Inc 整合轉換器之半導體元件及其封裝結構
US8476136B2 (en) * 2010-12-14 2013-07-02 Stmicroelectronics S.R.L. Method and a structure for enhancing electrical insulation and dynamic performance of MIS structures comprising vertical field plates
WO2012144147A1 (ja) 2011-04-20 2012-10-26 パナソニック株式会社 縦型ゲート半導体装置およびその製造方法
US8633539B2 (en) * 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
US8643094B2 (en) * 2011-08-26 2014-02-04 Sinopower Semiconductor, Inc. Method of forming a self-aligned contact opening in MOSFET
JP5661583B2 (ja) 2011-09-21 2015-01-28 株式会社東芝 半導体装置の製造方法
US9082746B2 (en) * 2012-01-16 2015-07-14 Infineon Technologies Austria Ag Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP5831526B2 (ja) 2013-01-17 2015-12-09 株式会社デンソー 半導体装置およびその製造方法
JP5799046B2 (ja) 2013-03-22 2015-10-21 株式会社東芝 半導体装置
JP2014216572A (ja) 2013-04-26 2014-11-17 株式会社東芝 半導体装置
US20150108568A1 (en) * 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation
CN103887342B (zh) * 2014-04-10 2018-11-02 矽力杰半导体技术(杭州)有限公司 沟槽mosfet及其制作方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
EP3183753A4 (de) 2014-08-19 2018-01-10 Vishay-Siliconix Elektronische schaltung
DE102014114235B3 (de) 2014-09-30 2016-01-28 Infineon Technologies Ag Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
US10903163B2 (en) 2015-10-19 2021-01-26 Vishay-Siliconix, LLC Trench MOSFET with self-aligned body contact with spacer
CN105845579A (zh) * 2016-05-31 2016-08-10 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos的工艺方法
JP6625938B2 (ja) * 2016-07-22 2019-12-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN107689328A (zh) * 2016-08-03 2018-02-13 世界先进积体电路股份有限公司 半导体装置结构的形成方法
US9812535B1 (en) * 2016-11-29 2017-11-07 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and power semiconductor device
KR20200028070A (ko) 2018-09-05 2020-03-16 삼성전자주식회사 갭필막, 그 형성 방법, 및 그 형성 방법에 의해 제조된 반도체 소자
WO2020066070A1 (ja) * 2018-09-25 2020-04-02 Ｊｘ金属株式会社 放射線検出素子及び放射線検出素子の製造方法
JP2020167333A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置
CN110047759A (zh) * 2019-04-28 2019-07-23 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet器件制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967245A (en) * 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JP2757262B2 (ja) * 1989-06-09 1998-05-25 日本電信電話株式会社 半導体装置の製造方法
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer
DE4300806C1 (de) * 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6921939B2 (en) * 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
DE10245249B4 (de) 2002-09-27 2008-05-08 Infineon Technologies Ag Verfahren zum Herstellen eines Trenchtransistors
US6753228B2 (en) * 2002-10-15 2004-06-22 Semiconductor Components Industries, L.L.C. Method of forming a low resistance semiconductor device and structure therefor
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851349B2 (en) 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
DE102010046213B3 (de) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
US8728891B2 (en) 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
US8778751B2 (en) 2010-09-21 2014-07-15 Infineon Technologies Austria Ag Method for producing a structure element and semiconductor component comprising a structure element
US9923072B2 (en) 2010-09-21 2018-03-20 Infineon Technologies Austria Ag Semiconductor component having a semiconductor body with a cutout
DE102012109240A1 (de) 2012-07-27 2014-01-30 Infineon Technologies Austria Ag Verfahren zur Herstellung von Kontaktöffnungen in einem Halbleiterkörper und selbstjustierte Kontaktstrukturen auf einem Halbleiterkörper
DE102012109240B4 (de) * 2012-07-27 2016-05-12 Infineon Technologies Austria Ag Verfahren zur Herstellung von Kontaktöffnungen in einem Halbleiterkörper und von selbstjustierten Kontaktstrukturen auf einem Halbleiterkörper
US9029220B2 (en) 2013-06-18 2015-05-12 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device with self-aligned contact plugs and semiconductor device

Also Published As

Publication number Publication date
JP2006157016A (ja) 2006-06-15
JP4545679B2 (ja) 2010-09-15
CN1794434A (zh) 2006-06-28
US20060141739A1 (en) 2006-06-29
CN100501946C (zh) 2009-06-17
US7375029B2 (en) 2008-05-20
DE102004057237B4 (de) 2007-02-08

Similar Documents

Publication Publication Date Title
DE102004057237B4 (de) Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE102004036330B4 (de) Halbleiterbauelement
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE102005010944B4 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
DE10296608B4 (de) Verfahren zum Herstellen einer Speicherzelle
EP1182699B1 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
EP2657961A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit lokaler Source-/Drainisolation
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE102008062488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE4233486B4 (de) Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung
EP1419525A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE102004007242A1 (de) Grabenkondensator mit vergrabener Kontaktbrücke
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10361715A1 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE10212610C1 (de) Verfahren zur Erzeugung einer horizontalen Isolationsschicht auf einem leitenden Material in einem Graben
WO2002095820A2 (de) Hohlraumstruktur in einer integrierten schaltung
DE102011011157B4 (de) Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005004707B4 (de) Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren
DE19944306B4 (de) Integrierte Halbleiterschaltung mit integrierter Spule und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition