JPS6144430A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6144430A JPS6144430A JP16606384A JP16606384A JPS6144430A JP S6144430 A JPS6144430 A JP S6144430A JP 16606384 A JP16606384 A JP 16606384A JP 16606384 A JP16606384 A JP 16606384A JP S6144430 A JPS6144430 A JP S6144430A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- groove
- substrate
- layer
- extended part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は新規な半導体装置の製造方法、特に微小幅を有
する溝を形成する半導体装置の製造方法に関するもので
ある。
する溝を形成する半導体装置の製造方法に関するもので
ある。
従来技術
半導体製造技術として半導体基体表面部に溝（トレンチ
）を形成し、該溝により素子間を分離する技術がある。
）を形成し、該溝により素子間を分離する技術がある。
そして、この溝には素子間を分離する機能を充分に発揮
するに必要な深さが要求されると共に集積度の向上を図
るため幅の狭いことが要求される。そして、その溝の形
成は、エツチング液を用いた普通のエツチングではサイ
ドエツチングが生じ狭くて深い溝が得られないので、近
年、異方性エツチングである反応性イオンエツチングに
より行なわれる傾向にある。ところで、このような反応
性イオンエツチングにより深い溝を形成しようとした場
合には溝の形状が第２図に示すようになる。同図におい
て、ａはンリコン半導体基体、ｂは反応性イオンエツチ
ング用のマスクとして機能するシリコン酸化膜、Ｃは該
シリコン酪化＋１！；Ｉ ｂに選択的に形成された開口
、ｄは反応性Ｉす゛ノーー・チ゛／グＩ：より甚！！！
ｒ′Ｊｃ下に形成された溝である。この溝ｄは図から明
らかなように上端部にサイドエツチングによる拡がり部
分ｅを有している。このことについては、１９８４年度
第３１回応用物理学関係連合講演予稿東第３０頁の１ａ
−Ｘ−６において記載された予稿ｒ微細溝形成における
間欠エツチングの効果」で述べられている。
するに必要な深さが要求されると共に集積度の向上を図
るため幅の狭いことが要求される。そして、その溝の形
成は、エツチング液を用いた普通のエツチングではサイ
ドエツチングが生じ狭くて深い溝が得られないので、近
年、異方性エツチングである反応性イオンエツチングに
より行なわれる傾向にある。ところで、このような反応
性イオンエツチングにより深い溝を形成しようとした場
合には溝の形状が第２図に示すようになる。同図におい
て、ａはンリコン半導体基体、ｂは反応性イオンエツチ
ング用のマスクとして機能するシリコン酸化膜、Ｃは該
シリコン酪化＋１！；Ｉ ｂに選択的に形成された開口
、ｄは反応性Ｉす゛ノーー・チ゛／グＩ：より甚！！！
ｒ′Ｊｃ下に形成された溝である。この溝ｄは図から明
らかなように上端部にサイドエツチングによる拡がり部
分ｅを有している。このことについては、１９８４年度
第３１回応用物理学関係連合講演予稿東第３０頁の１ａ
−Ｘ−６において記載された予稿ｒ微細溝形成における
間欠エツチングの効果」で述べられている。
そして、このように１１１ｆｆｄにサイドエツチングに
よる拡がり部分ｅが生じることは半導体装置の集積度を
向上するうえでの大きな制約となる。その原因は、 ６
１幅が狭くなると反応性イオンエツチングにより生成さ
れた反応生成物の除去が溝の底の方では遅れ、従ってそ
の底部への新たなエツチングガスの供給が妨げられるの
に対して、溝の開口の部分（溝の表面部分）においては
逆に反応生成物の除去及び新たなエツチングガスの供給
が過剰に進行することにあると考えられる。
よる拡がり部分ｅが生じることは半導体装置の集積度を
向上するうえでの大きな制約となる。その原因は、 ６
１幅が狭くなると反応性イオンエツチングにより生成さ
れた反応生成物の除去が溝の底の方では遅れ、従ってそ
の底部への新たなエツチングガスの供給が妨げられるの
に対して、溝の開口の部分（溝の表面部分）においては
逆に反応生成物の除去及び新たなエツチングガスの供給
が過剰に進行することにあると考えられる。
そのため、前記予稿においてはエツチングと排気とを交
互に緑返すことが提案されている。即。
互に緑返すことが提案されている。即。
ち、溝の底部に淀む反応生成物が溝ｄの輻を不均一にす
る大きな原因となるのでエツチングガスの供給によりあ
る程度エツチングが進むとエツチングを停止し、排気を
することにより反応生成物を充分に除去する。その後、
再びエツチングカスを供給してエツチングを再開する。
る大きな原因となるのでエツチングガスの供給によりあ
る程度エツチングが進むとエツチングを停止し、排気を
することにより反応生成物を充分に除去する。その後、
再びエツチングカスを供給してエツチングを再開する。
このような工程を繰返すことにより、即ち、間欠エツチ
ングにより深い１ｉｌｔ ｄの幅を均一化しようとする
のが上記提案の内容である。
ングにより深い１ｉｌｔ ｄの幅を均一化しようとする
のが上記提案の内容である。
しかしながら、ドライエツチング、排気を繰返す間欠エ
ツチングにより１−ηｄを形成するという方法は再現性
に乏しく、しかも、製造プロセスを非常に複雑化すると
いう問題を有している。
ツチングにより１−ηｄを形成するという方法は再現性
に乏しく、しかも、製造プロセスを非常に複雑化すると
いう問題を有している。
発明が解決しようとする問題点
しかして、本発明は幅が狭く、サイドエツチングにより
拡がり部分のない深い溝を簡単且つ再現性良く形成する
ことができないという従来の問題点を解決しようとする
ものである。
拡がり部分のない深い溝を簡単且つ再現性良く形成する
ことができないという従来の問題点を解決しようとする
ものである。
問題点を解決するための手段
上記問題点を解決するため本発明が採る手段は、でスフ
を用いての異方性エツチングが終るとｈ−７の側壁に生
じたサイドエツチングによる拡がり′Ｓｌ１分を除去で
きる深さまで上記基体表面部を全面エツチングするもの
である。
を用いての異方性エツチングが終るとｈ−７の側壁に生
じたサイドエツチングによる拡がり′Ｓｌ１分を除去で
きる深さまで上記基体表面部を全面エツチングするもの
である。
作用
本発明によれば上記手段を採るためサイドエツチングに
よる拡がり部分の生じる厚さ分基板がエツチングされる
。従って、溝のサイドエツチングによる拡がり部分によ
って半導体装置に集積度の向上が妨げられるという問題
を回避することができる。
よる拡がり部分の生じる厚さ分基板がエツチングされる
。従って、溝のサイドエツチングによる拡がり部分によ
って半導体装置に集積度の向上が妨げられるという問題
を回避することができる。
実施例
以下に、本発明半導体装置の製造方法を添付図面に示し
た実施例に従って詳細に説明する。
た実施例に従って詳細に説明する。
第１図（Ａ）乃至（Ｅ）は本発明半導体装置の製造ブ】
法の実施の一例を工程順に説明にするための断面図であ
る。
法の実施の一例を工程順に説明にするための断面図であ
る。
（Ａ）単結晶シリコンからなる半導体基体ｌの表面に多
結晶シリコン層（厚さ約０．６ｇ）２を形成する。
結晶シリコン層（厚さ約０．６ｇ）２を形成する。
ＣＢ）多結晶シリコン層２０表面にシリコン酸化膜３を
形成する。
形成する。
（Ｃ）シリコン酪化１１！１１３にフォトエツチングに
より開口４を形成する。この開口４の輻Ｗは例えば０．
３．である、この間口４を有するシリコン酸化膜３が溝
を形成するための反応性イオンエツチングをするに際し
てのマスクとなる。
より開口４を形成する。この開口４の輻Ｗは例えば０．
３．である、この間口４を有するシリコン酸化膜３が溝
を形成するための反応性イオンエツチングをするに際し
てのマスクとなる。
（Ｄ）シリコン酸化膜３をマスクとして多結晶シリコン
層２及び半導体基体１表面部に対して反応性イオンエツ
チングを行う、この反応性イオンエツチングに用いるガ
スとしては、例えばＣＦ３Ｂｒ、ＣＦ２Ｃｌ２、ＣＣ１
，、あるいはｃｔ２とＢＣｌ３との混合カス等が好適で
ある。
層２及び半導体基体１表面部に対して反応性イオンエツ
チングを行う、この反応性イオンエツチングに用いるガ
スとしては、例えばＣＦ３Ｂｒ、ＣＦ２Ｃｌ２、ＣＣ１
，、あるいはｃｔ２とＢＣｌ３との混合カス等が好適で
ある。
５はその反応性イオンエツチングにより形成されたｊ１
７であり、該溝５の側壁上端部には前述のようにサイド
エツチングによって拡がり部分６が形成される。このサ
イドエツチングにより拡がり部分６の生じるのは本例で
は多結晶シリコン暦２の表面から約０．５牌の深さｄｅ
ｐまでの部分である。その深さｄｅｐは上記開口４の幅
等によって異なるがその開口４の幅が０．３庫程度であ
ると約０．５路程度である。尚、本実施例においてはそ
の深さｄｅｐを見越して多結晶シリコン層２の厚みをそ
れよりも梢厚くし、拡がり部分６が半導体基体１の表面
にまで形成されてしまうことのないようにされている。
７であり、該溝５の側壁上端部には前述のようにサイド
エツチングによって拡がり部分６が形成される。このサ
イドエツチングにより拡がり部分６の生じるのは本例で
は多結晶シリコン暦２の表面から約０．５牌の深さｄｅ
ｐまでの部分である。その深さｄｅｐは上記開口４の幅
等によって異なるがその開口４の幅が０．３庫程度であ
ると約０．５路程度である。尚、本実施例においてはそ
の深さｄｅｐを見越して多結晶シリコン層２の厚みをそ
れよりも梢厚くし、拡がり部分６が半導体基体１の表面
にまで形成されてしまうことのないようにされている。
このようにすると、多結晶シリコン層２を除去した場合
自ずと拡がり部分６が除去されてしまうことになり拡が
り部分６の除去がし易くなるからである。
自ずと拡がり部分６が除去されてしまうことになり拡が
り部分６の除去がし易くなるからである。
（Ｅ）その後、例えばＫＯＨをエツチング液として半６
体基体１表面に対して全面的エツチング処理を施す、こ
のエツチングによって多結晶シリコン層２を完全に除去
する。ＫＯＨは多結晶シリコンに対してと単結晶シリコ
ンに対してとでエツチング性が比較的大きく異なり、多
結晶シリコンに対しての方が単結晶シリコンに対してよ
りエツチング性が強い、従って、多結晶シリコン５２を
除去する過程において溝５の半導体基体ｌに形成された
部分はほとんど変形しない、依って、このエツチングに
際して溝５の拡がり部分６を除く部分をマスクしておく
ようなことは必要ではなこのように、溝５の拡がり部分
６が生じた深さｄｅｐ分エツチングすることにより拡が
り部分６のないｌ＋ｌｌｌ ５が形成される。
体基体１表面に対して全面的エツチング処理を施す、こ
のエツチングによって多結晶シリコン層２を完全に除去
する。ＫＯＨは多結晶シリコンに対してと単結晶シリコ
ンに対してとでエツチング性が比較的大きく異なり、多
結晶シリコンに対しての方が単結晶シリコンに対してよ
りエツチング性が強い、従って、多結晶シリコン５２を
除去する過程において溝５の半導体基体ｌに形成された
部分はほとんど変形しない、依って、このエツチングに
際して溝５の拡がり部分６を除く部分をマスクしておく
ようなことは必要ではなこのように、溝５の拡がり部分
６が生じた深さｄｅｐ分エツチングすることにより拡が
り部分６のないｌ＋ｌｌｌ ５が形成される。
このような半導体９２１によれば、半導体基体ｌとエツ
チングマスク３との間に居間層として多結晶シリコン層
２を形成し、サイドエツチングによって生じる拡がり部
分６が該多結晶シリコン層２内にできるように溝５を形
成し、そして拡がり部分６ができた多結晶シリコン暦２
をエツチング除去するという再現性の良い簡単な方法で
、拡がり部分６のない溝５を得ることができる。従って
、拡がり部分６のない溝５を得るために反応性イオンエ
ツチングと排気とを交互に繰返すというような面倒で再
現性のない方法を用いる必要がない。
チングマスク３との間に居間層として多結晶シリコン層
２を形成し、サイドエツチングによって生じる拡がり部
分６が該多結晶シリコン層２内にできるように溝５を形
成し、そして拡がり部分６ができた多結晶シリコン暦２
をエツチング除去するという再現性の良い簡単な方法で
、拡がり部分６のない溝５を得ることができる。従って
、拡がり部分６のない溝５を得るために反応性イオンエ
ツチングと排気とを交互に繰返すというような面倒で再
現性のない方法を用いる必要がない。
尚、多結晶シリコン層２を形成するのではなく、半導体
基体ｌの表面部に例えば不純物を６加し、前記（Ｅ）の
工程のエツチングにおけるエツチング性が高くなるよう
にして前記多結晶シリコン暦２に代る層を形成するよう
にしても良い・尚、この場合、その多結晶シリコン層２
に代る居る。
基体ｌの表面部に例えば不純物を６加し、前記（Ｅ）の
工程のエツチングにおけるエツチング性が高くなるよう
にして前記多結晶シリコン暦２に代る層を形成するよう
にしても良い・尚、この場合、その多結晶シリコン層２
に代る居る。
発明の効果
以上に述べたように、本発明半導体装ａの製造方法によ
れば、サイドエツチングによる拡がり部分の生じる厚さ
分基板がエツチングされ、拡がり部分のない溝を簡単且
つ再現性の良い方法で得ることができる。従って、溝の
サイドエツチングによる拡がり部分によって半導体装置
の集積度の向上が妨げられるという問題を回避すること
ができる。
れば、サイドエツチングによる拡がり部分の生じる厚さ
分基板がエツチングされ、拡がり部分のない溝を簡単且
つ再現性の良い方法で得ることができる。従って、溝の
サイドエツチングによる拡がり部分によって半導体装置
の集積度の向上が妨げられるという問題を回避すること
ができる。
ｖｓ１図（Ａ）乃至（Ｅ）は本発明半導体装置の製造方
法の実施の一例を工程順に示す断面図、第２図は従来技
術を説明するための半導体装置の断面図である。 符号の説明 ｌ・φｅ基体、 ３・・参マスク。 ４Ｉ拳・開口、５−・−１−１１゜ ６・畳や （サイドエツチングによる）拡がり部分 第 １ 図 （Ａ） （Ｂ） （Ｃ） 第 １ 図 （Ｄ） （Ｅ）
法の実施の一例を工程順に示す断面図、第２図は従来技
術を説明するための半導体装置の断面図である。 符号の説明 ｌ・φｅ基体、 ３・・参マスク。 ４Ｉ拳・開口、５−・−１−１１゜ ６・畳や （サイドエツチングによる）拡がり部分 第 １ 図 （Ａ） （Ｂ） （Ｃ） 第 １ 図 （Ｄ） （Ｅ）
Claims (1)
- （１）基体表面に開口を有するマスクを形成し、該マス
クを用いて上記基体を選択的に異方性エッチングし、そ
の後、その異方性エッチングにより基体表面部に形成さ
れた溝の表面側部分に生じたサイドエッチングによる拡
がり部分を除去できる深さまで上記基体表面部を全面エ
ッチングすることを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16606384A JPS6144430A (ja) | 1984-08-08 | 1984-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16606384A JPS6144430A (ja) | 1984-08-08 | 1984-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6144430A true JPS6144430A (ja) | 1986-03-04 |
Family
ID=15824284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16606384A Pending JPS6144430A (ja) | 1984-08-08 | 1984-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6144430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215432A (ja) * | 1990-12-14 | 1992-08-06 | Mitsubishi Electric Corp | 微細加工方法 |
| JPH0582636A (ja) * | 1990-04-03 | 1993-04-02 | Internatl Business Mach Corp <Ibm> | 反応性イオン・エツチング用緩衝マスク |
-
1984
- 1984-08-08 JP JP16606384A patent/JPS6144430A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582636A (ja) * | 1990-04-03 | 1993-04-02 | Internatl Business Mach Corp <Ibm> | 反応性イオン・エツチング用緩衝マスク |
| JPH04215432A (ja) * | 1990-12-14 | 1992-08-06 | Mitsubishi Electric Corp | 微細加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051511A (en) | Method and apparatus for reducing isolation stress in integrated circuits | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US5457067A (en) | Process for formation of an isolating layer for a semiconductor device | |
| JP2007184356A (ja) | エッチング方法 | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| JPS6144430A (ja) | 半導体装置の製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| JPH0582636A (ja) | 反応性イオン・エツチング用緩衝マスク | |
| JPS6214439A (ja) | 半導体装置の製造方法 | |
| US6579777B1 (en) | Method of forming local oxidation with sloped silicon recess | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| JP3868627B2 (ja) | 半導体基板の製造方法 | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| JPH11135608A (ja) | 半導体装置の製造方法 | |
| JPS6068613A (ja) | 半導体装置の製造方法 | |
| JPS6272129A (ja) | 半導体装置の製造方法 | |
| JP2722823B2 (ja) | 多結晶Ｓｉ膜の選択堆積方法 | |
| KR19990033625A (ko) | 반도체 장치의 트렌치 형성 방법 및 그 구조 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| JPS62120028A (ja) | 半導体基板のエツチング方法 | |
| JPS62106629A (ja) | 半導体装置の製造方法 | |
| JPH01200632A (ja) | 基板表面の平滑化法及び溝の形成法 | |
| JPS5815247A (ja) | 半導体装置の製造方法 |