JPS63271952A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63271952A JPS63271952A JP10740087A JP10740087A JPS63271952A JP S63271952 A JPS63271952 A JP S63271952A JP 10740087 A JP10740087 A JP 10740087A JP 10740087 A JP10740087 A JP 10740087A JP S63271952 A JPS63271952 A JP S63271952A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- substrate
- nitride film
- side walls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 230000000717 retained effect Effects 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 102000004190 Enzymes Human genes 0.000 description 1
- 108090000790 Enzymes Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000394600 Viola vallicola Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000276 sedentary effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔座業上の利用分野）
本発明は、半導体装置の製造ヵ法に関し、特に素子の絶
嫌分離技術、中でも酵電体分離技術に関するものである
。
嫌分離技術、中でも酵電体分離技術に関するものである
。
従来、素子の絶縁分離法としてはＰＮ接合分離法が一般
的でよく用いられているが、最近、素子及び素子間の分
離領域の微細化にともない、選択酸化法やアイソブレー
ナ法、ごく最近では溝を掘シこの溝を絶縁物で充填して
分離領域を形成する誘電体分離法（トレンチアイソレー
ン！ン法）などが開発され実用化されている。
的でよく用いられているが、最近、素子及び素子間の分
離領域の微細化にともない、選択酸化法やアイソブレー
ナ法、ごく最近では溝を掘シこの溝を絶縁物で充填して
分離領域を形成する誘電体分離法（トレンチアイソレー
ン！ン法）などが開発され実用化されている。
上述した様に従来の素子分離方法は、いずれも素子の底
部はＰＮ接合分離を有しておシ、必然的に寄生谷菫が入
シ込む欠点を有している。また、最も進んだ素子分離技
術である誘電体分離法でも、素子間を絶縁物で分離し℃
いるのは素子の側面のみであり、素子の底部はＰＮ接合
分離を残しているため、素子間のリーク電流防止のため
反転防止層を設ける必要があるという欠点を有している
。
部はＰＮ接合分離を有しておシ、必然的に寄生谷菫が入
シ込む欠点を有している。また、最も進んだ素子分離技
術である誘電体分離法でも、素子間を絶縁物で分離し℃
いるのは素子の側面のみであり、素子の底部はＰＮ接合
分離を残しているため、素子間のリーク電流防止のため
反転防止層を設ける必要があるという欠点を有している
。
つまり、従来の素子分離技術では素子を完全絶縁分離で
きないという欠点がある。
きないという欠点がある。
上述した従来の菓子分離力法は、基板面に対して縦方向
の誘電体分離であるのに対し、本発明は、溝の下部側面
を選択酸化すること忙よシ、基板面に対して横方向の誘
電体分離を行ない、素子を完全絶縁分離するという内容
な禍する。
の誘電体分離であるのに対し、本発明は、溝の下部側面
を選択酸化すること忙よシ、基板面に対して横方向の誘
電体分離を行ない、素子を完全絶縁分離するという内容
な禍する。
本発明の半導体装置の製造方法は、基板の一王表面上に
厚い酸化膜を形成する工程と、その酸化膜を選択エツチ
ングする工程と、その酸化膜をマスクとして４６を異方
性エツチングして溝を形成する工程と、溝の側面及び底
面に薄い酸化膜を形成する工程と、窒化膜を被層又は成
長する工程と、異方性エッチングにより溝の側面に窒化
膜を残し、碑の底面と上部の窒化膜を除去する工程と、
牌の底面の酸化膜を除去した後貴び基板を異方性エツチ
ングする工程と、前記窒化膜をマスクとして溝側面な選
択的に酸化する工程を有している〇本発明は、上記工程
の後、素子の側面を誘電体分離することで、素子の完全
絶縁分離を容易に実現することができる。
厚い酸化膜を形成する工程と、その酸化膜を選択エツチ
ングする工程と、その酸化膜をマスクとして４６を異方
性エツチングして溝を形成する工程と、溝の側面及び底
面に薄い酸化膜を形成する工程と、窒化膜を被層又は成
長する工程と、異方性エッチングにより溝の側面に窒化
膜を残し、碑の底面と上部の窒化膜を除去する工程と、
牌の底面の酸化膜を除去した後貴び基板を異方性エツチ
ングする工程と、前記窒化膜をマスクとして溝側面な選
択的に酸化する工程を有している〇本発明は、上記工程
の後、素子の側面を誘電体分離することで、素子の完全
絶縁分離を容易に実現することができる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
この実施例では巾２μ深さ２μ長さ数μのはぼ立方体の
素子領域を素子間隔２μでｎ型のンリコン基板から完全
絶縁分離する場合について説明する。
素子領域を素子間隔２μでｎ型のンリコン基板から完全
絶縁分離する場合について説明する。
まずｎ型のンリコン基板１０１に熱酸化等によシｓ ｏ
ｏ ｏＸの淳さのンリコン酸化［１０２を形成し、フ
ォトレジス）１０３を塗布した後写真食刻法によ、り
ｒｌ ２μのパターンを２μの間隔で形成し、素子領域
以外のシリコン酸化膜をエツチング除去する（第１図（
ａ））。次にフォトレジスト１０３及びシリコン酸化膜
１０２をマスクとしてｎ型シリコン基板１０１を２μの
深さに達するまで几ＩＥ（リアクティブイオン千、チン
グ）でエツチングする（第１図（ｂ））。フォトレジス
ト１０３を除去した後、厚さ４００ｘのシリコン酸化膜
を熱酸化等によシ形成し、さらに１２０ＯＡの厚さのシ
リコン窒化膜１０４を気相成長によシ形成する（第１図
（Ｃ））。続いてＲＩＥにてシリコン窒化膜１０４をエ
ツチングすると、素子領域上部と溝底部のンリコン窒化
１１ｇ１０４のみがエツチングされ、＃側面のシリコン
窒化膜はエツチングされずＩｃ残る。
ｏ ｏＸの淳さのンリコン酸化［１０２を形成し、フ
ォトレジス）１０３を塗布した後写真食刻法によ、り
ｒｌ ２μのパターンを２μの間隔で形成し、素子領域
以外のシリコン酸化膜をエツチング除去する（第１図（
ａ））。次にフォトレジスト１０３及びシリコン酸化膜
１０２をマスクとしてｎ型シリコン基板１０１を２μの
深さに達するまで几ＩＥ（リアクティブイオン千、チン
グ）でエツチングする（第１図（ｂ））。フォトレジス
ト１０３を除去した後、厚さ４００ｘのシリコン酸化膜
を熱酸化等によシ形成し、さらに１２０ＯＡの厚さのシ
リコン窒化膜１０４を気相成長によシ形成する（第１図
（Ｃ））。続いてＲＩＥにてシリコン窒化膜１０４をエ
ツチングすると、素子領域上部と溝底部のンリコン窒化
１１ｇ１０４のみがエツチングされ、＃側面のシリコン
窒化膜はエツチングされずＩｃ残る。
さらに連続的にＲＩＥＫて又は別途バ、ファード弗酸等
により４底部の４００１の厚さのシリコン酸化膜１０２
を工、−チング除去する（第１図（ｄ））。
により４底部の４００１の厚さのシリコン酸化膜１０２
を工、−チング除去する（第１図（ｄ））。
この俵、再びＲＩＥＫてｎｆｊｌシリコン＆板１０１を
さらＫｌμエツチングする（第１図（ｅ））。この様に
してｎ型シリコン基＆１０１に形成した巾２μ深さ３μ
の溝の側面の下部１μの領域と溝低部を、シリコン窒化
膜１０４をマスクに選択的に素子領域の中央に達するま
で酸化する（第１図（ｆ））。
さらＫｌμエツチングする（第１図（ｅ））。この様に
してｎ型シリコン基＆１０１に形成した巾２μ深さ３μ
の溝の側面の下部１μの領域と溝低部を、シリコン窒化
膜１０４をマスクに選択的に素子領域の中央に達するま
で酸化する（第１図（ｆ））。
この後、素子間の４を、気相成長によってシリコン酸化
膜やポリンリコン等のａ電体で堀め、表面を平坦化する
ことで梁子領域をｎ型７リコン基板より完全絶縁分離す
ることができる。
膜やポリンリコン等のａ電体で堀め、表面を平坦化する
ことで梁子領域をｎ型７リコン基板より完全絶縁分離す
ることができる。
本実施例ではＩｓ側面を選択酸化する時、同時に碑底面
も酸化しているが、他の方法を用いて酸化しない様にし
ても艮い。また本実施例では巾２μＲさ２μの素子領域
を素子間隔２μでｎ型７リコン基板よシ完全絶縁分離す
る場合九ついて説明したが、寸法につ−ては何μでも良
い。また溝側面の下部の選択酸化される領域を１μとし
たが、これも何μでも良い。また、本実施例ではｎ型シ
リコン基板を用いて説明したが、これもｐ型でもノンド
ーグの７リコン基板でも又はゲルマニウム基板でもガリ
ウムヒ素基板でも良く、あらゆる元素又は化合物の基板
でも良い。
も酸化しているが、他の方法を用いて酸化しない様にし
ても艮い。また本実施例では巾２μＲさ２μの素子領域
を素子間隔２μでｎ型７リコン基板よシ完全絶縁分離す
る場合九ついて説明したが、寸法につ−ては何μでも良
い。また溝側面の下部の選択酸化される領域を１μとし
たが、これも何μでも良い。また、本実施例ではｎ型シ
リコン基板を用いて説明したが、これもｐ型でもノンド
ーグの７リコン基板でも又はゲルマニウム基板でもガリ
ウムヒ素基板でも良く、あらゆる元素又は化合物の基板
でも良い。
第２図は本発明の実施例２の縦断面図である。
溝の側面のみにシリコン窒化膜を残して再びＲＩＥにて
ｎｆＪｌシリコン基板を１μ工、チングするまで（第１
図（ｅ））は前記実施例１と同様である。この後、ｎ型
不純物、たとえばリンを熱拡散又はイオン注入により溝
側面の下部及び低面のンリコン表面から拡散又は注入を
行ない、さらに適当な温度にて適当な時間リンをｎ型７
リコン基板へ押込みｎ＋層２０５を形成する（第２図（
ａ））。続いて実施例１と同様に隣の側面の下部１μの
領域をンリコン窒化膜２０４をマスクに選択的に素子領
域の中央に達するまで飯化する（第２図（ｂ））。以下
実施列１と同様に溝を誘電体で埋め平坦化して素子領域
をｎ型シリコン基板より完全絶縁分離する。
ｎｆＪｌシリコン基板を１μ工、チングするまで（第１
図（ｅ））は前記実施例１と同様である。この後、ｎ型
不純物、たとえばリンを熱拡散又はイオン注入により溝
側面の下部及び低面のンリコン表面から拡散又は注入を
行ない、さらに適当な温度にて適当な時間リンをｎ型７
リコン基板へ押込みｎ＋層２０５を形成する（第２図（
ａ））。続いて実施例１と同様に隣の側面の下部１μの
領域をンリコン窒化膜２０４をマスクに選択的に素子領
域の中央に達するまで飯化する（第２図（ｂ））。以下
実施列１と同様に溝を誘電体で埋め平坦化して素子領域
をｎ型シリコン基板より完全絶縁分離する。
実施例２では、素子領域の下部にｎ＋１−が形成される
ためエピタキシャル成長でよく用いられる埋込層と同じ
機能を持つｎ＋層が形成されるため、Ｒｓｃの改善等ト
ランジスタ時性を改善することができる。また、ｎ＋饋
域の酸化速度はｎ−領域よりも速いため酸化時間を短縮
又は酸化温度を低温化できる効果もおる〇 〔発明の効果〕 以上説明したように本発明は溝の側面のみに７リコン窒
化膜を形成した後ざらに溝を深く工、チングすることに
より、溝の下部を選択酸化して、素子を基板よシ完全絶
縁分離できる効果がある。
ためエピタキシャル成長でよく用いられる埋込層と同じ
機能を持つｎ＋層が形成されるため、Ｒｓｃの改善等ト
ランジスタ時性を改善することができる。また、ｎ＋饋
域の酸化速度はｎ−領域よりも速いため酸化時間を短縮
又は酸化温度を低温化できる効果もおる〇 〔発明の効果〕 以上説明したように本発明は溝の側面のみに７リコン窒
化膜を形成した後ざらに溝を深く工、チングすることに
より、溝の下部を選択酸化して、素子を基板よシ完全絶
縁分離できる効果がある。
第１図は本発明の実施例１を示す縦断面図、第２図は、
実施例２を示す縦断面図である。 １０１．２０１・・・・・・ｎ型シリコン基板、１０２
゜２０２・・・・・・ンリコン酸化［，１０３・・・・
・・フォトレジスト、１０４．２０４・・・・・・７リ
コン窒化膜、２０５・・・・・・ｎ土層。 代理人 弁理士 内 原 晋 箭１面 第１図
実施例２を示す縦断面図である。 １０１．２０１・・・・・・ｎ型シリコン基板、１０２
゜２０２・・・・・・ンリコン酸化［，１０３・・・・
・・フォトレジスト、１０４．２０４・・・・・・７リ
コン窒化膜、２０５・・・・・・ｎ土層。 代理人 弁理士 内 原 晋 箭１面 第１図
Claims (1)
- 基板の一主表面上に厚い酸化膜を形成する工程と、そ
の酸化膜を選択エッチングする工程と、その酸化膜をマ
スクとして基板を異方性エッチングして溝を形成する工
程と、溝の側面及び底面に薄い酸化膜を形成する工程と
、窒化膜を被着又は成長する工程と、異方性エッチング
により溝の側面に窒化膜を残し、溝の底面と上部の窒化
膜を除去する工程と、溝の底面の酸化膜を除去した後再
び基板を異方性エッチングする工程と、前記窒化膜をマ
スクとして溝側面及び底面を選択的に酸化する工程を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740087A JPS63271952A (ja) | 1987-04-28 | 1987-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740087A JPS63271952A (ja) | 1987-04-28 | 1987-04-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63271952A true JPS63271952A (ja) | 1988-11-09 |
Family
ID=14458188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10740087A Pending JPS63271952A (ja) | 1987-04-28 | 1987-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63271952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528797B1 (ko) * | 1999-06-30 | 2005-11-15 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
| JP2013048161A (ja) * | 2011-08-29 | 2013-03-07 | Citizen Holdings Co Ltd | 半導体装置の製造方法 |
| CN103515287A (zh) * | 2012-06-21 | 2014-01-15 | 奇力光电科技股份有限公司 | 隔离沟槽制造方法及发光装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201444A (ja) * | 1985-03-04 | 1986-09-06 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-04-28 JP JP10740087A patent/JPS63271952A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201444A (ja) * | 1985-03-04 | 1986-09-06 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528797B1 (ko) * | 1999-06-30 | 2005-11-15 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
| JP2013048161A (ja) * | 2011-08-29 | 2013-03-07 | Citizen Holdings Co Ltd | 半導体装置の製造方法 |
| CN103515287A (zh) * | 2012-06-21 | 2014-01-15 | 奇力光电科技股份有限公司 | 隔离沟槽制造方法及发光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0004298B1 (en) | Method of fabricating isolation of and contact to burried layers of semiconductor structures | |
| US5308786A (en) | Trench isolation for both large and small areas by means of silicon nodules after metal etching | |
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5920108A (en) | Late process method and apparatus for trench isolation | |
| US5872044A (en) | Late process method for trench isolation | |
| US4876214A (en) | Method for fabricating an isolation region in a semiconductor substrate | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| JPH02260660A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6212660B2 (ja) | ||
| JPS63271952A (ja) | 半導体装置の製造方法 | |
| JPS6080244A (ja) | 半導体装置の素子分離方法 | |
| EP0239384A3 (en) | Process for isolating semiconductor devices on a substrate | |
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JPH01199447A (ja) | 感光性記録材料の処理方法 | |
| KR100203894B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| EP0236811A2 (en) | Method of manufacturing semiconductor device | |
| JPS62213258A (ja) | 半導体装置の製造方法 | |
| JPS60137037A (ja) | 半導体装置の製造方法 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH0334655B2 (ja) | ||
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 |