KR20040060417A - 반도체소자의 소자분리방법 - Google Patents

반도체소자의 소자분리방법 Download PDF

Info

Publication number
KR20040060417A
KR20040060417A KR1020020087208A KR20020087208A KR20040060417A KR 20040060417 A KR20040060417 A KR 20040060417A KR 1020020087208 A KR1020020087208 A KR 1020020087208A KR 20020087208 A KR20020087208 A KR 20020087208A KR 20040060417 A KR20040060417 A KR 20040060417A
Authority
KR
South Korea
Prior art keywords
nitride film
oxide film
pad
film
device isolation
Prior art date
Application number
KR1020020087208A
Other languages
English (en)
Inventor
정성웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020087208A priority Critical patent/KR20040060417A/ko
Publication of KR20040060417A publication Critical patent/KR20040060417A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리 방법에 관한 것으로서, 트랜치면과 필드산화막의 사이에 질화막을 형성하고, 후속 공정에서 상기 질화막을 산화시켜 부피를 팽창시켜 필드산화막 중앙 부분의 심을 제거하였으므로, 심에 의한 후속 도전배선의 단락 불량이나, 소자분리 불량등이 방지되어 공정수율 및 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 소자분리방법{Method for device isolation of semiconductor device}
본 발명은 반도체소자의 소자분리 방법에 관한 것으로서, 특히 얕은 트랜치 소자분리(shallow trench isolation; 이하 STI라 칭함) 공정에서 소자분리산화막의 심을 억제하여 후속 공정에서의 불량발생을 방지하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 방법에 관한 것이다.
일반적으로 반도체소자는 소자가 형성되는 활성영역과, 이들을 분리하는 소자분리 영역으로 구분할 수 있으며, 소자분리영역이 소자의 전체 면적에서 차지하는 비율이 크므로 소자의 고집적화를 위해서는 소자분리영역의 축소가 필요하다.
고집적 소자에서는 기판에 얕은 트랜치를 형성하고 이를 절연막으로 메우는 STI 방법이 많이 사용되고 있다.
도 1은 종래 기술에 따른 반도체소자의 단면도이다.
먼저, 반도체기판(10)상에 패드산화막(12)과 패드질화막(14)을 순차적으로 형성하고, 소자분리 마스크(도시되지 않음)를 이용한 사진식각 공정으로 상기 패드질화막(14)과 패드산화막(12)을 식각하여 패드질화막(14) 패턴과 패드산화막(12) 패턴을 형성한다.
그다음 상기 패드질화막(14) 패턴에 의해 노출되어있는 반도체기판(10)을 일정 깊이 식각하여 트랜치(16)를 형성하고, 상기 구조의 전표면에 필드산화막(18)을 도포하여 트랜치(16)를 메운 후, 화학-기계적 연마(chemical mechanical polishing ; 이하 CMP라 칭함) 등의 방법으로 상기 필드산화막(18)을 평탄화시킨다.
그후, 상기 남아있는 패드질화막(14)을 제거하고, 상기 패드산화막(12)을 제거한다. 여기서 상기 필드산화막(18)의 중앙부분에 산화막 미충진부인 심(20)이 형성된다.
상기와 같은 종래 기술에 따른 반도체 소자의 제조방법은 STI 공정에서 필드산화막으로 오존-TEOS 산화막이나 고밀도 플라즈마 화학기상증착 산화막이 사용되는데, 이러한 산화막들의 단차피복성 부족으로 인하여 소자분리 영역의 중앙부분에 보이드인 심이 형성되며, 이러한 보이드에 의해 후속 데이터 라인 형성 공정시 데이터 라인들간에 단락이 발생하거나, 소자분리 특성이 저하되어 소자의 동작 특성이 저하되는 등의 문제점이 있다.
이러한 문제점을 해결하기 위하여 유동성이 큰 SOD(spin on dielectric) 절연막을 필드산화막으로 사용하기도한다.
그러나 상기 SOD는 유동성이 우수하여 매립 특성은 우수하나, 산화막의 밀도가 떨어져 후속 식각 및 세정 공정시 절연막의 손상이 심하게 일어나고, 임플란트 공정시 절연막 내로의 이온침투로 인하여 소자 특성이 떨어지는 등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 STI 공정시 트랜치의 측벽에 질화막을 형성하고, 산화막을 매립한 후 상기 질화막을 산화시켜 부피를 팽창시켜 산화막에 형성된 심을 제거하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 반도체소자의 단면도.
도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 제조공정도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 반도체기판 12 : 패드산화막
14 : 패드질화막 16 : 트랜치
18 : 필드산화막 20 : 심
22 : 산화막 24 : 질화막
본발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본발명에 따른 반도체소자 제조방법의 특징은,
반도체기판상에 패드산화막과 패드질화막을 순차적으로 형성하는 공정과,
상기 패드질화막과 패드산화막을 소자분리마스크를 이용한 패턴닝 공정으로 선택 식각하여 반도체기판의 소자분리영역으로 예정되어있는 부분을 노출시키는 패드질화막 패턴을 형성하는 공정과,
상기 패드질화막에 의해 노출되어있는 반도체기판을 일정 두께 식각하여 트랜치를 형성하는 공정과,
상기 구조의 전표면에 질화막과 필드산화막을 형성하는 공정과,
상기 질화막을 산화시켜 부피를 팽창시켜 심을 제거하는 공정과,
상기 필드산화막을 평탄화하는 공정을 구비함에 있다.
또한 본 발명의 다른 특징은, 상기 질화막의 하부의 트랜치면에 산화막을 형성하고, 상기 질화막은 10∼500Å 두께로 형성하며, 상기 필드산화막은 0∼800℃에서 형성하고, 상기 질화막이나 필드산화막 형성전에 CHxFy, SiCxHy, SiOxCy, Ar, He, N2, H2O, H2O2, NH3및 O2가스로 이루어지는 군에서 임의로 선택되는 하나의 가스 플라즈마로 표면 처리를 100∼1000W, 2∼300초 실시하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 소자분리 방법에 관하여 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 제조공정도이다.
먼저, 실리콘 웨이퍼등의 반도체기판(10)상에 소자분리 마스크(도시되지 않음)를 이용하여 패턴닝된 패드질화막(14) 패턴과 패드산화막(12) 패턴을 형성하고, 상기 패드질화막(14) 패턴에 의해 노출되어있는 반도체기판(10)을 일정 깊이 식각하여 트랜치(16)를 형성한다. (도 2a 참조)
그다음 상기 노출되어있는 반도체기판(10)을 산화시켜 산화막(22)을 형성하고, 상기 구조의 전표면에 질화막(24)을 형성한 후, 상기 구조의 전표면에 저압 화학기상증착이나 대기압 화학기상증착등의 방법으로 필드산화막(18)을 형성한다. 여기서 상기 산화막(22) 형성 공정은 생략될 수도 있으며, 상기 질화막(24)은 NH3또는 N2가스를 실리콘 소스 가스와 혼합하여 10∼1000Å 정도 두께로 저압 화학기상증착 방법으로 형성하고, 상기 질화막(24) 상부에 O2, O3를 포함하는 기체를 이용하여 실리콘 절연막을 형성하는 공정을 개재시킬수도 있으며,
상기 필드산화막(18)은 N2, N2O, NH3, O2, O3, Ar, TEOS 및 Si을 포함하는 중화학 유기물을 원료기체에로 하여 저압 화학기상증착이나 대기압 화학기상증착 방법으로 단차피복성이 0.7 이상이 되도록 0∼800℃에서 형성하며, 그 중앙에 심(20)이 형성된다.
또한 상기 질화막(24)이나 필드산화막(18) 형성전에 접착력 및 갭필 능력 향상을 위하여 CHxFy, SiCxHy, SiOxCy, Ar, He, N2, H2O, H2O2, NH3또는 O2가스 플라즈마 처리를 100∼1000W에서, 2∼300초 정도 실시할 수도 있다. (도 2b 참조).
그후, 상기 반도체기판(10)을 산소, 수소 및 스팀의 혼합 가스 분위기에서 열처리하여 상기 질화막(24)을 산화막(26)으로 변환시키면, 그 부피가 약 2배 정도 팽창하여 필드산화막(18) 중앙부의 심(20)이 제거된다. 여기서 상기 산화 공정은 급속열처리장치 또는 로에서 0.1∼10기압에서 N2, Ar, He, N2O, O2, H2또는 H2O를 포함하는 분위기에서 600∼1200℃ 의 온도에서 실시하여 질화막(24)의 잔류 두께가 0∼400Å 정도가 되도록한다. (도 2c 참조).
그다음 상기 필드산화막(18)의 상부를 화학-기계적 연마(이하 CMP라 칭함) 나 에치백등의 방법으로 평탄화시켜 패드질화막(14) 패턴 상부를 노출시킨 후, 패드질화막(14) 패턴을 제거한다. (도 2d 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 소자분리 방법은, 트랜치면과 필드산화막의 사이에 질화막을 형성하고, 후속 공정에서 상기 질화막을 산화시켜 부피를 팽창시켜 필드산화막 중앙 부분의 심을 제거하였으므로, 심에 의한 후속 도전배선의 단락 불량이나, 소자분리 불량등이 방지되어 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 반도체기판상에 패드산화막과 패드질화막을 순차적으로 형성하는 공정과,
    상기 패드질화막과 패드산화막을 소자분리마스크를 이용한 패턴닝 공정으로 선택 식각하여 반도체기판의 소자분리영역으로 예정되어있는 부분을 노출시키는 패드질화막 패턴을 형성하는 공정과,
    상기 패드질화막에 의해 노출되어있는 반도체기판을 일정 두께 식각하여 트랜치를 형성하는 공정과,
    상기 구조의 전표면에 질화막과 필드산화막을 형성하는 공정과,
    상기 질화막을 산화시켜 부피를 팽창시켜 심을 제거하는 공정과,
    상기 필드산화막을 평탄화하는 공정을 구비하는 반도체소자의 소자분리 방법.
  2. 제 1 항에 있어서,
    상기 질화막의 하부의 트랜치면에 산화막을 형성하는 공정은 구비하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
  3. 제 1 항에 있어서,
    상기 질화막은 10∼500Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
  4. 제 1 항에 있어서,
    상기 필드산화막은 0∼800℃에서 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
  5. 제 1 항에 있어서,
    상기 질화막이나 필드산화막 형성전에 CHxFy, SiCxHy, SiOxCy, Ar, He, N2, H2O, H2O2, NH3및 O2가스로 이루어지는 군에서 임의로 선택되는 하나의 가스 플라즈마로 표면 처리를 100∼1000W, 2∼300초 실시하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
  6. 제 1 항에 있어서,
    상기 산화 공정은 급속열처리장치 또는 로에서 0.1∼10기압에서 N2, Ar, He, N2O, O2, H2및 H2O로 이루어지는 군에서 선택되는 하나의 가스를 포함하는 분위기에서 600∼1200℃ 의 온도에서 실시하여 질화막의 잔류 두께가 0∼400Å 가 되도록하는 것을 특징으로 하는 반도체소자의 소자분리방법.
KR1020020087208A 2002-12-30 2002-12-30 반도체소자의 소자분리방법 KR20040060417A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087208A KR20040060417A (ko) 2002-12-30 2002-12-30 반도체소자의 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087208A KR20040060417A (ko) 2002-12-30 2002-12-30 반도체소자의 소자분리방법

Publications (1)

Publication Number Publication Date
KR20040060417A true KR20040060417A (ko) 2004-07-06

Family

ID=37352322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087208A KR20040060417A (ko) 2002-12-30 2002-12-30 반도체소자의 소자분리방법

Country Status (1)

Country Link
KR (1) KR20040060417A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613459B1 (ko) * 2005-04-04 2006-08-17 주식회사 하이닉스반도체 반도체소자의 트랜치 소자분리막 형성방법
KR20180005630A (ko) * 2016-07-06 2018-01-16 에이에스엠 아이피 홀딩 비.브이. 쉼 또는 보이드 없이 트렌치 내에 충전된 막 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613459B1 (ko) * 2005-04-04 2006-08-17 주식회사 하이닉스반도체 반도체소자의 트랜치 소자분리막 형성방법
KR20180005630A (ko) * 2016-07-06 2018-01-16 에이에스엠 아이피 홀딩 비.브이. 쉼 또는 보이드 없이 트렌치 내에 충전된 막 형성 방법

Similar Documents

Publication Publication Date Title
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
JP2004179614A (ja) 半導体装置の製造方法
KR20070072408A (ko) 강하고 얕은 트렌치 절연 구조들 및 얕은 트렌치 절연구조물들을 형성하는 방법
US20070077723A1 (en) Method of forming shallow trench isolation in a semiconductor device
KR20040060417A (ko) 반도체소자의 소자분리방법
KR100448232B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100731090B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100460770B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP2000353688A (ja) 半導体装置の製造方法
KR20110024513A (ko) 반도체 소자 제조 방법
KR20010073704A (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR100620711B1 (ko) 폴리머를 제거할 수 있는 접속 구멍 형성 방법 및 이를이용한 반도체 소자의 제조 방법
KR100801724B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100826776B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100548573B1 (ko) 부분적 산화공정을 이용한 반도체소자의 소자분리막형성방법
KR100567747B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR100419753B1 (ko) 반도체소자의 소자분리막 형성방법
KR100492776B1 (ko) 반도체소자의 제조방법
KR100523642B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20020018875A (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20040004873A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application