JPH0815182B2 - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JPH0815182B2 JPH0815182B2 JP3054600A JP5460091A JPH0815182B2 JP H0815182 B2 JPH0815182 B2 JP H0815182B2 JP 3054600 A JP3054600 A JP 3054600A JP 5460091 A JP5460091 A JP 5460091A JP H0815182 B2 JPH0815182 B2 JP H0815182B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- oxide film
- spacer
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002955 isolation Methods 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 73
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 49
- 125000006850 spacer group Chemical group 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 238000009933 burial Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の素子分離方
法に係り、特に素子分離領域を最小化しうる半導体装置
の素子分離方法に関する。
法に係り、特に素子分離領域を最小化しうる半導体装置
の素子分離方法に関する。
【０００２】
【従来の技術】最近、半導体装置の高集積化の傾向につ
れ、微細化技術の中の重要な項目である素子分離領域の
縮小に関する研究が活発になされつつある。特に、大容
量メモリでは素子分離寸法がメモリセルサイズを定める
大きな要因になっている。
れ、微細化技術の中の重要な項目である素子分離領域の
縮小に関する研究が活発になされつつある。特に、大容
量メモリでは素子分離寸法がメモリセルサイズを定める
大きな要因になっている。
【０００３】素子分離技術として、従来は一般に半導体
基板上に選択的に厚いフィールド酸化膜を成長させて分
離領域を形成するＬＯＣＯＳ(Local Oxidation of Sili
con)法が使用されて来たが、選択酸化時バーズビーク
（bird's beak)という酸化膜領域が分離領域で素子領域
に形成され、分離領域の寸法を拡大させて高集積化の問
題点として指摘され、このバーズビークを縮小するため
の技術としてＳＩＬＯ（Sealed Interface Local Oxida
tion）などの方法が登場した。
基板上に選択的に厚いフィールド酸化膜を成長させて分
離領域を形成するＬＯＣＯＳ(Local Oxidation of Sili
con)法が使用されて来たが、選択酸化時バーズビーク
（bird's beak)という酸化膜領域が分離領域で素子領域
に形成され、分離領域の寸法を拡大させて高集積化の問
題点として指摘され、このバーズビークを縮小するため
の技術としてＳＩＬＯ（Sealed Interface Local Oxida
tion）などの方法が登場した。
【０００４】図１（Ａ）ないし図１（Ｄ）は従来のＳＩ
ＬＯ方法を用いた素子分離領域の形成工程を図示した工
程順序図である。
ＬＯ方法を用いた素子分離領域の形成工程を図示した工
程順序図である。
【０００５】図１（Ａ）を参照すれば、半導体基板１０
上に１００〜３００Å程度の第１窒化シリコン膜１１を
成長させた後、その上に低圧ＣＶＤ法により３００〜７
００Å程度の酸化膜１２と１０００〜２０００Å程度の
第２窒化シリコン膜１３を順次に形成する。次いで、素
子形成領域を限定するために通常的な写真蝕刻によりこ
の第１窒化シリコン膜１１、酸化膜１２及び第２窒化シ
リコン膜１３を選択的にエッチングして開口部を形成す
る。
上に１００〜３００Å程度の第１窒化シリコン膜１１を
成長させた後、その上に低圧ＣＶＤ法により３００〜７
００Å程度の酸化膜１２と１０００〜２０００Å程度の
第２窒化シリコン膜１３を順次に形成する。次いで、素
子形成領域を限定するために通常的な写真蝕刻によりこ
の第１窒化シリコン膜１１、酸化膜１２及び第２窒化シ
リコン膜１３を選択的にエッチングして開口部を形成す
る。
【０００６】図１（Ｂ）はチャネルストップ層１４の形
成工程を図示したものであって、半導体基板と同一の導
電型の不純物をイオン注入してチャネルストップ層１４
を形成する。
成工程を図示したものであって、半導体基板と同一の導
電型の不純物をイオン注入してチャネルストップ層１４
を形成する。
【０００７】図１（Ｃ）はフィールド酸化膜１５の形成
工程を図示したものであって、１０００℃の高温で４０
００〜８０００Å程度のフィールド酸化膜１５を成長さ
せる。
工程を図示したものであって、１０００℃の高温で４０
００〜８０００Å程度のフィールド酸化膜１５を成長さ
せる。
【０００８】図１（Ｄ）を参照すれば、半導体基板を選
択的に酸化させるために用いた第２窒化シリコン膜１
３、酸化膜１２及び第１窒化シリコン膜１１を順次に除
去して素子分離工程を完成する。
択的に酸化させるために用いた第２窒化シリコン膜１
３、酸化膜１２及び第１窒化シリコン膜１１を順次に除
去して素子分離工程を完成する。
【０００９】
【発明が解決しようとする課題】しかし、前述した従来
のＳＩＬＯ方法を利用した素子分離法においてはフィー
ルド酸化膜と半導体基板の境界面を通じて生じる素子間
のパンチスルーを防止するために高濃度の不純物をイオ
ン注入することになるが、この時、チャネルストップ層
のうち特に高濃度領域と隣接したチャネルストップ層の
縁の不純物の濃度が高くて接合破壊電圧（Junction Bre
akidown Voltage)を低下させる短所があった。
のＳＩＬＯ方法を利用した素子分離法においてはフィー
ルド酸化膜と半導体基板の境界面を通じて生じる素子間
のパンチスルーを防止するために高濃度の不純物をイオ
ン注入することになるが、この時、チャネルストップ層
のうち特に高濃度領域と隣接したチャネルストップ層の
縁の不純物の濃度が高くて接合破壊電圧（Junction Bre
akidown Voltage)を低下させる短所があった。
【００１０】従って、本発明の目的は前述したような従
来の技術の問題点を解決するため、高濃度のチャネルス
トップ層による接合破壊電圧の低下が防止できる半導体
装置の素子分離方法を提供することである。
来の技術の問題点を解決するため、高濃度のチャネルス
トップ層による接合破壊電圧の低下が防止できる半導体
装置の素子分離方法を提供することである。
【００１１】また、本発明の他の目的は有効素子分離距
離を長くさせながらパンチスルーが防止できる半導体装
置の素子分離方法を提供することである。
離を長くさせながらパンチスルーが防止できる半導体装
置の素子分離方法を提供することである。
【００１２】
【課題を解決するための手段】前述した目的を達成する
ため、本発明の方法は、半導体基板上に第１窒化シリコ
ン膜、酸化膜及び第２窒化シリコン膜を順次に形成した
後、素子間の分離のための領域を限定するために前記第
２窒化シリコン膜と前記酸化膜に開口部を形成する工程
と、前記第１窒化シリコン膜が露出するように前記開口
部の縁にスペーサを形成し不純物をイオン注入する工程
と、前記第１窒化シリコン膜の露出された部分を除去し
た後前記スペーサを除去する工程と、フィールド酸化膜
を成長させ前記第２窒化シリコン膜、酸化膜及び第１窒
化シリコン膜を順次に除去する工程を具備してなること
を特徴とする。
ため、本発明の方法は、半導体基板上に第１窒化シリコ
ン膜、酸化膜及び第２窒化シリコン膜を順次に形成した
後、素子間の分離のための領域を限定するために前記第
２窒化シリコン膜と前記酸化膜に開口部を形成する工程
と、前記第１窒化シリコン膜が露出するように前記開口
部の縁にスペーサを形成し不純物をイオン注入する工程
と、前記第１窒化シリコン膜の露出された部分を除去し
た後前記スペーサを除去する工程と、フィールド酸化膜
を成長させ前記第２窒化シリコン膜、酸化膜及び第１窒
化シリコン膜を順次に除去する工程を具備してなること
を特徴とする。
【００１３】
【作用】本発明は前述した第１窒化シリコン膜の露出さ
れた部分及びスペーサの除去工程において、第１窒化シ
リコン膜及び半導体基板の一部まで除去した後、スペー
サを除去することもできる。従って、蝕刻される半導体
基板の深さを調節してこの後のフィールド酸化膜の埋没
程度が調節でき、特にフィールド酸化膜の埋没程度を増
加させることによって有効素子分離方法が長くできる。
れた部分及びスペーサの除去工程において、第１窒化シ
リコン膜及び半導体基板の一部まで除去した後、スペー
サを除去することもできる。従って、蝕刻される半導体
基板の深さを調節してこの後のフィールド酸化膜の埋没
程度が調節でき、特にフィールド酸化膜の埋没程度を増
加させることによって有効素子分離方法が長くできる。
【００１４】
【実施例】以下、本発明を添付した図面を参照して詳細
に説明する。
に説明する。
【００１５】図２（Ａ）ないし図２（Ｅ）は本発明によ
る素子分離領域の形成工程を図示した一実施例の工程順
序図である。
る素子分離領域の形成工程を図示した一実施例の工程順
序図である。
【００１６】図２（Ａ）を参照すれば、半導体基板２０
上に１００〜３００Å程度の第１窒化シリコン膜２１を
成長させた後、その上に低圧ＣＶＤ法により３００〜７
００Å程度の酸化膜２２と１０００〜２０００Å程度の
第２窒化シリコン膜２３を順次に形成した後、素子分離
領域を限定するために通常的な写真蝕刻法によって、第
２窒化シリコン膜２３及び酸化膜２２の一部をエッチン
グして開口部を形成する。
上に１００〜３００Å程度の第１窒化シリコン膜２１を
成長させた後、その上に低圧ＣＶＤ法により３００〜７
００Å程度の酸化膜２２と１０００〜２０００Å程度の
第２窒化シリコン膜２３を順次に形成した後、素子分離
領域を限定するために通常的な写真蝕刻法によって、第
２窒化シリコン膜２３及び酸化膜２２の一部をエッチン
グして開口部を形成する。
【００１７】図２（Ｂ）はスペーサ２４及びチャネルス
トップ層２５の形成工程を図示したもので、図２（Ａ）
工程後１５００〜２５００Å程度の酸化膜を形成した
後、異方性蝕刻してスペーサ２４を形成する。次いで、
スペーサをマスクとして用いて半導体基板２０と同一の
導電型の不純物をイオン注入してチャネルストップ層２
５を形成する。
トップ層２５の形成工程を図示したもので、図２（Ａ）
工程後１５００〜２５００Å程度の酸化膜を形成した
後、異方性蝕刻してスペーサ２４を形成する。次いで、
スペーサをマスクとして用いて半導体基板２０と同一の
導電型の不純物をイオン注入してチャネルストップ層２
５を形成する。
【００１８】図２（Ｃ）を参照すれば、第１窒化シリコ
ン膜２１の露出された部分を乾式蝕刻法で除去した後、
スペーサ２４を湿式蝕刻法で除去する。
ン膜２１の露出された部分を乾式蝕刻法で除去した後、
スペーサ２４を湿式蝕刻法で除去する。
【００１９】図２（Ｄ）はフィールド酸化膜２６の形成
工程を図示したもので、９５０〜１０００℃程度の高温
でフィールド酸化膜２６を成長させる。
工程を図示したもので、９５０〜１０００℃程度の高温
でフィールド酸化膜２６を成長させる。
【００２０】図２（Ｅ）を参照すれば、フィールド酸化
膜２６を選択的に成長させるために使用された第２窒化
シリコン膜２３、酸化膜及び第１窒化シリコン膜２１を
順次に除去して素子分離工程を完成する。
膜２６を選択的に成長させるために使用された第２窒化
シリコン膜２３、酸化膜及び第１窒化シリコン膜２１を
順次に除去して素子分離工程を完成する。
【００２１】このように酸化膜のスペーサを形成するこ
とによって、スペーサが不純物イオン注入時マスキング
の役割をしてチャネルストップ層の不純物イオンの注入
量が増加しても活性領域の高濃度領域とはスペーサほど
の距離を置くので、接合破壊電圧の低下が防止できる。
とによって、スペーサが不純物イオン注入時マスキング
の役割をしてチャネルストップ層の不純物イオンの注入
量が増加しても活性領域の高濃度領域とはスペーサほど
の距離を置くので、接合破壊電圧の低下が防止できる。
【００２２】図３（Ａ）ないし図３（Ｅ）は本発明によ
る素子分離領域の形成工程を図示した他の実施例の工程
順序図である。
る素子分離領域の形成工程を図示した他の実施例の工程
順序図である。
【００２３】図３（Ａ）は図２（Ａ）の工程と同じく、
半導体基板２０上に１００〜３００Å程度の第１窒化シ
リコン膜２１、３００〜７００Å程度の酸化膜及び１０
００〜２０００Å程度の第２窒化シリコン膜２３を順次
に形成させた後、素子分離領域を限定するために通常的
な写真蝕刻法によって第２窒化シリコン膜２３及び酸化
膜２２の一部をエッチングして開口部を形成する。
半導体基板２０上に１００〜３００Å程度の第１窒化シ
リコン膜２１、３００〜７００Å程度の酸化膜及び１０
００〜２０００Å程度の第２窒化シリコン膜２３を順次
に形成させた後、素子分離領域を限定するために通常的
な写真蝕刻法によって第２窒化シリコン膜２３及び酸化
膜２２の一部をエッチングして開口部を形成する。
【００２４】図３（Ｂ）はスペーサ２４及びチャネルス
トップ層２５の形成工程を図示したもので、図３（Ａ）
工程後１５００〜２５００Å程度の酸化膜を形成した
後、異方性蝕刻してスペーサ２４を形成する。次いで、
スペーサ２４の間の露出された第１窒化シリコン膜２１
及び半導体基板２０の一部まで乾式蝕刻法で除去した
後、スペーサ２４マスクとして用いて半導体基板２０と
同一の導電型の不純物をイオン注入してチャネルストッ
プ層２５を形成する。
トップ層２５の形成工程を図示したもので、図３（Ａ）
工程後１５００〜２５００Å程度の酸化膜を形成した
後、異方性蝕刻してスペーサ２４を形成する。次いで、
スペーサ２４の間の露出された第１窒化シリコン膜２１
及び半導体基板２０の一部まで乾式蝕刻法で除去した
後、スペーサ２４マスクとして用いて半導体基板２０と
同一の導電型の不純物をイオン注入してチャネルストッ
プ層２５を形成する。
【００２５】図３（Ｃ）はスペーサ２４の除去工程を図
示したもので、湿式蝕刻法でスペーサ２４を除去する。
示したもので、湿式蝕刻法でスペーサ２４を除去する。
【００２６】図３（Ｄ）はフィールド酸化膜２６の形成
工程を図示したもので、９５０〜１０００℃程度の高温
でフィールド酸化膜２６を成長させる。
工程を図示したもので、９５０〜１０００℃程度の高温
でフィールド酸化膜２６を成長させる。
【００２７】図３（Ｅ）を参照すれば、フィールド酸化
膜２６を選択的に成長させるために使用された第２窒化
シリコン膜２３、酸化膜２２及び第１窒化シリコン膜２
１を順次に除去することによって素子分離工程を完成す
る。
膜２６を選択的に成長させるために使用された第２窒化
シリコン膜２３、酸化膜２２及び第１窒化シリコン膜２
１を順次に除去することによって素子分離工程を完成す
る。
【００２８】このようにスペーサ形成工程後、半導体基
板の一部まで蝕刻して半導体基板の深さを調節すること
によって、フィールド酸化膜の埋没程度を増加させて有
効素子分離距離を増加させうる。
板の一部まで蝕刻して半導体基板の深さを調節すること
によって、フィールド酸化膜の埋没程度を増加させて有
効素子分離距離を増加させうる。
【００２９】図４（Ａ）ないし図４（Ｅ）は本発明によ
る素子分離領域の形成工程を図示したもう一つの実施例
の工程順序図である。
る素子分離領域の形成工程を図示したもう一つの実施例
の工程順序図である。
【００３０】図４（Ａ）を参照すれば、半導体基板２０
上に１００〜３００Å程度の第１窒化シリコン膜２１、
３００〜７００Å程度の酸化膜２２及び１０００〜２０
００Å程度の第２窒化シリコン膜２３を順次に形成させ
た後、通常的な写真蝕刻法によって第２窒化シリコン膜
２３及び酸化膜２２の一部をエッチングして開口部を形
成する。
上に１００〜３００Å程度の第１窒化シリコン膜２１、
３００〜７００Å程度の酸化膜２２及び１０００〜２０
００Å程度の第２窒化シリコン膜２３を順次に形成させ
た後、通常的な写真蝕刻法によって第２窒化シリコン膜
２３及び酸化膜２２の一部をエッチングして開口部を形
成する。
【００３１】図４（Ｂ）を参照すれば、図４（Ａ）工程
後１５００〜２５００Å程度の酸化膜を形成した後、異
方性蝕刻でスペーサ２４を形成する。次いで、スペーサ
２４をマスクとして用いて半導体基板と同一の導電型不
純物をイオン注入する。
後１５００〜２５００Å程度の酸化膜を形成した後、異
方性蝕刻でスペーサ２４を形成する。次いで、スペーサ
２４をマスクとして用いて半導体基板と同一の導電型不
純物をイオン注入する。
【００３２】図４（Ｃ）を参照すれば、乾式蝕刻法でス
ペーサ２４の間の露出された第１窒化シリコン膜２１を
除去した後、面積の狭いフィールド酸化膜が成長される
部分を除外した部分にフォトレジスト２７を塗布する。
次いで、露出された半導体基板２０を乾式蝕刻法で除去
した後、第２の不純物をイオン注入する。
ペーサ２４の間の露出された第１窒化シリコン膜２１を
除去した後、面積の狭いフィールド酸化膜が成長される
部分を除外した部分にフォトレジスト２７を塗布する。
次いで、露出された半導体基板２０を乾式蝕刻法で除去
した後、第２の不純物をイオン注入する。
【００３３】図４（Ｄ）はフィールド酸化膜２６の形成
工程を図示したもので、フォトレジスト２７及びスペー
サ２４を順次に除去した後、９５０〜１０００℃の高温
でフィールド酸化膜２６を成長させる。
工程を図示したもので、フォトレジスト２７及びスペー
サ２４を順次に除去した後、９５０〜１０００℃の高温
でフィールド酸化膜２６を成長させる。
【００３４】図４（Ｅ）を参照すれば、フィールド酸化
膜２６の選択的成長に使用された第２窒化シリコン膜２
３、酸化膜２２及び第１窒化シリコン膜２１を順次に除
去することによって素子分離工程を完成する。
膜２６の選択的成長に使用された第２窒化シリコン膜２
３、酸化膜２２及び第１窒化シリコン膜２１を順次に除
去することによって素子分離工程を完成する。
【００３５】このようにしてフィールド酸化膜を埋没さ
せて成長させることによって、周辺回路との段差を減少
させうる。
せて成長させることによって、周辺回路との段差を減少
させうる。
【００３６】本発明による前述したすべての実施例で、
第１窒化シリコン膜、酸化膜及び第２窒化シリコン膜を
形成した後、開口部を形成する工程において、スペーサ
の大きさを調節するために第１窒化シリコン膜、酸化膜
及び第２窒化シリコン膜を形成した後第２酸化膜を形成
して第２酸化膜、第２窒化シリコン膜及び酸化膜の一部
までエッチングして開口部を形成することもできる。
第１窒化シリコン膜、酸化膜及び第２窒化シリコン膜を
形成した後、開口部を形成する工程において、スペーサ
の大きさを調節するために第１窒化シリコン膜、酸化膜
及び第２窒化シリコン膜を形成した後第２酸化膜を形成
して第２酸化膜、第２窒化シリコン膜及び酸化膜の一部
までエッチングして開口部を形成することもできる。
【００３７】
【発明の効果】今まで述べて来たように、本発明ではフ
ィールド酸化膜成長時、半導体基板と隣接した第１窒化
シリコン膜によって酸化膜の側面拡散を防ぎ、バーズビ
ークの大きさを縮められるので素子分離領域の最小化が
可能であり、フィールド酸化膜の縁部分のストーレスが
少なくて結晶欠陥発生が減少され、漏れ電流特性を向上
させるなど素子分離特性が改善される。
ィールド酸化膜成長時、半導体基板と隣接した第１窒化
シリコン膜によって酸化膜の側面拡散を防ぎ、バーズビ
ークの大きさを縮められるので素子分離領域の最小化が
可能であり、フィールド酸化膜の縁部分のストーレスが
少なくて結晶欠陥発生が減少され、漏れ電流特性を向上
させるなど素子分離特性が改善される。
【図１】（Ａ）ないし図１（Ｄ）は従来のＳＩＬＯ方法
を用いた素子分離領域の形成工程を図示した工程順序図
である。
を用いた素子分離領域の形成工程を図示した工程順序図
である。
【図２】（Ａ）ないし図２（Ｅ）は本発明による素子分
離領域の形成工程を図示した一実施例の工程順序図であ
る。
離領域の形成工程を図示した一実施例の工程順序図であ
る。
【図３】（Ａ）ないし図３（Ｅ）は本発明による素子分
離領域の形成工程を図示した他の実施例の工程順序図で
ある。
離領域の形成工程を図示した他の実施例の工程順序図で
ある。
【図４】（Ａ）ないし図４（Ｅ）は本発明による素子分
離領域の形成工程を図示したもう一つ実施例の工程順序
図である。
離領域の形成工程を図示したもう一つ実施例の工程順序
図である。
１０、２０ 半導体基板 １１、２１ 第１窒化シリコン膜 １２、２２ 酸化膜 １３、２３ 第２窒化シリコン膜 ２４ スペーサ １４、２５ チャネルストップ層 １５、２６ フィールド酸化膜 ２７ フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8418−4Ｍ Ｈ０１Ｌ 21/94 Ａ
Claims (15)
- 【請求項１】 半導体基板上に第１窒化シリコン膜、酸
化膜及び第２窒化シリコン膜を順次に形成した後、素子
分離領域を限定するために前記第２窒化シリコン膜と前
記酸化膜に開口部を形成する工程；前記第１窒化シリコン膜が露出するように 前記開口部の
縁にスペーサーを形成した後、前記スペーサをマスクと
して用いて半導体基板に不純物をイオン注入する工程； 前記第１窒化シリコン膜の露出された部分を除去した
後、前記スペーサーを除去する工程； 前記スペーサーの除去工程後フィールド酸化膜を成長さ
せ、前記第２窒化シリコン膜、酸化膜及び第１窒化シリ
コン膜を順次に除去する工程を具備してなることを特徴
とする半導体装置の素子分離方法。 - 【請求項２】 前記開口部は前記第２窒化シリコン膜及
び酸化膜の一部まで蝕刻して形成することを特徴とする
請求項１に記載の半導体装置の素子分離方法。 - 【請求項３】 前記スペーサは酸化膜より形成すること
を特徴とする請求項１に記載の半導体装置の素子分離方
法。 - 【請求項４】 前記スペーサは前記第２窒化シリコン膜
及び開口部上に酸化膜を形成させた後、乾式蝕刻法で異
方性蝕刻して形成することを特徴とする請求項３に記載
の半導体装置の素子分離方法。 - 【請求項５】 前記開口部を形成する工程は半導体基板
上に第１窒化シリコン膜、第１酸化膜、第２窒化シリコ
ン膜及び第２酸化膜を順次に形成した後、素子分離領域
を限定するために開口部を形成することを特徴とする請
求項１に記載の半導体装置の素子分離方法。 - 【請求項６】 半導体基板上に第１窒化シリコン膜、酸
化膜及び第２窒化シリコン膜を順次に形成した後、素子
分離領域を限定するために前記第２窒化シリコン膜と前
記酸化膜に開口部を形成する工程；前記第１窒化シリコン膜が露出するように 前記開口部の
縁にスペーサを形成した後、前記スペーサの間の露出さ
れた前記第１窒化シリコン膜及び半導体基板の一部を蝕
刻した後、前記スペーサをマスクとして用いて不純物を
イオン注入する工程； 前記スペーサを除去する工程； 前記スペーサの除去工程後、フィールド酸化膜を成長さ
せ前記第２窒化シリコン膜、酸化膜及び第１窒化シリコ
ン膜を順次に除去する工程を具備してなることを特徴と
する半導体装置素子分離方法。 - 【請求項７】 前記開口部は前記第２窒化シリコン膜及
び酸化膜の一部まで蝕刻して形成することを特徴とする
請求項６に記載の半導体装置の素子分離方法。 - 【請求項８】 前記スペーサは酸化膜より形成すること
を特徴とする請求項６に記載の半導体装置の素子分離方
法。 - 【請求項９】 前記スペーサは前記第２窒化シリコン膜
及び開口部上に酸化膜を形成させた後、乾式蝕刻法で異
方性蝕刻して形成することを特徴とする請求項８に記載
の半導体装置の素子分離方法。 - 【請求項１０】 前記開口部を形成する工程は半導体基
板上に第１窒化シリコン膜、第１酸化膜、第２窒化シリ
コン膜及び第２酸化膜を形成した後、素子分離領域を限
定するために開口部を形成することを特徴とする請求項
６に記載の半導体装置の素子分離方法。 - 【請求項１１】 半導体基板上に第１窒化シリコン膜、
酸化膜及び第２窒化シリコン膜を順次に形成した後、素
子分離領域を限定するために第１領域及び第２領域にお
ける前記第２窒化シリコン膜と前記酸化膜に開口部を形
成する工程；前記第１窒化シリコン膜が露出するように 前記開口部の
縁にスペーサを形成した後前記スペーサをマスクとして
用いて第１不純物をイオン注入する工程； 前記イオン注入工程後、前記スペーサの間の露出された
前記第１窒化シリコン膜を除去した後、第１領域上の素
子分離領域を除外した部分にフォトレジストを塗布した
後、第１領域上の露出された半導体基板の一部を除去し
た後第２不純物をイオン注入する工程； 前記フォトレジスト及びスペーサを順次に除去した後、
フィールド酸化膜を成長させ前記第２窒化シリコン膜、
酸化膜及び第１窒化シリコン膜を順次に除去する工程を
具備してなることを特徴とする面積の狭いフィールド酸
化膜を形成するための第２領域を有する半導体装置の素
子分離方法。 - 【請求項１２】 前記開口部は前記第２窒化シリコン膜
及び酸化膜の一部まで蝕刻して形成することを特徴とす
る請求項１１に記載の半導体装置の素子分離方法。 - 【請求項１３】 前記スペーサは酸化膜より形成するこ
とを特徴とする請求項１１に記載の半導体装置の素子分
離方法。 - 【請求項１４】 前記スペーサは前記第２窒化シリコン
膜及び開口部上に酸化膜を形成させた後、乾式蝕刻法で
異方性蝕刻して形成することを特徴とする請求項１３に
記載の半導体装置の素子分離方法。 - 【請求項１５】 前記スペーサ開口部を形成する工程は
半導体基板上に第１窒化シリコン膜、第１酸化膜、第２
窒化シリコン膜及び第２酸化膜を順次に形成した後、素
子分離領域を限定するために開口部を形成することを特
徴とする請求項１１に記載の半導体装置の素子分離方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1990-021503 | 1990-12-22 | ||
| KR1019900021503A KR930010987B1 (ko) | 1990-12-22 | 1990-12-22 | 반도체 장치의 소자분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318634A JPH06318634A (ja) | 1994-11-15 |
| JPH0815182B2 true JPH0815182B2 (ja) | 1996-02-14 |
Family
ID=19308224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3054600A Expired - Fee Related JPH0815182B2 (ja) | 1990-12-22 | 1991-03-19 | 半導体装置の素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5137843A (ja) |
| JP (1) | JPH0815182B2 (ja) |
| KR (1) | KR930010987B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358894A (en) * | 1992-02-06 | 1994-10-25 | Micron Technology, Inc. | Oxidation enhancement in narrow masked field regions of a semiconductor wafer |
| US5236862A (en) * | 1992-12-03 | 1993-08-17 | Motorola, Inc. | Method of forming oxide isolation |
| JPH06216120A (ja) * | 1992-12-03 | 1994-08-05 | Motorola Inc | 集積回路の電気的分離構造の形成方法 |
| US5254495A (en) * | 1993-05-07 | 1993-10-19 | United Microelectronics Corporation | Salicide recessed local oxidation of silicon |
| KR960006975B1 (ko) * | 1993-05-21 | 1996-05-25 | 현대전자산업주식회사 | 반도체 소자의 필드 산화막 형성 방법 |
| KR960006976B1 (ko) * | 1993-05-21 | 1996-05-25 | 현대전자산업주식회사 | 반도체 소자의 필드 산화막 제조 방법 |
| KR960011861B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체장치의 소자 분리 방법 |
| EP0638927A1 (en) * | 1993-08-13 | 1995-02-15 | AT&T Corp. | Method for manufacturing a field oxide region |
| US5308787A (en) * | 1993-10-22 | 1994-05-03 | United Microelectronics Corporation | Uniform field oxidation for locos isolation |
| US6127242A (en) * | 1994-02-10 | 2000-10-03 | Micron Technology, Inc. | Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment |
| JPH0817813A (ja) * | 1994-06-24 | 1996-01-19 | Nec Corp | 半導体装置の製造方法 |
| KR0148296B1 (ko) * | 1994-07-28 | 1998-12-01 | 문정환 | 반도체 소자의 격리방법 |
| KR100337073B1 (ko) * | 1994-10-04 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자간의격리방법 |
| US5972773A (en) * | 1995-03-23 | 1999-10-26 | Advanced Micro Devices, Inc. | High quality isolation for high density and high performance integrated circuits |
| US5894059A (en) * | 1997-05-30 | 1999-04-13 | Chartered Semiconductor Manufacturing Company Ltd. | Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect |
| KR100525300B1 (ko) * | 2003-12-23 | 2005-11-02 | 동부아남반도체 주식회사 | 소자분리막 형성 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USH204H (en) * | 1984-11-29 | 1987-02-03 | At&T Bell Laboratories | Method for implanting the sidewalls of isolation trenches |
| JPS63253640A (ja) * | 1987-04-10 | 1988-10-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63300526A (ja) * | 1987-05-29 | 1988-12-07 | Sony Corp | 半導体装置の製造方法 |
| US4820654A (en) * | 1987-12-09 | 1989-04-11 | Ncr Corporation | Isolation of regions in a CMOS structure using selective epitaxial growth |
| JPH0210729A (ja) * | 1988-06-29 | 1990-01-16 | Kawasaki Steel Corp | フィールド絶縁膜の形成方法 |
| JPH02117150A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-12-22 KR KR1019900021503A patent/KR930010987B1/ko not_active IP Right Cessation
-
1991
- 1991-03-19 JP JP3054600A patent/JPH0815182B2/ja not_active Expired - Fee Related
- 1991-03-25 US US07/674,239 patent/US5137843A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013670A (ko) | 1992-07-29 |
| JPH06318634A (ja) | 1994-11-15 |
| KR930010987B1 (ko) | 1993-11-18 |
| US5137843A (en) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| US5904541A (en) | Method for fabricating a semiconductor device having a shallow trench isolation structure | |
| JPH0815182B2 (ja) | 半導体装置の素子分離方法 | |
| JP2886494B2 (ja) | 集積回路チップの製造方法 | |
| JP2929419B2 (ja) | 半導体素子の製造方法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JP3373618B2 (ja) | 半導体装置の素子分離法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| US5141884A (en) | Isolation method of semiconductor device | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| KR930000197B1 (ko) | 필드산화막 형성방법 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP3106305B2 (ja) | 半導体素子の分離層形成方法 | |
| KR910008978B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0126184B2 (ja) | ||
| KR100331559B1 (ko) | 소이 구조의 반도체 소자 및 그 제조방법 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| EP0901162A1 (en) | Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and mos semiconductor devices fabricated by this method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |