KR20040017844A - 집적 회로 및 다이아몬드 층을 갖는 다이를 포함하는 전자어셈블리와 그 제조 방법 - Google Patents
집적 회로 및 다이아몬드 층을 갖는 다이를 포함하는 전자어셈블리와 그 제조 방법 Download PDFInfo
- Publication number
- KR20040017844A KR20040017844A KR10-2004-7001421A KR20047001421A KR20040017844A KR 20040017844 A KR20040017844 A KR 20040017844A KR 20047001421 A KR20047001421 A KR 20047001421A KR 20040017844 A KR20040017844 A KR 20040017844A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- single crystal
- wafer
- semiconductor material
- crystal semiconductor
- Prior art date
Links
- 239000010432 diamond Substances 0.000 title claims abstract description 83
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 239000013078 crystal Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000007787 solid Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000010008 shearing Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 95
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 238000005498 polishing Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- -1 Hydrogen ions Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
웨이퍼가 제조되고 웨이퍼로부터 다이가 제조되고 다이를 포함하는 전자 어셈블리가 형성되는 공정이 개시된다. 다이는, 다이 내의 집적 회로의 핫 스팟으로부터 열을 확산시키도록 주로 기능하는 다이아몬드 층을 갖는다.
Description
실리콘 웨이퍼 상에 집적 회로가 통상적으로 형성되고 이어서 이들은 개별적인 다이들로 절단된다. 그러면 각 다이는, 각 집적 회로가 상부에 형성된 실리콘 웨이퍼 부분을 갖게 된다. 전자 신호가 집적 회로로 제공되거나 집적 회로로부터 제공될 수 있다. 집적 회로의 동작으로 인해 열이 발생되며 집적 회로의 온도의 상승으로 인해 집적 회로가 파괴될 수도 있다. 이에 따라 집적 회로 상의 모든 포인트의 온도는 소정의 최대 온도 이하로 유지되어야 한다. 집적 회로의 동작은 균일하지 않아서 집적 회로 상의 소정의 포인트가 다른 부분보다 더 많은 열을 발생할 수 있으며 이에 따라 "핫 스팟(hot spot)"이 발생된다. 핫 스팟이 없으면, 원하는 집적 회로의 온도를 유지하면서 다이의 평균 전력 소비를 증가시키는 것이 가능할 수도 있으며, 이에 따라 더 높은 주파수에서 집적 회로를 동작시킬 수도 있게된다.
본 발명은 콤비네이션 웨이퍼(combination wafer), 웨이퍼로부터의 다이들, 및 이러한 하나의 다이를 포함하는 전자 어셈블리를 제조하는 방법에 관한 것으로, 여기서 다이는 열을 전도하기 위한 다이아몬드 층을 갖는다.
도 1의 (A)는 두꺼운 다이아몬드 층이 상부에 형성된 단결정 실리콘 웨이퍼의 단면도.
도 1의 (B)는 상부에 단결정 실리콘 웨이퍼를 갖는 도면으로서, 도 1의 (A)와 유사한 도면.
도 1의 (C)는 단결정 실리콘 웨이퍼를 연마한 후를 나타낸 도면으로서, 도 1의 (B)와 유사한 도면.
도 1의 (D)는 에피택셜 실리콘 층, 집적 회로, 및 콘택트가 단결정 실리콘 웨이퍼 상에 형성된 후를 나타낸 도면으로서, 도 1의 (C)와 유사한 도면.
도 1의 (E)는 집적 회로의 위치와 이들 사이의 스크라이브 스트리트를 특별히 나타낸 도면으로서, 도 1의 (D)에 도시된 구조에 대한 평면도.
도 1의 (F)는 낱개화된 다이들을 생성하도록 레이저 절단을 행한 후를 나타낸 도면으로서, 도 1의 (E)와 유사한 도면.
도 1의 (G)는 패키지 기판 상에 플립되고 위치된 다이들중 하나를 갖는 전자 패키지의 단면도.
도 2의 (A)는 두꺼운 다이아몬드 층 및 폴리실리콘 층이 그 위에 형성된 희생 폴리실리콘 웨이퍼의 단면도.
도 2의 (B)는 하부에 폴리실리콘 층을 갖는 도면으로서, 도 2의 (A)와 유사한 도면.
도 2의 (C)는 상부 표면에 주입된 이온을 갖는 단결정 실리콘 웨이퍼의 단면도.
도 2의 (D)는 주입되고 있는 이온으로 인해 형성되는 바운더리를 나타낸 도면으로서, 도 2의 (C)와 유사한 도면.
도 2의 (E)는 최종 단결정 실리콘막에 폴리실리콘 층을 실리콘 접착시킴으로써 구성되는 콤비네이션 웨이퍼의 단면도.
도 2의 (F)는 희생 폴리실리콘 웨이퍼의 제거 후를 나타낸 도면으로서, 도 2의 (E)와 유사한 도면.
도 2의 (G)는 상부에 단결정 실리콘 웨이퍼를 갖는 도면으로서, 도 2의 (F)와 유사한 도면.
도 2의 (H)는 쉬어링(shearing) 공정 후를 나타낸 도면으로서, 도 2의 (G)와 유사한 도면.
도 3의 (A)는 얇은 다이아몬드 층 및 폴리실리콘 층이 상부에 형성된 희생 폴리실리콘 웨이퍼의 단면도.
도 3의 (B)는 하부에 폴리실리콘 층을 갖는 것을 나타낸 도면으로서, 도 3의 (A)와 유사한 도면.
도 3의 (C)는 상부면으로 이온이 주입되는 단결정 실리콘 웨이퍼의 단면도.
도 3의 (D)는 주입되고 있는 이온으로 인해 형성되는 바운더리를 나타낸 도면으로서, 도 3의 (C)와 유사한 도면.
도 3의 (E)는 단결정 실리콘 웨이퍼의 최종 단결정 실리콘막에 폴리실리콘층을 실리콘 접착시킴으로써 형성된 콤비네이션 웨이퍼의 단면도.
도 3의 (F)는 상부에 단결정 실리콘 웨이퍼를 갖는 도면으로서, 도 3의 (E)와 유사한 도면.
도 3의 (G)는 쉬어링 공정 후를 나타낸 도면으로서, 도 3의 (F)와 유사한 도면.
도 3의 (H)는 에피택셜 실리콘 층의 형성과, 집적 회로의 제조와 컨택트의 형성 후를 나타낸 도면으로서, 도 3의 (G)와 유사한 도면.
도 3의 (I)는 도 3의 (H)의 구조로부터의 간단한 다이와 패키지 기판 상에 위치된 다이의 콘텐츠를 갖는 패키지 기판을 포함하는 전자 어셈블리의 단면도.
도 3의 (J)는 컨택트가 패키지 기판에 부착되고 희생 폴리실리콘 웨이퍼가 제거된 후를 나타낸 도면으로서, 도 3의 (I)와 유사한 도면.
도 1의 (A)-(G), 도 2의 (A)-(H), 및 도 3의 (A)-(J)를 각각 참조하여 제1 , 제2, 및 제3 공정이 기술되며, 이에 따라 각 경우에 웨이퍼가 제조되고 웨이퍼로부터 다이가 제조되며 다이를 포함하는 전자 어셈블리가 제조된다. 다이는 다이 내의 집적 회로의 핫 스팟으로부터 열을 확산하도록 주로 기능하는 다이아몬드 층을 갖는다.
제1 공정에서, 더 많은 열을 확산시키는 비교적 두꺼운 층이 형성된다. 그러나, 제1 공정에서는 비교적 성가신 연마 공정을 이용한다. 다이아몬드 층은 비교적 두껍기 때문에, 다이아몬드 층을 절단하기 위해서는 특별한 레이저 절단 공정이 이용된다.
제2 공정에서, 제1 공정의 연마 동작이 생략되며 쉬어링 공정이 대신에 이용된다. 두꺼운 다이아몬드 층이 또한 제2 공정에서 형성되는데, 이는 관련 이점 및 단점을 갖는다.
제3 공정에서, 연마 공정을 생략하는 데에 쉬어링 공정이 또한 이용되지만, 통상적인 톱(saw)으로 절단하기에 보다 쉬운 얇은 다이아몬드 층이 형성된다. 얇은 다이아몬드 층은 또한 희생 폴리실리콘 웨이퍼에 의해 피복되어 실리콘 상부 및 하부면을 갖는 콤비네이션 웨이퍼가 형성된다. 이러한 콤비네이션 웨이퍼는 통상적인 실리콘 웨이퍼의 가공을 위한 통상적인 기계에서 보다 "투명하게(transparently)" 사용될 수도 있다. 희생 폴리실리콘 웨이퍼는 또한 얇은 다이아몬드 층에서 결핍되어 있는 구조적 지지를 제공한다.
두꺼운 다이아몬드 층의 생산에서 연마 공정의 이용
첨부된 도면중 도 1의 (A)는 단결정(단일 결정) 실리콘 웨이퍼(10)와 그 위에 두꺼운 다이아몬드 층(12)이 피착되어 있는 것을 나타낸 도면이다. 단결정 실리콘 웨이퍼는 공지된 공정에 따라 제조된다. 단결정 실리콘의 길고 얇은 수직 코어(반도체 재료)가 실리콘의 배스(bath)에 수직으로 아래 방향으로 삽입된다. 그러면 코어는 배스로부터 수직으로 위쪽 방향으로 인출된다. 단결정 실리콘은 배스로부터 인출되는 동안 코어 상에 피착되어서 코어의 직경보다 큰 직경을 갖는 단결정 실리콘 잉곳(ingot)이 형성된다. 현재, 이러한 잉곳은 약 300mm의 두께를 가지며 직경의 배수인 높이를 갖는다. 그 후 잉곳은 많은 웨이퍼들로 절단된다. 현재, 잉곳으로부터 절단된 하나의 웨이퍼는 약 750 마이크론의 두께를 갖는다. 이에 따라 단결정 실리콘 웨이퍼(10)는 약 300mm의 직경과 약 750 마이크론의 두께를 갖는다.
화학적 기상 다이아몬드 피착(chemical vapor diamond deposition; CVDD) 기술을 이용하여 두꺼운 다이아몬드 층(12)이 피착된다. 단결정 실리콘 웨이퍼(10)가 CVDD 챔버 내에 위치되어 예를 들어 약 1000℃의 비교적 높은 온도로 가열된다. 그러면 가스가, 서로 반응하여 다이아몬드를 형성하는 챔버 내로 주입된다. 그 후 다이아몬드는 가스로부터 단결정 실리콘 웨이퍼(10)의 전체 상부면 상으로 피착된다. 단결정 실리콘 웨이퍼(10) 상에 피착되는 다이아몬드는 약 1000W/mK의 열 전도성을 갖는 고체 다결정 다이아몬드이며 단결정 실리콘 웨이퍼(10)의 상부면에 부착된다. 두꺼운 다이아몬드 층(12)이 300 마이크론 및 500 마이크론 사이의 두께를 가질 때까지 공정이 계속된다. 이에 따라 이 결과 생성된 두꺼운 다이아몬드 층(12)이 300mm의 직경을 가지게 된다. 그 후 도 1의 (A)의 콤비네이션 웨이퍼가 CVDD 챔버로부터 제거되며 냉각되게 된다. 다결정 다이아몬드의 피착의 또다른 특징들은 본 기술 분야에 공지되어 있으며 본 명세서에서 더 이상 상세히 기술하지는 않는다.
도 1의 (B)에 도시된 바와 같이, 도 1의 (A)의 콤비네이션 웨이퍼는 그 후 플립되어 단결정 실리콘 웨이퍼(10)가 상부에 있게 된다. 그러면 두꺼운 다이아몬드 층(12)은 연마 머신의 표면 상에 위치하게 된다. 그 후 연마 머신의 연마 헤드는 단결정 실리콘 웨이퍼(10)를 연마한다.
도 1의 (C)는 단결정 실리콘 웨이퍼(10)가 연마된 후의 콤비네이션 웨이퍼를 나타낸 도면이다. 단결정 실리콘 웨이퍼(10)는 전형적으로 10 마이크론 및 25 마이크론 사이의 두께를 갖는다. 그 후 도 1의 (C)에 도시된 콤비네이션 웨이퍼가 연마 머신으로부터 제거된다. 두꺼운 다이아몬드 층(12)이 300 마이크론 및 500 마이크론 사이의 두께를 가지기 때문에, 콤비네이션 웨이퍼는 연마 머신으로부터 제거되어 이어서 핸들링될 때 깨지지 않는다. 이에 따라 두꺼운 다이아몬드 층(12)은 비교적 얇은 단결정 실리콘 웨이퍼(10)에 대한 구조적 지지를 제공한다. 단결정 실리콘 웨이퍼(10)의 상부면이 계속하여 에칭되고 연마되어 원하는 완성품을 얻게 된다. 연마 동작으로 인한 스트레스도 또한 제거된다.
도 1의 (D)는 단결정 실리콘 웨이퍼(10) 상에서 수행되는 후속 제조 공정을 나타낸 도면이다. 우선, 에피택셜 실리콘 층(14)이 단결정 실리콘 웨이퍼(10) 상에서 성장된다. 에피택셜 실리콘 층(14)은 단결정 실리콘 웨이퍼(10)의 결정 구조를 따르며 이에 따라 역시 단결정이 된다. 에피택셜 실리콘 층(14)과 단결정 실리콘 웨이퍼(10) 간의 주요 차이점은, 에피택셜 실리콘 층(14)이 도펀트를 포함한다는 점이다. 이와 같이, 에피택셜 실리콘 층(14)은 n-도핑되거나 p-도핑된다.
다음에, 집적 회로(16A, 16B)가 형성된다. 집적 회로(16A 또는 16B)는 트랜지스터, 캐패시터, 다이오드 등의 복수의 반도체 전자 컴포넌트와, 전자 컴포넌트들을 연결하는 상부 레버(lever) 금속을 포함한다. 트랜지스터는 에피택셜 실리콘 층(14)으로 주입되는 소스 및 드레인 영역을 갖는다. 이들 소스 및 드레인 영역은 에피택셜 실리콘 층(14)의 벌크에 대한 대향 도핑을 갖는다. 소스 및 드레인 영역은 에피택셜 실리콘 층(14)으로 원하는 깊이로 주입되지만 통상적으로 항상 에피택셜 실리콘 층(14)을 통과하는 것은 아니어서, 몇몇 주입되지 않은 에피택셜 실리콘은 각 소스 또는 드레인 영역 아래에 남아 있다. 금속은 모두 에피택셜 실리콘 층(14) 위에 위치되는 금속 라인을 포함한다. 그 후 집적 회로(16A, 16B) 상에 컨택트 패드가 형성된다. 집적 회로(16A, 16B)는 서로 동일하며 작은 스크라이브 스트리트(scribe street)(18)에 의해 서로 분리되어 있다. 그 후 범프(20)가 집적 회로(16A, 16B) 상의 컨택트 패드 상에 형성된다. 도시하지 않았지만, 범프(20)는 각 집적 회로(16A, 16B) 상의 어레이 및 행과 열 내에 있다.
도 1의 (E)는 전술한 바로부터의 도 1의 (D)의 콤비네이션 웨이퍼를 나타낸 도면이다. 콤비네이션 웨이퍼는 약 300mm의 직경을 갖는 외곽 에지(22)를 갖는다. 많은 집적 회로(16)가 에지(22) 내에 행 및 열로 형성된다. 각 집적 회로(16)는 직각 윤곽을 갖는다. 각 스크라이브 스트리트는 각 행 또는 열 사이에 위치된다.
그 후 도 1의 (E)의 콤비네이션 웨이퍼는 스크라이브 스트리트(18)를 통해 복수의 다이들로 레이저 절단된다. 이에 따라 각 다이는 집적 회로(16)중 하나만을 포함하게 된다. 웨이퍼의 절단은 또한 "낱개화(singulation)" 또는 "다이싱"으로 칭해진다. 두꺼운 다이아몬드 층(12)은 매우 단단하며 이 두께 때문에 종래의 절단 공정을 이용하여 두꺼운 다이아몬드 층(12)을 절단하는 것이 어려울 수도 있으며 이는 보다 복잡한 레이저 절단의 이유가 된다.
도 1의 (F)는 두 개의 다이들(24A, 24B)을 나타낸 도면이다. 각 다이(24A, 24B)는 두꺼운 다이아몬드 층(12), 단결정 실리콘 웨이퍼(10), 및 에피택셜 실리콘층(14)의 각 부분을 포함한다. 다이(24A)는 집적 회로(16A)를 포함하며 다이(24B)는 집적 회로(16B)를 포함한다. 각 다이(24A, 24B)는 범프(20) 세트 각각을 포함한다.
도 1의 (G)는 패키지 기판(30) 및 다이(24A)를 포함하는 전자 어셈블리를 도시한다. 다이(24A)는 도 1의 (F)에서의 위치에 비해 플립되어 있어서 범프(20)가 바닥에 있게 되며 두꺼운 다이아몬드 층(12)이 상부에 있게 된다. 각 범프(20)는 패키지 기판 상의 각 컨택트 패드(도시하지 않음) 상에 위치된다. 전자 어셈블리(28)는 이어서 범프(20)를 용융하는 노 내에 위치되며 그 후 냉각되어 범프(20)가 패키지 기판(30) 상의 컨택트 패드에 부착된다.
통상적으로, 전자 신호는 범프(20)로부터 패키지 기판(32) 내의 금속 라인 및 비아를 통해 제공될 수 있다. 전자 신호는 범프(20)를 통해 집적 회로(16A)로 송신되거나 집적 회로(16A)로부터 수신된다. 집적 회로(16A)의 동작으로 인해 열이 발생된다. 집적 회로(16A)의 열은 각 포인트들 간에 서로 균일하지 않다. 따라서, 집적 회로(16A)의 여러 위치에서 핫 스팟이 발생된다.
에피택셜 실리콘 층(14) 및 단결정 실리콘 웨이퍼(10)를 통해 집적 회로(16A)로부터 두꺼운 다이아몬드 층(12)으로 열이 전도된다. 단결정 실리콘 웨이퍼(10)가 비교적 얇기 때문에 열이 두꺼운 다이아몬드 층(12)으로 쉽게 전도된다. 두꺼운 다이아몬드 층(12)의 비교적 높은 열 전도성으로 인해, 핫 스팟으로부터의 열이 두꺼운 다이아몬드 층(12)의 더 차가운 영역으로 수평으로 전도된다. 이에 따라 핫 스팟에서의 온도가 감소될 수 있다. 얇은 다이아몬드 층에 비해 더많은 열이 두꺼운 다이아몬드 층(12)을 통해 수평으로 전도될 수 있다.
두꺼운 다이아몬드 층의 생산에서의 쉬어링 공정의 이용
도 2의 (A)는 희생 폴리실리콘 웨이퍼(50)와, 그 위에 피착된 두꺼운 다이아몬드 층(52)과, 그 위에 형성된 폴리실리콘 층(54)을 나타낸 도면이다. 폴리실리콘 웨이퍼의 제조 공정은 공지되어 있다. 폴리실리콘 잉곳은 전형적으로 캐스팅 공정에서 제조되며 그 후 웨이퍼가 잉곳으로부터 절단된다. 도 1의 (A)를 참조하여 기술된 바와 동일한 고온 기술에 따라 두꺼운 다이아몬드 층(52)이 피착되며, 두꺼운 다이아몬드 층(52)은 또한 300 및 500 마이크론 사이의 두께를 갖는다. 폴리실리콘 층(54)은 공지의 기술을 이용하여 피착되며 10 내지 15 마이크론 사이의 두께를 갖는다.
도 2의 (B)에 도시된 바와 같이, 그 후 콤비네이션 웨이퍼는 플립되어서 폴리실리콘 층(54)이 하부에 있게 된다.
도 2의 (C)는 도 1의 (A)를 참조하여 기술된 종류의 단결정 웨이퍼(56)를 도시한 도면이다. 단결정 웨이퍼(56)는 또한 약 300mm의 직경과 약 750 마이크론의 두께를 갖는다. 수소 이온(58)이 단결정 웨이퍼(56)의 상부면으로 주입된다.
도 2의 (D)는 이온(58) 주입 후의 도 2의 (C)의 단결정 실리콘 웨이퍼(56)를 나타낸 도면이다. 이온(58)은 도 2의 (C)의 단결정 실리콘 웨이퍼의 상부면 아래의 약 10 내지 25 마이크론의 위치에 바운더리(60)를 생성한다. 보다 상세한 설명을 위해, 바운더리(60) 아래의 부분은 "단결정 실리콘 웨이퍼(56A)"로 칭하고, 바운더리 위의 영역은 "최종 단결정 실리콘 막(56B)"으로 칭한다. 바운더리(60)에보이드가 형성된다. 보이드는 최종 단결정 실리콘 막(56B)의 단결정 실리콘 웨이퍼(56A)로의 부착을 약화시킨다.
도 2의 (E)에 도시된 바와 같이, 폴리실리콘 층(56)은 최종 단결정 실리콘 막(56B) 상에 위치되며 공지의 실리콘 본드를 이용하여 이에 접착된다. 바운더리(60)는, 바운더리(60)를 파괴할 수도 있는 두꺼운 다이아몬드 층(52)을 형성하는 데에 사용되는 높은 CVDD 온도에 절대 노출되지 않는다.
도 2의 (F)에 도시된 바와 같이, 희생 폴리실리콘 웨이퍼(50)는 에칭 공정에서 제거된다. 두꺼운 다이아몬드 층(52)이 에칭 스톱으로서 기능하기 때문에 에칭 공정 동안 엄격한 제어는 필요하지 않다. 이에 따라 희생 폴리실리콘 웨이퍼(50)가 비교적 빠르게 제거될 수 있다.
도 2의 (G)에서, 도 2의 (F)의 콤비네이션 웨이퍼는 그 후 플립되어서 단결정 실리콘 웨이퍼(56A)가 상부에 있게 된다.
도 2의 (H)에 도시된 바와 같이, 단결정 실리콘 웨이퍼(56A)는 쉬어링 공정에서 최종 단결정 실리콘 막(56B)으로부터 제거된다. 쉬어링 공정은 예를 들어 단결정 실리콘 웨이퍼(56A)에 영향을 미치는 가스의 분사를 포함할 수도 있다. 보이드로 인해, 단결정 실리콘 웨이퍼(56A)는 바운더리(60)에서 최종 단결정 실리콘 막(56B)으로부터 쉬어링되어, 폴리실리콘 층(54) 상에 최종 단결정 실리콘막(56B)만을 남기게 된다. 최종 단결정 실리콘 막(56B)은 그 후 도 1의 (D)-(G)를 참조하여 전술한 바와 같이 수행되는 후속 공정에서 에칭 및 연마된다.
도 2의 (A)-(H)를 참조하여 기술되는 공정은, 도 1의 (C)의 콤비네이션 웨이퍼를 얻기 위한 연마 공정이 생략되기 때문에 도 1의 (A)-(d)를 참조하여 기술된 공정과 다르다. 도 2의 (H)의 콤비네이션 웨이퍼를 얻는 데에 더 빠른 쉬어링 공정이 이용된다.
도 2의 (H)에 도시된 바와 같이, 두꺼운 다이아몬드 층(52)이 생성된다. 두꺼운 다이아몬드 층(52)은 도 1의 (C)의 두꺼운 다이아몬드 층(12)과 동일한 장점 및 단점을 갖는다.
얇은 다이아몬드 층의 생산에서의 쉬어링 공정의 이용
도 3의 (A)에서, 다이아몬드 층(72)이 피착되고 그 후 폴리실리콘 층(74)이 피착되는 희생 폴리실리콘 웨이퍼(70)가 제공된다. 얇은 다이아몬드 층(72)은 50 내지 150 마이크론 사이의 두께이며 전술한 바와 같은 동일한 CVDD 기술을 이용하여 피착된다. 도 3의 (B)에서 도 3의 (A)의 콤비네이션 웨이퍼가 플립되어 폴리실리콘 층(74)이 바닥에 있게 된다. 도 3의 (C)에서, 단결정 실리콘 웨이퍼에 이온(82)이 주입된다. 도 3의 (D)에 도시된 바와 같이, 이온은 하부의 단결정 실리콘 웨이퍼(56A)와 상부의 최종 단결정 실리콘 막(56B) 사이에 바운더리(84)를 생성한다. 도 3의 (E)에서, 폴리실리콘 층(74)은 최종 단결정 실리콘 막(56B)에 접착된다. 도 3의 (A)-(E)와 도 2의 (A)-(E) 사이의 유사점은 명백하다. 도 3의 (F)에서, 도 3의 (E)의 콤비네이션 웨이퍼는 플립되어서 단결정 실리콘 웨이퍼(56A)가 상부에 있게 된다. 도 3의 (G)에 도시된 바와 같이, 그 후 단결정 실리콘 웨이퍼(56A)가 최종 단결정 실리콘 막(56B)으로부터 쉬어링된다. 이 쉬어링은 도 2의 (H)를 참조하여 기술한 쉬어링과 유사하다. 그 후 최종 단결정 실리콘 막(56B)의 상부면이 에칭 및 연마된다.
도 3의 (H)에 도시된 바와 같이, 그 후 또다른 공정이 수행되어서 집적 회로(80A, 80B)가 형성되며 이 후 땜납 범프 컨택트(82)가 형성된다. 희생 폴리실리콘 웨이퍼(70)는 모든 층과 그 위에 형성되는 컴포넌트들에 대한 구조적 지지를 제공한다. 얇은 다이아몬드 층(72)은 일반적으로 희생 폴리실리콘 층(70) 없이는 그 위의 층을 지지하기에 충분히 두꺼운 것은 아니다. 희생 폴리실리콘 층(70)은 종래의 실리콘 웨이퍼와 유사한 하부 실리콘 면을 제공한다. 종래의 실리콘 웨이퍼를 가공하도록 설계된 종래의 툴 및 장비는 또한 도 3의 (G) 및 도 3의 (H)의 콤비네이션 웨이퍼를 가공하는 데에도 사용될 수 있다.
그 후 집적 회로(80A, 80B) 사이의 스크라이브 스트리트(90)를 통해 절단하는 데에 종래의 톱이 사용된다. 이 톱은 최종 단결정 실리콘 막(56B), 폴리실리콘 층(74), 얇은 다이아몬드 층(72), 및 희생 폴리실리콘 웨이퍼(70)를 통과하여 절단한다. 종래의 톱 블레이드(saw blade)는 얇은 다이아몬드 층(72)을 통과하여 절단하는 데에 사용될 수 있는데, 그 이유는 얇은 다이아몬드 층(72)이 단지 50 내지 150 마이크론 두께 사이이기 때문이다.
도 3의 (I)는 패키지 기판(102)과 패키지 기판(102) 상의 하나의 다이(104)를 포함하는 전자 어셈블리(100)를 나타낸 도면이다. 다이(104)는 희생 폴리실리콘 웨이퍼(70), 얇은 다이아몬드 층(72), 폴리실리콘 층(74), 최종 단결정 실리콘 막(56B) 및 에피택셜 실리콘 층(78)의 각 부분을 포함한다. 다이(74)는 또한 집적 회로(80A), 및 몇몇 범프(82)를 포함한다. 범프(82)는 패키지 기판(102) 상의 컨택트 상에 위치된다.
그 후 어셈블리(100)는 노 내에 위치되어서 범프(82)가 용융되며 그 후 노로부터 제거되어서, 범프(82)가 응고되어 패키지 기판(102) 상의 컨택트 패드에 부착되며 이에 따라 다이(104)가 패키지 기판(102)에 확실하게 부착된다.
패키지 기판(102)은 희생 폴리실리콘 웨이퍼(70) 없이도 다이(104)를 지지하기에 충분히 두껍고 강하다. 도 3의 (J)에 도시된 바와 같이, 희생 폴리실리콘 웨이퍼(70)는 그 후 예를 들어 에칭 공정에서 제거될 수도 있다. 폴리실리콘 웨이퍼(70)의 제거 없이, 얇은 다이아몬드 층이 집적 회로(80A)의 핫 스팟으로부터 열을 여전히 전달할 수도 있다. 그러나, 희생 폴리실리콘 웨이퍼(70)가 제거될 경우 열은 얇은 다이아몬드 층(72)의 상부면으로부터 보다 용이하게 제거된다. 희생 폴리실리콘 웨이퍼(70)의 제거 후에, 비교적 얇은 다이(104)가 패키지 기판(102)에 의해 구조적으로 지지된다.
소정의 예시적인 실시예가 기술되고 첨부된 도면에 도시되었지만, 이러한 실시예는 단지 예시적인 것으로 본 발명을 제한하는 것은 아니며, 당업자에 의해 변경이 행해질 수도 있기 때문에 본 발명은 도시되고 기술된 특정 구성 및 배열에 한정되지 않음을 알 것이다.
Claims (35)
- 솔리드 다이아몬드(solid diamond) 층과;상기 솔리드 다이아몬드 층 상의 복수의 집적 회로를 포함하는 웨이퍼.
- 제1항에 있어서, 상기 솔리드 다이아몬드 층은 그 폭이 적어도 200 ㎜인 웨이퍼.
- 제1항에 있어서,상기 솔리드 다이아몬드 층 상의 단결정 반도체 재료 층을 더 포함하고, 상기 집적 회로들은 상기 단결정 반도체 재료 층 상에 형성되는 웨이퍼.
- 제3항에 있어서, 상기 단결정 반도체 재료 층은 그 폭이 적어도 200 ㎜인 웨이퍼.
- 제3항에 있어서, 상기 단결정 반도체 재료 층은 단결정 실리콘 층인 웨이퍼.
- 제5항에 있어서,상기 단결정 반도체 재료 층 상의 폴리실리콘 층을 더 포함하고, 상기 단결정 실리콘 층은 상기 폴리실리콘 층 상에 배치되는 웨이퍼.
- 제1항에 있어서,상기 집적 회로 상의 복수의 컨택트를 더 포함하는 웨이퍼.
- 솔리드 다이아몬드 층과;상기 솔리드 다이아몬드 층 상의 단결정 반도체 재료 층을 포함하는 웨이퍼.
- 제8항에 있어서, 상기 솔리드 다이아몬드 층은 그 폭이 적어도 200 ㎜인 웨이퍼.
- 제9항에 있어서, 상기 단결정 반도체 재료 층은 그 폭이 적어도 200 ㎜인 웨이퍼.
- 제10항에 있어서, 상기 단결정 반도체 재료 층은 단결정 실리콘 층인 웨이퍼.
- 솔리드 다이아몬드 층과;상기 솔리드 다이아몬드 층 상의 집적 회로를 포함하는 낱개화된 다이(singulated die).
- 제12항에 있어서,상기 솔리드 다이아몬드 층 상의 단결정 반도체 재료 층을 더 포함하고, 상기 집적 회로는 상기 단결정 반도체 재료 층 상에 형성되는 낱개화된 다이.
- 제13항에 있어서, 상기 단결정 반도체 재료 층은 단결정 실리콘 층인 낱개화된 다이.
- 제14항에 있어서,상기 단결정 반도체 재료 층 상의 폴리실리콘 층을 더 포함하고, 상기 단결정 실리콘 층은 상기 폴리실리콘 층 상에 배치되는 낱개화된 다이.
- 제12항에 있어서,상기 집적 회로 상의 복수의 컨택트를 더 포함하는 낱개화된 다이.
- 제11항에 있어서, 상기 다이는 위에서 볼 때 직사각형 윤곽(rectangular outline)을 갖는 낱개화된 다이.
- 패키지 기판과;상기 패키지 기판 상에 실장된 다이 -상기 다이는 솔리드 다이아몬드 층과 이 솔리드 다이아몬드 층 상의 집적 회로를 포함함-를 포함하는 전자 어셈블리.
- 제18항에 있어서, 상기 다이는 상기 집적 회로 상의 복수의 컨택트를 포함하되 상기 컨택트들이 있는 부분이 상기 다이의 저부(bottom)가 되도록 하여 상기 패키지 기판의 상부에 배치되는 전자 어셈블리.
- 제18항에 있어서, 상기 다이는 상기 솔리드 다이아몬드 층 상의 단결정 반도체 재료 층을 더 포함하고, 상기 집적 회로는 상기 단결정 반도체 재료 층 상에 형성되는 전자 어셈블리.
- 제20항에 있어서, 상기 단결정 반도체 재료 층은 단결정 실리콘 층인 전자 어셈블리.
- 제21항에 있어서, 상기 단결정 실리콘 층 상의 폴리실리콘 층을 더 포함하고, 상기 단결정 실리콘 층은 상기 폴리실리콘 층 상에 배치되는 전자 어셈블리.
- 제18항에 있어서, 상기 다이는 상기 집적 회로 상의 복수의 컨택트를 포함하는 전자 어셈블리.
- 제23항에 있어서, 상기 패키지 기판에 대향하는 상기 솔리드 다이아몬드 층의 표면이 노출되는 전자 어셈블리.
- 솔리드 다이아몬드 층과;상기 솔리드 다이아몬드 층 상의 집적 회로를 포함하는 전자 디바이스.
- 제25항에 있어서,상기 다이아몬드 층과 상기 집적 회로 사이의 단결정 반도체 재료 층을 더 포함하는 전자 디바이스.
- 제26항에 있어서, 상기 단결정 반도체 재료 층은 폴리실리콘 층인 전자 디바이스.
- 복수의 다이들(dice)을 제조하는 방법에 있어서,솔리드 다이아몬드 층과 단결정 반도체 재료 층을 서로의 위에 형성하는 단계와;상기 단결정 반도체 재료 층 상에 복수의 집적 회로를 제조하는 단계와;상기 집적 회로들 사이에서 상기 솔리드 다이아몬드 층을 절단(severing)하는 단계를 포함하는 방법.
- 제28항에 있어서,단결정 반도체 재료의 웨이퍼의 표면 내로 이온들을 주입하는 단계 -상기 솔리드 다이아몬드 층은 그 후에 상기 단결정 웨이퍼의 표면 위에 배치됨- 와;상기 이온들이 주입된 상기 단결정 웨이퍼의 부분으로부터 상기 이온들이 주입되지 않은 상기 단결정 웨이퍼의 부분을 쉬어링(shearing)하는 단계 -상기 이온들이 주입된 상기 단결정 웨이퍼의 부분은 상기 단결정 반도체 재료 층을 형성함-을 더 포함하는 방법.
- 제28항에 있어서,지지층(support layer)을 형성하되, 상기 단결정 반도체 재료 층과 상기 지지층과의 사이에 상기 솔리드 다이아몬드 층이 배치되도록 하여 지지층을 형성하는 단계와;상기 지지층을 절단(severing)하되, 절단된 각각의 부분들이 상기 다이들의 각각의 것들의 부분을 형성하도록 지지층을 절단하는 단계를 더 포함하는 방법.
- 복수의 다이들을 제조하는 방법에 있어서,단결정 반도체 재료의 웨이퍼 상에 솔리드 다이아몬드 층을 형성하는 단계와;상기 단결정 반도체 재료의 일부분을 연마하는(grinding down) 단계와;상기 단결정 반도체 재료 상에 반도체 재료의 에피택셜 층을 형성하는 단계와;상기 에피택셜 층의 내부와 상부에 복수의 집적 회로를 형성하여 콤비네이션 웨이퍼를 형성하는 단계와;상기 집적 회로들 사이에서 상기 콤비네이션 웨이퍼를 절단하여 상기 콤비네이션 웨이퍼의 다이들을 서로 낱개화(singulate)시키는 단계를 포함하는 방법.
- 복수의 다이들을 제조하는 방법에 있어서,희생 웨이퍼(sacrificial wafer) 상에 솔리드 다이아몬드 층을 형성하는 단계와;상기 솔리드 다이아몬드 층 상에 재료 층을 형성하는 단계와;단결정 반도체 재료 내로 이온들을 주입하는 단계와;상기 단결정 반도체 재료의, 상기 이온들이 주입되는 측면을 상기 재료 층에 접착시키는(bonding) 단계와;상기 재료 층에 접착되는 상기 단결정 반도체 재료의 최종 부분으로부터 상기 단결정 반도체 재료의 일부분을 절단하는 단계와;상기 단결정 반도체 재료 상에 반도체 재료의 에피택셜 층을 형성하는 단계와;상기 에피택셜 층의 내부와 상부에 복수의 집적 회로를 형성하여 콤비네이션 웨이퍼를 형성하는 단계와;상기 집적 회로들 사이에서 상기 콤비네이션 웨이퍼를 절단하여 상기 콤비네이션 웨이퍼의 다이들을 서로 낱개화시키는 단계를 포함하는 방법.
- 제32항에 있어서,상기 희생 웨이퍼의 적어도 일부분으로부터 상기 솔리드 다이아몬드 층을 제거하는 단계를 더 포함하는 방법.
- 제33항에 있어서, 상기 솔리드 다이아몬드 층은, 상기 다이들을 낱개화시키도록 상기 콤비네이션 웨이퍼가 절단되기 전에, 상기 희생 웨이퍼로부터 제거되는 방법.
- 제32항에 있어서, 상기 솔리드 다이아몬드 층은, 적어도 상기 단결정 반도체 재료의 일부분이 상기 최종 부분으로부터 절단되기까지는, 상기 희생 웨이퍼 상에 잔류하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/920,275 US6770966B2 (en) | 2001-07-31 | 2001-07-31 | Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat |
US09/920,275 | 2001-07-31 | ||
PCT/US2002/024441 WO2003012864A1 (en) | 2001-07-31 | 2002-07-31 | Electronic assembly including a die having an integrated circu it and a layer of diamond and methods of producing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040017844A true KR20040017844A (ko) | 2004-02-27 |
KR100612166B1 KR100612166B1 (ko) | 2006-08-14 |
Family
ID=25443484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047001421A KR100612166B1 (ko) | 2001-07-31 | 2002-07-31 | 집적 회로 및 다이아몬드 층을 갖는 다이를 포함하는 전자어셈블리와 그 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (4) | US6770966B2 (ko) |
EP (1) | EP1412980A1 (ko) |
JP (1) | JP4761708B2 (ko) |
KR (1) | KR100612166B1 (ko) |
CN (1) | CN1539166A (ko) |
TW (1) | TWI303474B (ko) |
WO (1) | WO2003012864A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100740032B1 (ko) * | 2005-02-09 | 2007-07-18 | 가부시키가이샤 고베 세이코쇼 | 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6770966B2 (en) * | 2001-07-31 | 2004-08-03 | Intel Corporation | Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat |
TWI239606B (en) * | 2002-11-07 | 2005-09-11 | Kobe Steel Ltd | Heat spreader and semiconductor device and package using the same |
US7501330B2 (en) * | 2002-12-05 | 2009-03-10 | Intel Corporation | Methods of forming a high conductivity diamond film and structures formed thereby |
US7031155B2 (en) * | 2003-01-06 | 2006-04-18 | Intel Corporation | Electronic thermal management |
US6964880B2 (en) * | 2003-06-27 | 2005-11-15 | Intel Corporation | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby |
US6924170B2 (en) * | 2003-06-30 | 2005-08-02 | Intel Corporation | Diamond-silicon hybrid integrated heat spreader |
US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
US7713839B2 (en) * | 2004-10-06 | 2010-05-11 | Intel Corporation | Diamond substrate formation for electronic assemblies |
FR2877491B1 (fr) * | 2004-10-29 | 2007-01-19 | Soitec Silicon On Insulator | Structure composite a forte dissipation thermique |
US20060170094A1 (en) * | 2005-02-02 | 2006-08-03 | Intel Corporation | Semiconductor package integral heat spreader |
US7592211B2 (en) * | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
US20070232074A1 (en) * | 2006-03-31 | 2007-10-04 | Kramadhati Ravi | Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach |
US20080003780A1 (en) * | 2006-06-30 | 2008-01-03 | Haixiao Sun | Detachable stiffener for ultra-thin die |
US20080048192A1 (en) * | 2006-08-22 | 2008-02-28 | Chien-Min Sung | LED devices and associated methods |
US8236594B2 (en) * | 2006-10-20 | 2012-08-07 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
WO2008148095A1 (en) * | 2007-05-25 | 2008-12-04 | Astralux, Inc. | Hybrid silicon/non-silicon electronic device with heat spreader |
US8097926B2 (en) | 2008-10-07 | 2012-01-17 | Mc10, Inc. | Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy |
US9123614B2 (en) | 2008-10-07 | 2015-09-01 | Mc10, Inc. | Methods and applications of non-planar imaging arrays |
US9289132B2 (en) | 2008-10-07 | 2016-03-22 | Mc10, Inc. | Catheter balloon having stretchable integrated circuitry and sensor array |
US8389862B2 (en) | 2008-10-07 | 2013-03-05 | Mc10, Inc. | Extremely stretchable electronics |
US20100276701A1 (en) * | 2009-04-29 | 2010-11-04 | Hebert Francois | Low thermal resistance and robust chip-scale-package (csp), structure and method |
US8859337B2 (en) * | 2009-12-15 | 2014-10-14 | Soitec | Thermal matching in semiconductor devices using heat distribution structures |
GB201010705D0 (en) * | 2010-06-25 | 2010-08-11 | Element Six Ltd | Substrates for semiconductor devices |
US9226402B2 (en) | 2012-06-11 | 2015-12-29 | Mc10, Inc. | Strain isolation structures for stretchable electronics |
US9295842B2 (en) | 2012-07-05 | 2016-03-29 | Mc10, Inc. | Catheter or guidewire device including flow sensing and use thereof |
US9171794B2 (en) | 2012-10-09 | 2015-10-27 | Mc10, Inc. | Embedding thin chips in polymer |
KR20150072415A (ko) | 2012-10-09 | 2015-06-29 | 엠씨10, 인크 | 의류에 집적되는 컨포멀 전자기기 |
US9706647B2 (en) | 2013-05-14 | 2017-07-11 | Mc10, Inc. | Conformal electronics including nested serpentine interconnects |
KR20160040670A (ko) | 2013-08-05 | 2016-04-14 | 엠씨10, 인크 | 곡면부착형 전자기기를 포함하는 유연한 온도 센서 |
KR20160065948A (ko) | 2013-10-07 | 2016-06-09 | 엠씨10, 인크 | 감지 및 분석용 등각 센서 시스템 |
CN105813545A (zh) | 2013-11-22 | 2016-07-27 | Mc10股份有限公司 | 用于感测和分析心搏的适形传感器系统 |
RU2556271C1 (ru) * | 2013-12-30 | 2015-07-10 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина (АО "НПП "Исток" им. Шокина") | Интегральная схема свч |
WO2015103580A2 (en) | 2014-01-06 | 2015-07-09 | Mc10, Inc. | Encapsulated conformal electronic systems and devices, and methods of making and using the same |
US10485118B2 (en) | 2014-03-04 | 2019-11-19 | Mc10, Inc. | Multi-part flexible encapsulation housing for electronic devices and methods of making the same |
JP6100200B2 (ja) | 2014-04-24 | 2017-03-22 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6118757B2 (ja) * | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US9899330B2 (en) | 2014-10-03 | 2018-02-20 | Mc10, Inc. | Flexible electronic circuits with embedded integrated circuit die |
USD781270S1 (en) | 2014-10-15 | 2017-03-14 | Mc10, Inc. | Electronic device having antenna |
US10477354B2 (en) | 2015-02-20 | 2019-11-12 | Mc10, Inc. | Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation |
WO2016140961A1 (en) | 2015-03-02 | 2016-09-09 | Mc10, Inc. | Perspiration sensor |
WO2017015000A1 (en) | 2015-07-17 | 2017-01-26 | Mc10, Inc. | Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers |
WO2017031129A1 (en) | 2015-08-19 | 2017-02-23 | Mc10, Inc. | Wearable heat flux devices and methods of use |
WO2017059215A1 (en) | 2015-10-01 | 2017-04-06 | Mc10, Inc. | Method and system for interacting with a virtual environment |
CN108289630A (zh) | 2015-10-05 | 2018-07-17 | Mc10股份有限公司 | 用于神经调节和刺激的方法和系统 |
CN108781313B (zh) | 2016-02-22 | 2022-04-08 | 美谛达解决方案公司 | 用以贴身获取传感器信息的耦接的集线器和传感器节点的系统、装置和方法 |
CN115175014A (zh) | 2016-02-22 | 2022-10-11 | 美谛达解决方案公司 | 贴身传感器系统 |
EP3445230B1 (en) | 2016-04-19 | 2024-03-13 | Medidata Solutions, Inc. | Method and system for measuring perspiration |
US10447347B2 (en) | 2016-08-12 | 2019-10-15 | Mc10, Inc. | Wireless charger and high speed data off-loader |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2542500B1 (fr) * | 1983-03-11 | 1986-08-29 | Thomson Csf | Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant |
US5131963A (en) * | 1987-11-16 | 1992-07-21 | Crystallume | Silicon on insulator semiconductor composition containing thin synthetic diamone films |
US5173761A (en) * | 1991-01-28 | 1992-12-22 | Kobe Steel Usa Inc., Electronic Materials Center | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
US5186785A (en) * | 1991-04-05 | 1993-02-16 | The United States Of America As Represented By The Secretary Of The Air Force | Zone melted recrystallized silicon on diamond |
JPH0574985A (ja) * | 1991-04-16 | 1993-03-26 | Nec Corp | 半導体素子の実装構造 |
DE69225911T2 (de) | 1992-12-18 | 1999-02-11 | Harris Corp., Melbourne, Fla. | Silizium-auf-diamant-schaltungsstruktur und herstellungsverfahren dafür |
US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
US5354717A (en) | 1993-07-29 | 1994-10-11 | Motorola, Inc. | Method for making a substrate structure with improved heat dissipation |
DE69503285T2 (de) * | 1994-04-07 | 1998-11-05 | Sumitomo Electric Industries | Diamantwafer und Verfahren zur Herstellung eines Diamantwafers |
US6466446B1 (en) * | 1994-07-01 | 2002-10-15 | Saint Gobain/Norton Industrial Ceramics Corporation | Integrated circuit package with diamond heat sink |
US5904546A (en) * | 1996-02-12 | 1999-05-18 | Micron Technology, Inc. | Method and apparatus for dicing semiconductor wafers |
US6155909A (en) * | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
WO1998052216A1 (en) * | 1997-05-12 | 1998-11-19 | Silicon Genesis Corporation | A controlled cleavage process |
JPH11307747A (ja) | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
US6140217A (en) * | 1998-07-16 | 2000-10-31 | International Business Machines Corporation | Technique for extending the limits of photolithography |
JP3144387B2 (ja) * | 1998-08-17 | 2001-03-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US6337513B1 (en) * | 1999-11-30 | 2002-01-08 | International Business Machines Corporation | Chip packaging system and method using deposited diamond film |
FR2817394B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
US6472276B1 (en) * | 2001-07-20 | 2002-10-29 | Motorola, Inc. | Using silicate layers for composite semiconductor |
US7019332B2 (en) * | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
US6770966B2 (en) * | 2001-07-31 | 2004-08-03 | Intel Corporation | Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat |
KR100468422B1 (ko) * | 2002-05-14 | 2005-01-27 | 엘지.필립스 디스플레이 주식회사 | 칼라음극선관용 전자총 |
-
2001
- 2001-07-31 US US09/920,275 patent/US6770966B2/en not_active Expired - Lifetime
-
2002
- 2002-07-31 KR KR1020047001421A patent/KR100612166B1/ko not_active IP Right Cessation
- 2002-07-31 JP JP2003517941A patent/JP4761708B2/ja not_active Expired - Lifetime
- 2002-07-31 WO PCT/US2002/024441 patent/WO2003012864A1/en active Application Filing
- 2002-07-31 CN CNA028152158A patent/CN1539166A/zh active Pending
- 2002-07-31 EP EP02752655A patent/EP1412980A1/en not_active Ceased
- 2002-08-01 TW TW096143145A patent/TWI303474B/zh not_active IP Right Cessation
-
2004
- 2004-02-06 US US10/773,879 patent/US6921706B2/en not_active Expired - Fee Related
-
2005
- 2005-02-03 US US11/050,902 patent/US7170098B2/en not_active Expired - Lifetime
-
2006
- 2006-07-31 US US11/496,934 patent/US7432532B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100740032B1 (ko) * | 2005-02-09 | 2007-07-18 | 가부시키가이샤 고베 세이코쇼 | 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20060270135A1 (en) | 2006-11-30 |
US7432532B2 (en) | 2008-10-07 |
US6921706B2 (en) | 2005-07-26 |
US20030025198A1 (en) | 2003-02-06 |
US20040157386A1 (en) | 2004-08-12 |
TW200822325A (en) | 2008-05-16 |
US6770966B2 (en) | 2004-08-03 |
KR100612166B1 (ko) | 2006-08-14 |
CN1539166A (zh) | 2004-10-20 |
US20050130362A1 (en) | 2005-06-16 |
WO2003012864A1 (en) | 2003-02-13 |
TWI303474B (en) | 2008-11-21 |
US7170098B2 (en) | 2007-01-30 |
JP4761708B2 (ja) | 2011-08-31 |
EP1412980A1 (en) | 2004-04-28 |
JP2004537860A (ja) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100612166B1 (ko) | 집적 회로 및 다이아몬드 층을 갖는 다이를 포함하는 전자어셈블리와 그 제조 방법 | |
US8148203B2 (en) | Technique for stable processing of thin/fragile substrates | |
US7781310B2 (en) | Semiconductor die singulation method | |
JP2005167190A (ja) | 半導体ウェハのダイシング方法 | |
TWI601242B (zh) | 半導體晶片分割方法 | |
US8168474B1 (en) | Self-dicing chips using through silicon vias | |
US20230411336A1 (en) | Semiconductor wafer, clip and semiconductor device | |
US6936497B2 (en) | Method of forming electronic dies wherein each die has a layer of solid diamond | |
TWI505343B (zh) | 半導體晶片分割方法 | |
TWI304270B (en) | A wafer and a die having an integrated circuit and a layer of diamond | |
KR101122521B1 (ko) | 주입된 불순물을 사용하여 반도체 웨이퍼를 개별 반도체 다이들로 분리하는 방법 | |
RU2109371C1 (ru) | Способ изготовления интегральных схем | |
JPS62130537A (ja) | 集積回路の素子間分離方法 | |
JP2007019112A (ja) | 半導体チップの製造方法、分離装置及び分離方法 | |
KR20000021846A (ko) | 반도체 기판 제조방법 | |
JP2001102528A (ja) | 半導体装置の製造方法 | |
KR19990047977A (ko) | 반도체 웨이퍼 | |
JPH07123114B2 (ja) | 半導体集積回路装置の製造方法 | |
JPS63287031A (ja) | 誘電体分離ウエハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |