KR20000021846A - 반도체 기판 제조방법 - Google Patents
반도체 기판 제조방법 Download PDFInfo
- Publication number
- KR20000021846A KR20000021846A KR1019980041119A KR19980041119A KR20000021846A KR 20000021846 A KR20000021846 A KR 20000021846A KR 1019980041119 A KR1019980041119 A KR 1019980041119A KR 19980041119 A KR19980041119 A KR 19980041119A KR 20000021846 A KR20000021846 A KR 20000021846A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- wafer
- semiconductor
- recycling
- thin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 238000004064 recycling Methods 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 76
- -1 oxygen ions Chemical class 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 기판 제조방법에 관한 것으로, 종래 반도체 기판 제조방법은 인코트로 부터 두꺼운 반도체 기판을 잘라내고, 다시 그 두꺼운 반도체 기판의 뒷면을 갈아 얇은 반도체 기판을 만듦으로써, 반도체 기판의 손실이 많음과 아울러 기판의 뒷면을 가는 공정에서 반도체 기판의 깨짐이 발생하기 쉬워 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 인코트로 부터 분리된 두꺼운 반도체 기판에 실제 반도체 장치를 제조할 얇은 반도체 기판의 두께만큼의 깊이로 산소이온을 이온주입하여 산화층을 형성하는 분리영역형성단계와; 상기 산화층을 선택적으로 식각하여 상기 반도체 장치의 제조에 사용될 얇은 반도체 기판과 재활용 가능한 반도체 기판으로 분리하는 분리단계와; 상기 재활용 가능한 반도체 기판과 다른 공정에서 생성된 재활용 가능한 반도체 기판을 접합하여 재활용하는 재활용 반도체 기판 접합단계로 구성되어 두꺼운 반도체 기판의 중앙부에 산화층을 형성하고, 그 산화층을 선택적으로 식각하여 실제 반도체 장치의 제조에 사용할 얇은 반도체 기판을 형성하고, 나머지 반도체 기판을 다른 기판과 접합하여 재활용 함으로써, 제조비용을 낮추는 효과가 있다.
Description
본 발명은 반도체 기판 제조방법에 관한 것으로, 특히 백 그라인딩(back grinding)에 의해 소모되는 반도체 기판을 재활용하여 생산비용을 절감하는데 적당하도록 한 반도체 기판 제조방법에 관한 것이다.
일반적으로, 반도체 기판은 실리콘을 용융시키고, 단결정실리콘인 시드(seed)를 상기 용융된 실리콘의 표면에 접하게 한후, 온도를 낮추며 회전과 동시에 위로 들어올림에 의해 상기 시드의 결정과 동일한 인고트(ingot)를 뽑아 올리게 된다. 이와 같은 방법은 쵸크랄 스키(Czochralski)법이라고 하며, 이와 같이 성장한 인고트를 적당한 두께로 잘라 원형의 기판을 얻는다. 이와 같이 인고트를 최초 절단한 기판의 두께는 실제 반도체 소자의 제조에 이용하는 기판보다 두껍게 절단하며 필요한 부분의 외에는 소자가 형성되지 않는 후면을 갈아 원하는 두께를 얻으며, 이와 같은 종래 반도체 기판 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 및 도1b는 종래 인고트를 절단하여 얻은 반도체 기판을 원하는 두께의 기판으로 가공하는 반도체 기판 제조공정 수순단면도로서, 이에 도시한 바와 같이 인고트에서 절단한 반도체 기판은 반도체 소자가 형성될 소자형성영역(1)과 상기 소자형성영역(2)을 지지하는 지지영역(2)으로 구분할 수 있으며, 상기 지지영역(2)을 백그라운딩(back grounding)에 의해 갈아내어 도1b에 도시한 바와 같이 얇은 지지영역(2)만을 남겨둔다.
실제 16M DRAM의 양산에 사용되는 8인치 반도체 기판(WAFER)의 두께는 약 710~740 μ m이며, 상기 백그라운딩으로 그 반도체 기판을 연마한 후에 남은 반도체 기판의 두께는 약 280 μ m 정도가 된다.
이와 같이 최초 인코트에서 잘라낸 반도체 기판의 뒷면을 갈아 얇은 반도체 기판을 만들며, 실제적으로 약 의 반도체 기판이 버려지는 셈이된다.
상기한 바와 같이 종래 반도체 기판 제조방법은 인코트로 부터 두꺼운 반도체 기판을 잘라내고, 다시 그 두꺼운 반도체 기판의 뒷면을 갈아 얇은 반도체 기판을 만듦으로써, 반도체 기판의 손실이 많음과 아울러 기판의 뒷면을 가는 공정에서 반도체 기판의 깨짐이 발생하기 쉬워 제조비용이 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 두꺼분 반도체 기판으로 부터 얇은 반도체 기판을 생성하는 과정에서 제거되는 부분을 재활용 할 수 있는 반도체 기판 제조방법을 제공함에 그 목적이 있다.
도1a 및 도1b는 종래 반도체 기판의 제조공정 수순단면도.
도2a 내지 도2c는 본 발명 반도체 기판의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:두꺼운 반도체 기판 2:산화층
3:소자 제조용 반도체 기판 4,5:재활용 반도체 기판
상기와 같은 목적은 인코트로 부터 분리된 두꺼운 반도체 기판에 실제 반도체 장치를 제조할 얇은 반도체 기판의 두께만큼의 깊이로 산소이온을 이온주입하여 산화층을 형성하는 분리영역형성단계와; 상기 산화층을 선택적으로 식각하여 상기 반도체 장치의 제조에 사용될 얇은 반도체 기판과 재활용 가능한 반도체 기판으로 분리하는 분리단계와; 상기 재활용 가능한 반도체 기판과 다른 공정에서 생성된 재활용 가능한 반도체 기판을 접합하여 재활용하는 재활용 반도체 기판 접합단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명 반도체 기판 제조공정 수순단면도로서, 이에 도시한 바와 같이 인고트로 부터 분리시킨 두꺼운 반도체 기판(1)내에 반도체 장치의 제조에 사용할 얇은 반도체 기판의 두께만큼의 깊이로 산소이온을 이온주입하여 산화층(2)을 형성하는 단계(도2a)와; 상기 산화층(2)을 습식식각하여 상기 두꺼운 반도체 기판(1)을 상부영역인 소자 제조용 반도체 기판(3)과 하부영역인 재활용 반도체 기판(4)으로 분리하는 단계(도2b)와; 상기 재활용 반도체 기판(4)을 다른 두꺼운 반도체 기판으로 부터 분리한 재활용 반도체 기판(5)과 친수성 처리를 통해 접합하는 단계(도2c)로 구성된다.
이하, 상기와 같은 본 발명 반도체 기판 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 인고트에서 얻은 두꺼운 반도체 기판(1)에 반도체 장치 제조에 사용할 반도체 기판(1)의 두께에 해당하는 깊이로 산소이온을 이온주입한다. 즉, 상기 설명한 DRAM의 경우 실제 사용하는 반도체 기판의 두께인 280 μ m의 깊이로 산소이온을 이온주입한다.
이와 같이 산소이온을 주입하고 열처리하면, 상기 산소이온이 주입된 영역은 산화되어 상기 실리콘인 반도체 기판(1)과는 선택적 식각이 가능한 산화층(2)이 형성된다.
그 다음, 도2b에 도시한 바와 같이 상기 두꺼운 반도체 기판(1)의 내에 형성된 산화층(2)을 선택적으로 식각하여 상기 반도체 기판(1)을 반도체 장치의 제조에 사용할 반도체 기판(3)과 소정의 처리를 통해 재활용할 재활용 반도체 기판(4)으로 분리한다.
이와 같이 분리된 제조에 사용할 반도체 기판(3)은 어닐링 등의 후처리공정을 거쳐 손상을 치유한 후, 그 상부에 반도체 장치를 제조하게 된다.
그 다음, 도2c에 도시한 바와 같이 상기 재활용 반도체 기판(4)은 다른 공정에서 생성한 재활용 반도체 기판(5)과 접합된다. 이때의 접합기술은 친수성 등의 화학적 처리에 의하며, 이와 같이 접합된 재활용 반도체 기판(5)은 다시 상기 산소이온주입, 산화층식각의 단계를 거쳐 반도체 장치를 제조할 수 있는 반도체 기판으로 사용할 수 있게 된다.
상기한 바와 같이 본 발명은 두꺼운 반도체 기판의 중앙부에 산화층을 형성하고, 그 산화층을 선택적으로 식각하여 실제 반도체 장치의 제조에 사용할 얇은 반도체 기판을 형성하고, 나머지 반도체 기판을 다른 기판과 접합하여 재활용 함으로써, 제조비용을 절감하는 효과가 있다.
Claims (3)
- 인코트로 부터 분리된 두꺼운 반도체 기판에 실제 반도체 장치를 제조할 얇은 반도체 기판의 두께만큼의 깊이로 산소이온을 이온주입하여 산화층을 형성하는 분리영역형성단계와; 상기 산화층을 선택적으로 식각하여 상기 반도체 장치의 제조에 사용될 얇은 반도체 기판과 재활용 가능한 반도체 기판으로 분리하는 분리단계와; 상기 재활용 가능한 반도체 기판과 다른 공정에서 생성된 재활용 가능한 반도체 기판을 접합하여 재활용하는 재활용 반도체 기판 접합단계로 이루어 진 것을 특징으로 하는 반도체 기판 제조방법.
- 제 1항에 있어서, 상기 재활용 가능한 기판간의 접합은 친수성 화학처리를 통해 접합하는 것을 특징으로 하는 반도체 기판 제조방법.
- 제 1항에 있어서, 상기 접합된 재활용 반도체 기판을 재활용 하는 방법은 상기 분리영역 형성단계와 분리단계를 수행하는 것을 특징으로 하는 반도체 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041119A KR20000021846A (ko) | 1998-09-30 | 1998-09-30 | 반도체 기판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041119A KR20000021846A (ko) | 1998-09-30 | 1998-09-30 | 반도체 기판 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000021846A true KR20000021846A (ko) | 2000-04-25 |
Family
ID=19552766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980041119A KR20000021846A (ko) | 1998-09-30 | 1998-09-30 | 반도체 기판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000021846A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386848B1 (ko) * | 2001-05-09 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 재생방법 |
-
1998
- 1998-09-30 KR KR1019980041119A patent/KR20000021846A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386848B1 (ko) * | 2001-05-09 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 재생방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1555690B1 (en) | Pasted soi substrate, process for producing the same and semiconductor device | |
| US6342433B1 (en) | Composite member its separation method and preparation method of semiconductor substrate by utilization thereof | |
| KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| EP0935280A1 (en) | SOI substrate and method of manufacturing the same | |
| US7348257B2 (en) | Process for manufacturing wafers of semiconductor material by layer transfer | |
| WO2003092041B1 (en) | Method for fabricating a soi substrate a high resistivity support substrate | |
| KR19980071515A (ko) | 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법 | |
| KR20010070458A (ko) | 반도체 기판, 반도체 디바이스 및 그 제조 방법 | |
| KR100481647B1 (ko) | 시료의 분리장치 및 분리방법 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| US5420064A (en) | Method of manufacturing a dielectric isolation substrate | |
| JPH05217823A (ja) | 半導体基材の作製方法 | |
| JP2976929B2 (ja) | 半導体装置の製造方法 | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| KR20040060990A (ko) | 접합 웨이퍼의 제조 방법 | |
| US5374582A (en) | Laminated substrate for semiconductor device and manufacturing method thereof | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| KR20000021846A (ko) | 반도체 기판 제조방법 | |
| WO2004003996A1 (en) | Method of producing an soi wafer | |
| CN115799273B (zh) | 一种绝缘体上硅晶圆及制备方法、半导体装置 | |
| JP2005079109A (ja) | 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JP2005347301A (ja) | 基板の作製方法 | |
| CN117253791A (zh) | Igbt器件的制作方法及igbt器件 | |
| CN115939023A (zh) | 制备带有绝缘埋层衬底的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |