JPH04359462A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH04359462A
JPH04359462A JP3161120A JP16112091A JPH04359462A JP H04359462 A JPH04359462 A JP H04359462A JP 3161120 A JP3161120 A JP 3161120A JP 16112091 A JP16112091 A JP 16112091A JP H04359462 A JPH04359462 A JP H04359462A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
substrate
discrete
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3161120A
Other languages
English (en)
Inventor
Asao Yoshikawa
朝夫 吉川
Kimihisa Tsuji
公壽 辻
Nobuyoshi Sugitani
伸芳 杉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP3161120A priority Critical patent/JPH04359462A/ja
Publication of JPH04359462A publication Critical patent/JPH04359462A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層基板上に集積回路
等の半導体チップおよびセラミックコンデンサ等のディ
スクリートチップ部品を搭載した混成集積回路装置に関
する。
【０００２】
【従来の技術】従来、上記した混成集積回路装置は、一
例として図４に示すように、多層基板１の表面に半導体
チップ２をダイボンディングおよびワイヤボンディング
により接着し樹脂３により封止した後、同一平面上にデ
ィスクリートチップ部品４をハンダペースト，ハンダボ
ール等を用いて組み付け、各部品の搭載部分を封止部材
５によって封止することにより形成されている。
【０００３】
【発明が解決しようとする課題】上記した混成集積回路
装置においては、ディスクリートチップ部品の組み付け
の際のハンダフラックス等の拡散による半導体チップの
汚れあるいはハンダフラックス等から発生する反応性ガ
スによる半導体チップの特性の劣化等を防ぐため、半導
体チップ組み付け後半導体チップの樹脂封止を行わなけ
ればならないため組立工程が複雑になるという問題があ
った。さらに、上記混成集積回路装置においては、同一
基板面の互いに近接した位置に半導体チップとディスク
リートチップ部品を配設しているため、ディスクリート
チップ部品からの放熱により半導体チップが加熱され、
半導体チップの動作温度範囲の上限を越える場合が生じ
た。また、半導体チップの抵抗とチップ抵抗部品の温度
係数が各々負および正と異なるため、両者が同程度の高
温雰囲気におかれると何れかが許容特性範囲を越えると
いう問題も生じた。
【０００４】上記問題を回避するため、実開昭６２ー１
１２１６０号公報に開示された半導体装置においては、
ディスクリートチップ部品の基板への接着を金合金を用
いて行うことにより、接着の際にフラックスによる汚れ
やガスの発生を伴わないようにしている。しかし、接着
用の金合金がハンダペースト等に比べ非常に高価なため
特別な用途を除き安価な民生用チップ部品の電極用に用
いることは難しい。さらに、この半導体装置においては
、ディスクリートチップ部品の放熱による半導体チップ
の加熱の問題については考慮されていない。また、特開
昭６０ー１０６４７号公報に開示された混成集積回路装
置においては、多層基板に凹状の部品搭載部を形成し半
導体チップおよびディスクリートチップ部品等を搭載し
た後、部品搭載部の上部を平板状のセラミック蓋で被覆
し各部品を封止している。しかし、この混成集積回路装
置においては、ディスクリートチップ部品の接着時にお
けるハンダフラックス等の拡散による半導体チップの汚
れは回避することができるものの、ハンダフラックス等
から発生する反応性ガスによる半導体チップの劣化等を
防ぐのに十分ではない。さらに、ディスクリートチップ
部品が多層基板の凹状の部品搭載部内に組み付けられて
いるため、ディスクリートチップ部品から発生する熱が
基板外部へ十分に放熱されず、この熱が基板を介して半
導体チップに及ぶため、半導体チップの加熱が避けられ
ない。また、特開昭６０ー１７１７５４号公報に開示さ
れた半導体チップキャリアにおいては、半導体チップの
組み付けられたチップキャリアの封止用リッドの外面に
ディスクリートチップ部品等を組み付けている。この場
合、半導体チップがディスクリートチップ部品の組み付
けにより汚染等されることはないが、半導体チップの放
熱部分であるリッド上に発熱源であるディスクリートチ
ップ部品が組み付けられていることにより、半導体チッ
プが加熱されることは避けられない。本発明は、上記課
題を解消しようとするもので、ディスクリートチップ部
品の多層基板への接着時におけるハンダフラックス等に
よる半導体チップの汚染や特性の劣化を防止すると共に
、半導体チップの温度特性がディスクリートチップ部品
の放熱により影響されないような混成集積回路装置を提
供することにある。
【０００５】
【課題を解決するための手段】本発明の混成集積回路装
置の特徴は、導体配線を所定のパターンにてその表面に
それぞれ形成した複数枚の基板を積層してなり、所要の
半導体チップを搭載すべき部分に位置する前記基板の一
部を打ち抜いて凹所を形成しかつ同基板の前記各導体配
線をその厚さ方向に貫通して設けた貫通孔に充填した導
体材料により接続した多層基板と、前記凹所の底部に組
み付けられて前記多層基板の表面に固着した封止部材に
より封止された半導体チップと、前記凹所から所定間隔
離れた位置にて前記多層基板表面の前記導体配線上に組
み付けられたディスクリートチップ部品とを備えたこと
にある。
【０００６】
【発明の作用・効果】上記したように本発明の混成集積
回路装置を構成したことにより、半導体チップは多層基
板の凹所の底部に組み付けられ、この多層基板の表面に
凹所を被覆して封止部材を固着させることにより半導体
チップは凹所内に封止される。このため、半導体チップ
は外部から完全に遮断されるので、その後、ディスクリ
ートチップ部品が凹所から所定間隔離れた位置にて多層
基板表面の導体配線上に組み付けられる際に生じるハン
ダフラックス等の拡散による汚れやハンダフラックス等
から発生する反応性ガスにより半導体チップが影響を受
けることはない。また、ディスクリートチップ部品が多
層基板の表面の導体配線上に露出して組み付けられてい
ることにより、ディスクリートチップ部品からの多層基
板外部への放熱が円滑に行われ多層基板内への蓄熱が抑
制されるので、ディスクリートチップ部品の放熱による
半導体チップの温度上昇が抑制され半導体チップの温度
特性に悪影響を与えない。
【０００７】
【実施例】本発明の一実施例を図面により説明する。図
１は、第１実施例にかかる混成集積回路装置Ｈ　の製造
工程の一部の概略断面を示すもので、混成集積回路装置
Ｈ　は多層基板１０と、多層基板１０の上面に設けた凹
所１２，１３に収容された集積回路等の半導体チップ２
０ａ，２０ｂと、多層基板１０の底面に組み付けられた
チップ抵抗，チップコンデンサ等のディスクリートチッ
プ部品３０ａ〜３０ｅとを備えている。多層基板１０は
、第１〜第４のアルミナのグリーンシート１１ａ〜１１
ｄを積層させたもので、第１及び第２層のグリーンシー
ト１１ａ，１１ｂには半導体チップ搭載用の部分が打ち
抜かれて凹所１２，１３が形成されており、また各グリ
ーンシート１１ａ〜１１ｄの表面には回路形成用の導体
配線（図示しない）がモリブデンあるいはタングステン
等を含む導体ペーストを印刷することにより形成される
。 さらに、各グリーンシート１１ａ〜１１ｄには厚さ方向
に貫通したスルーホールＴＨが形成されており、各グリ
ーンシートを積層する際にスルーホールＴＨ内に導体ペ
ーストを埋め込むことにより各層の所定の導体配線間の
接続が形成される。このグリーンシート積層体を所定条
件にて焼成することにより多層基板１０が形成される（
図１（ａ）参照）。なお、グリーンシートの材質として
はアルミナに限るものではなくステアタイト等でもよい
。
【０００８】つぎに、混成集積回路装置Ｈ　の組立工程
について説明すると、図１（ｂ）　に示すように多層基
板１０の凹所１２，１３の導体配線上に半導体チップ２
０ａ，２０ｂをダイボンディングにより接着させ、接着
された半導体チップ２０ａ，２０ｂの電極パッドと多層
基板１０の第２層目の導体配線間をワイヤボンディング
により接続する。半導体チップ２０ａ，２０ｂの組み付
けられた多層基板１０の上面にセラミック基板，樹脂板
あるいは金属板等の封止部材１４を樹脂あるいは導電性
ペースト等の接着剤により接着し、凹所１２，１３を被
覆して凹所内の半導体チップ２０ａ，２０ｂを外部から
完全に遮断する（図１（ｃ）　参照）。
【０００９】つぎに、多層基板１０の第４層１１ｄの下
面に形成されハンダペーストの塗布された導体配線上に
チップコンデンサ，チップ抵抗等のディスクリートチッ
プ部品３０ａ〜３０ｅを配設する。なお、ハンダバンプ
付きディスクリートチップ部品３０の場合は、導体配線
上にフェースダウンにより配設する。この多層基板１０
を所定温度に設定されたリフロー炉を通過させてハンダ
を溶融させることにより、ディスクリートチップ部品３
０を導体配線に接続させる（図１（ｄ）　参照）。この
とき、半導体チップ２０ａ，２０ｂは封止部材１４によ
り外部から完全に遮断されているので、リフロー炉内に
おけるハンダフラックス等の拡散による汚れやハンダフ
ラックス等から発生する反応性ガスにより影響されるこ
とはない。
【００１０】このようにして形成された混成集積回路装
置Ｈ　においては、その使用中に、ディスクリートチッ
プ部品３０ａ〜３０ｅから大量の熱が放出されるが、デ
ィスクリートチップ部品が多層基板１０の表面に露出し
て組み付けられていることにより、ディスクリートチッ
プ部品からの多層基板１０の外部への放熱が円滑に行わ
れ多層基板１０内への蓄熱が抑制される。このため、半
導体チップ２０ａ，２０ｂはディスクリートチップ部品
３０ａ〜３０ｅからの放熱により影響されることはなく
、半導体チップは所定の動作温度範囲を保証されるとと
もに半導体チップ内の抵抗あるいはチップ抵抗が許容特
性範囲を越えることもない。なお、上記実施例において
は、ディスクリートチップ部品を多層基板１０の底面に
組み付けた場合について説明しているが、ディスクリー
トチップ部品を基板上面の凹所から所定間隔離れた位置
に組み付けることも可能である。
【００１１】つぎに、本発明の第２実施例について図２
により説明する。第２実施例は、半導体チップ２１ａ，
２１ｂがフリップチップタイプの場合に適用されるもの
で、多層基板１０のチップ搭載用の凹所１５，１６をチ
ップサイズと略同一形状でかつ深さが各々異なるように
形成したものである（図２（ａ）　参照）。半導体チッ
プ２１ａ，２１ｂは、その表面に形成されたバンプＢに
より凹所１５，１６底面の導体配線上に接着される（図
２（ｂ）　参照）。ディスクリートチップ部品３０ａ〜
３０ｅの搭載に関しては第１実施例と同様であるので説
明を省略する。以上のように第２実施例を構成したこと
により、上記第１実施例と同様の効果が得られると共に
半導体チップの実装をセルフアライメントにより容易に
行うことができる。さらに本実施例においては、図２（
ｃ）　に示すように、半導体チップ２１ａに接続される
導体配線と半導体チップ２１ａ，２１ｂ相互間を接続す
る導体配線とが交差するような場合、前者として第３層
の基板面に形成された導体配線（２点鎖線）Ｌ１を用い
、後者として第４層に形成された導体配線（破線）Ｌ２
を用いることによりかかる複雑な導体配線を容易に処理
することができる。すなわち、従来のように深さが同一
の凹所１５，１６に組み込まれた半導体チップ２１ａ，
２１ｂについて上記のような交差する配線を配設する場
合には、１層下の基板面に形成された導体配線を介して
接続する必要があるために両半導体チップ２１ａ，２１
ｂの配設部分にスルーホールＴＨを形成する必要がある
のに対し、本実施例においては半導体チップ２１ａ側に
ついてのみスルーホールＴＨを形成すれば良いので、多
層配線形成工程が簡略化され歩留の向上と製品のコスト
ダウンを図ることができる。なお、導体配線の配設の態
様は上記の場合に限るものではなく、半導体チップ間に
類似の交差した配線が形成された場合に本実施例を適用
することが可能である。
【００１２】つぎに、本発明の第３実施例について図３
により説明する。第３実施例は、半導体チップ２２ａ，
２２ｂがフリップチップタイプの場合に適用されるもの
で、多層基板１０のチップ搭載用の凹所１７，１８をチ
ップサイズと略同一形状でかつその上端部分に所定の傾
斜部１７ａ，１８ａを設けて形成したものである（図３
（ａ）　参照）。半導体チップ２２ａ，２２ｂは、その
表面に形成されたバンプＢにより凹所１７，１８底面の
導体配線上に接着される（図３（ｂ）　参照）。ディス
クリートチップ部品３０ａ〜３０ｅの搭載に関しては第
１実施例と同様であるので説明を省略する。以上のよう
に第３実施例を構成したことにより、第１実施例と同様
の効果が得られると共に半導体チップの実装をセルフア
ライメントにより容易に行うことができる。また本実施
例においては、半導体チップ２２ａ，２２ｂの凹所１７
，１８への挿入を上端の傾斜部分１７ａ，１８ａを利用
して容易に行うことができるので、半導体チップの基板
との位置決め精度に余裕をもたせることが可能となる。 このため、本実施例においては、複雑な位置合わせ機構
を備えた高価なボンディング装置を要することなく、簡
易な位置合わせ機能を備えた安価なボンディング装置で
半導体チップのボンデイングが可能になる。
【００１３】また、上記第２及び第３実施例のように混
成集積回路装置Ｈ　用の半導体チップとしてフリップチ
ップタイプを用いる場合、上記したように半導体チップ
をチップ搭載用の凹所内に接着した後に封止部材１４を
別途接着させる代わりに、半導体チップをチップ搭載用
の凹所内に位置決めした後、封止部材１４を多層基板１
０の上面に配設し、この多層基板を熱処理することによ
り半導体チップを接着させると同時に封止部材１４の接
着を行うようにしてもよい。これにより、熱処理回数が
削減され、半導体チップの組立時間を低減させることが
できる。
【００１４】なお、上記各実施例においては多層基板と
してグリーンシート積層体を焼成したものを用いている
が、導体配線の形成されたセラミック基板あるいはプラ
スチック基板等を積層したものを用いてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る混成集積回路装置の
組立工程の一部を示す概略断面図である。
【図２】第２実施例に係る混成集積回路装置の要部断面
図及び要部の拡大平面図である。
【図３】第３実施例に係る混成集積回路装置の要部断面
図である。
【図４】従来例に係る混成集積回路装置の概略断面図で
ある。
【符号の説明】
１０…多層基板、１１ａ〜１１ｄ…グリーンシート、１
２，１３，１５，１６，１７，１８…チップ搭載部位、
１４…封止部材、２０ａ，２０ｂ，２１ａ，２１ｂ２２
ａ，２２ｂ…半導体チップ、３０ａ〜３０ｅ…ディスク
リートチップ部品、Ｈ…混成集積回路装置、ＴＨ…スル
ーホール。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　導体配線を所定のパターンにてその表
    面にそれぞれ形成した複数枚の基板を積層してなり、所
    要の半導体チップを搭載すべき部分に位置する前記基板
    の一部を打ち抜いて凹所を形成しかつ同基板の前記各導
    体配線をその厚さ方向に貫通して設けた貫通孔に充填し
    た導体材料により接続した多層基板と、前記凹所の底部
    に組み付けられて前記多層基板の表面に固着した封止部
    材により封止された半導体チップと、前記凹所から所定
    間隔離れた位置にて前記多層基板表面の前記導体配線上
    に組み付けられたディスクリートチップ部品とを備えた
    ことを特徴とする混成集積回路装置。
JP3161120A 1991-06-05 1991-06-05 混成集積回路装置 Pending JPH04359462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3161120A JPH04359462A (ja) 1991-06-05 1991-06-05 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3161120A JPH04359462A (ja) 1991-06-05 1991-06-05 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH04359462A true JPH04359462A (ja) 1992-12-11

Family

ID=15728984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3161120A Pending JPH04359462A (ja) 1991-06-05 1991-06-05 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH04359462A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139267A (ja) * 1994-11-07 1996-05-31 Nec Corp マルチチップモジュール
US5801438A (en) * 1995-06-16 1998-09-01 Nec Corporation Semiconductor device mounting and multi-chip module
US5831833A (en) * 1995-07-17 1998-11-03 Nec Corporation Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching
GB2339337A (en) * 1995-06-16 2000-01-19 Nec Corp Semiconductor device mounting in recesses in a circuit board
JP2017092380A (ja) * 2015-11-16 2017-05-25 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139267A (ja) * 1994-11-07 1996-05-31 Nec Corp マルチチップモジュール
US5801438A (en) * 1995-06-16 1998-09-01 Nec Corporation Semiconductor device mounting and multi-chip module
GB2339337A (en) * 1995-06-16 2000-01-19 Nec Corp Semiconductor device mounting in recesses in a circuit board
GB2302451B (en) * 1995-06-16 2000-01-26 Nec Corp Semiconductor device mounting method and multi-chip module produced by the same
GB2339337B (en) * 1995-06-16 2000-03-01 Nec Corp Semiconductor device mounting method and multi-chip module produced by the same
US5831833A (en) * 1995-07-17 1998-11-03 Nec Corporation Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching
JP2017092380A (ja) * 2015-11-16 2017-05-25 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Similar Documents

Publication Publication Date Title
US5708566A (en) Solder bonded electronic module
US6208521B1 (en) Film carrier and laminate type mounting structure using same
JPH10242210A (ja) 集積回路装置の実装構造およびその製造方法
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
EP0101791A2 (en) Multi-layer circuitry
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
JP2586344B2 (ja) キャリアフィルム
JP4074040B2 (ja) 半導体モジュール
US6351389B1 (en) Device and method for packaging an electronic device
JPH06291165A (ja) フリップチップ接続構造
JPH04359462A (ja) 混成集積回路装置
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP3132485B2 (ja) 半導体装置およびその製造方法
JPS63143A (ja) リ−ドレス部品
JP3710003B2 (ja) 実装基板及び実装基板の製造方法
JPH07111379A (ja) マルチチップモジュール実装型プリント配線板
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JPH065769A (ja) 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム
JP2891085B2 (ja) 半田ボール電極形成方法及びその半田ボール電極形成方法に用いる半田微細球位置決め治具
JP3336909B2 (ja) ボールグリッドアレイパッケージの実装構造、ボールグリッドアレイパッケージ実装用多層基板および実装方法
JP2841825B2 (ja) 混成集積回路
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
JPH0936276A (ja) 半導体パッケージ用基板
JPH0982752A (ja) 半導体装置