JPS62114254A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS62114254A
JPS62114254A JP60254330A JP25433085A JPS62114254A JP S62114254 A JPS62114254 A JP S62114254A JP 60254330 A JP60254330 A JP 60254330A JP 25433085 A JP25433085 A JP 25433085A JP S62114254 A JPS62114254 A JP S62114254A
Authority
JP
Japan
Prior art keywords
etching
lead frame
inner leads
pressing
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60254330A
Other languages
English (en)
Other versions
JPH036663B2 (ja
Inventor
Katsufusa Fujita
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP60254330A priority Critical patent/JPS62114254A/ja
Priority to US06/875,134 priority patent/US4704187A/en
Publication of JPS62114254A publication Critical patent/JPS62114254A/ja
Publication of JPH036663B2 publication Critical patent/JPH036663B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、リードフレームの製造方法に関する。
［従来の技術Ｉ ＩＣ，ＬＳＩ等の半導体装置は、半導体集積回路を第１
図に示すようなリードフレームのバッド１に搭載し、こ
の半導体集積回路の端子とリードフレームのインナーリ
ード２とを金線あるいはアルミ線のポンディングにより
接続し、更にこれらを樹脂やセラミックで封入すること
により製造されている。
なお、第１図において、３はアウターリード、４．５は
サイトレール、６ａおよび６ｂはタイバー（ダムバー）
、７はサポートバーである。
従来、かかるリードフレームを製造する方法としては、
エツチングによって製造する方法と、リードフレーム打
抜用金型を用いたプレス加工によって製造する方法とが
ある。
［発明が解決しようとする問題点１ 前者の製造方法は、インナーリード２の先端部分におけ
る微細な加工には適しているが、エツチング液が劣化す
るとエツチング液を交換しなければならず、製造コスト
が高くなるという問題がある。
一方、後者の製造方法は、製造コストを安くすることが
できるが、微細な加工を行なう場合には、抜きかす上が
りに伴う金型の破損および金型製作の困難性等の問題が
あり、また、製品の精度も前者の製造方法よりも劣る。
本発明は上記問題点を解消することができるリードフレ
ームの製造方法を提供する事を目的とする。
［問題点を解決するための手段１ 本発明によれば、リードフレームのインナーリードはエ
ツチングによって形成し、前記リードフレームのアウタ
ーリードはプレス加工によって形成するようにしている
。
［作用］ すなわち、リードフレームのインナーリードをエツチン
グによって形成することによりインナーリード先端部に
おける微細な加工を容易にするとともに高精度化を達成
し、比較的粗い加工を伴うアウターリードをプレス加工
によって形成することにより、プレス加工を容易にし、
かつ、エツチングのみに比べてエツチング液の劣化を遅
クシ、製造コストを安くする。
［実施例］ 以下、本発明を添付図面を参照して詳細に説明する。
第１図はデュアルインライン形のリードフレームの拡大
平面図である。このリードフレームは、半導体集積回路
を搭載するパッド１．４０本のインナーリード２および
アウターリード３．２本のサイトレール４，５、各リー
ド間を結び、樹脂モールドの際にモールド部から樹脂が
流出するのを防止するタイバー６ａ、６ｂおよびパッド
１を支持するサポートパー７から構成されている。
上記リードフレームを製造する場合、エツチングによる
加工工程と、プレスによる加工工程の２つの加工工程を
用いる。すなわち、サイトレール４．５およびタイバー
６ａ、６ｂによって囲まれるパッド１を含む領域１０に
おける加工（パッド１、インナーリード２、サポートパ
ー７の形成）は、エツチングによって行なう。一方上記
エッチング領域１０以外の部分の加工（アウターリード
３の形成）は、その加工専用の金型を用いたプレス加工
によって行なう。
これら２つの工程は、いずれを先に行なうようにしても
よいが、プレス加工工程→メッキ工程→エッチング工程
の順に行なうようにした場合には、メッキ工程でのハン
ドリングに際してインナーリード先端の微小部分のひっ
かかりが生じないという効果がある。
第２図はクワッド（ＱＵＡＤ）形のリードフレームの拡
大平面図である。このタイプのリードフレームも前記の
場合と同様にタイバー１６ａ。
１６ｂ、１６ｃ、１６ｄによって囲まれる領域２０にお
ける加工すなわちインナーリード部の形成はエツチング
によって行ない、このエツチング領域２０以外の部分の
加工、すなわちアウターリード部の形成は、プレスによ
って行なう。
なお、上記エツチング領域１０および２０をひと回り小
さくし、インナーリードの比較的粗い加工部分はプレス
加工するようにしてもよい。
［発明の効果］ 以上説明したように本発明によれば、エツチングのみに
よる場合に比べてその加工精度を同等に維持でき、かつ
エツチング液の劣化が近く、またスクラップ回収昂が大
きいため、製造コストを安くすることができる。
また、金型で微小部分を打抜かないため、抜きかす上が
り等に起因する金型の破損が減少し、かつ高速打抜きお
よび多列同時打抜きが可能である。
更に、アウターリードの形状はビン数が同じであればパ
ターンはほぼ同一であるため、同一のアウターリード形
成用金型で多品種のリードフレームに対処することがで
きるという効果がある。
【図面の簡単な説明】
第１図および第２図はそれぞれ本発明を説明するために
用いたリードフレームの拡大平面図である。 １・・・パッド、２・・・インナーリード、３・・・ア
ウターリード、４，５・・・サイトレール、５ａ、５ｂ
。 １６ａ、１６ｂ、１６ｃ、１６ｄ・・・ダイパー、７・
・・サポートパー、１０．２０・・・エツチング領域。 （こ−：、１ 第２図 手続ネ１ｎ正否路（方式） ％式％ １、事件の表示 昭和６０年特許願第２５４３３０号 ２、発明の名称 リードフレームの製造方法 ３、補正をする者 事件との関係　　特許出願人 株式会社三井ハイチック ４、代理人 （〒１０４）東京都中央区銀座２丁目１１番２号銀座大
作ビル６階　電話０３〜５４５−３５０８　（代表）昭
和６１年１月８日 （発送日　昭和６１年１月２８日） ６、補正の対′ｇ！

Claims (1)

    【特許請求の範囲】
  1. リードフレームのインナーリードはエッチングによつて
    形成し、前記リードフレームのアウターリードはプレス
    加工によって形成することを特徴とするリードフレーム
    の製造方法。
JP60254330A 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法 Granted JPS62114254A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60254330A JPS62114254A (ja) 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法
US06/875,134 US4704187A (en) 1985-11-13 1986-06-17 Method of forming a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254330A JPS62114254A (ja) 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS62114254A true JPS62114254A (ja) 1987-05-26
JPH036663B2 JPH036663B2 (ja) 1991-01-30

Family

ID=17263503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254330A Granted JPS62114254A (ja) 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法

Country Status (2)

Country Link
US (1) US4704187A (ja)
JP (1) JPS62114254A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148667A (ja) * 1986-12-12 1988-06-21 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPH02228052A (ja) * 1989-02-28 1990-09-11 Nec Kyushu Ltd 半導体装置用リードフレームの製造方法
JPH02229457A (ja) * 1989-03-02 1990-09-12 Hitachi Ltd 半導体装置の製造方法
JPH05251603A (ja) * 1992-03-05 1993-09-28 Hitachi Cable Ltd 複合リードフレーム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4845842A (en) * 1987-11-25 1989-07-11 National Semiconductor Corporation Process for reducing lead sweep in integrated circuit packages
US5004521A (en) * 1988-11-21 1991-04-02 Yamaha Corporation Method of making a lead frame by embossing, grinding and etching
US5063432A (en) * 1989-05-22 1991-11-05 Advanced Micro Devices, Inc. Integrated circuit lead assembly structure with first and second lead patterns spaced apart in parallel planes with a part of each lead in one lead pattern perpendicular to a part of each lead in the other lead pattern
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5253415A (en) * 1990-03-20 1993-10-19 Die Tech, Inc. Method of making an integrated circuit substrate lead assembly
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
JPH05102364A (ja) * 1991-10-11 1993-04-23 Rohm Co Ltd 電子部品用リードフレームの製造方法
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
JP3083321B2 (ja) * 1992-11-24 2000-09-04 日立建機株式会社 リードフレームの加工方法
DE4429002A1 (de) * 1994-08-16 1996-02-22 Siemens Nixdorf Inf Syst Anschlußstiele für elektronische Bausteine mit flächigen Anschlußfeldern
WO2004014626A1 (en) * 2002-08-05 2004-02-19 Koninklijke Philips Electronics N.V. Method and apparatus for manufacturing a packaged semiconductor device, packaged semiconductor device obtained with such a method and metal carrier suitable for use in such a method
US7192809B2 (en) * 2005-02-18 2007-03-20 Texas Instruments Incorporated Low cost method to produce high volume lead frames

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119970A (en) * 1974-08-12 1976-02-17 Nippon Electric Co Riidofureemuno seizohoho

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3537175A (en) * 1966-11-09 1970-11-03 Advalloy Inc Lead frame for semiconductor devices and method for making same
JPS5946421B2 (ja) * 1977-07-01 1984-11-12 日本電気株式会社 半導体装置用リ−ドフレ−ム
JPS58173858A (ja) * 1982-04-06 1983-10-12 Tomoegawa Paper Co Ltd リ−ドフレ−ムの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119970A (en) * 1974-08-12 1976-02-17 Nippon Electric Co Riidofureemuno seizohoho

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148667A (ja) * 1986-12-12 1988-06-21 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPH02228052A (ja) * 1989-02-28 1990-09-11 Nec Kyushu Ltd 半導体装置用リードフレームの製造方法
JPH02229457A (ja) * 1989-03-02 1990-09-12 Hitachi Ltd 半導体装置の製造方法
JPH05251603A (ja) * 1992-03-05 1993-09-28 Hitachi Cable Ltd 複合リードフレーム

Also Published As

Publication number Publication date
US4704187A (en) 1987-11-03
JPH036663B2 (ja) 1991-01-30

Similar Documents

Publication Publication Date Title
JPS62114254A (ja) リ−ドフレ−ムの製造方法
JPS6396947A (ja) 半導体装置用リ−ドフレ−ム
JP2951308B1 (ja) リードフレームの製造方法
JPH0245967A (ja) 半導体装置用リードフレームの製造方法
JPH0661401A (ja) リードフレームおよびその製造方法
JPH08318328A (ja) リード切断用金型
JPS61170053A (ja) 半導体装置用リ−ドフレ−ム
JPS61134044A (ja) 半導体装置
JP2001007266A (ja) Ｑｏｎ用リードフレーム及びその製造方法
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS61156845A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH02197158A (ja) リードフレームの製造方法
JPH05190719A (ja) 多ピンリードフレームの製造方法
JPH01111363A (ja) 半導体装置の製造方法
JPH07321276A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH02301161A (ja) トランスファーモールド型混成集積回路
JPH01216563A (ja) リードフレームの製造方法
JPS63148667A (ja) リ−ドフレ−ムの製造方法
JPH0215661A (ja) 半導体装置のリード成形方法
JP2784352B2 (ja) リードフレームの製造方法
JPH02228052A (ja) 半導体装置用リードフレームの製造方法
JPH05206346A (ja) リードフレームの製造方法
JPH0312956A (ja) Ｓｏｐ型リードフレーム
JPH098194A (ja) リードフレーム製造方法
JPH0714960A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term