KR100756303B1 - 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법 - Google Patents

몰드수지 밀봉형 파워 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100756303B1
KR100756303B1 KR1020030041430A KR20030041430A KR100756303B1 KR 100756303 B1 KR100756303 B1 KR 100756303B1 KR 1020030041430 A KR1020030041430 A KR 1020030041430A KR 20030041430 A KR20030041430 A KR 20030041430A KR 100756303 B1 KR100756303 B1 KR 100756303B1
Authority
KR
South Korea
Prior art keywords
resin layer
insulating resin
mold
layer
metal plate
Prior art date
Application number
KR1020030041430A
Other languages
English (en)
Other versions
KR20040041486A (ko
Inventor
나카지마다이
타다카즈히로
시카노타케토시
히노야수나리
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040041486A publication Critical patent/KR20040041486A/ko
Application granted granted Critical
Publication of KR100756303B1 publication Critical patent/KR100756303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

몰드수지 밀봉형 파워 반도체장치용의 절연수지층의 취급성 및 신뢰성의 향상 금속층(7)과 미경화의 절연수지층(6)으로 이루어지는 절연시트를 형성한다. 동일층(6)은, 예를 들면 비늘조각형의 입자형상을 갖는 필러를 포함하고, 틱소트로피성을 가짐과 동시에, 금속판 저면(8B)보다도 큰 외형치수(6L)를 갖는다. 상기 절연시트를 금형의 캐비티 저면 상에 배치하고, 수지층 상면(6US) 상에 금속판(8)을 배치한다. 동일판 주표면(8T)에는, 프레임(1A)이 접속되고 또한 와이어(4)를 통해 프레임(1B)과 접속된 파워 반도체칩(2)이 탑재되어 있다. 이 상태로 캐비티는 액형의 몰드수지(5)로 완전히 충전된다. 그 후에는, 몰드수지(5)의 경화와 동일타이밍으로 절연수지층(6)도 경화하여 양쪽 부재(6, 8)가 고착된다. 양쪽 부재(6, 8)의 계면은 절연수지층 상면(6US) 내에 포함된다.
몰드수지, 밀봉, 반도체, 칩, 와이어, 캐비티, 프레임, 패키지

Description

몰드수지 밀봉형 파워 반도체장치 및 그 제조방법{MOLD RESIN-SEALED POWER SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 실시예 1에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 나타내는 종단면도이다.
도 2는 변형예 1에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 나타내는 종단면도이다.
도 3은 실시예 2에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 나타내는 종단면도이다.
도 4는 실시예 2에 관한 몰드수지 밀봉형 파워 반도체장치의 제조공정을 나타내는 종단면도이다.
도 5는 실시예 2에 관한 몰드수지 밀봉형 파워 반도체장치의 제조공정을 나타내는 종단면도이다.
도 6은 실시예 2에 관한 몰드수지 밀봉형 파워 반도체장치의 제조공정을 나타내는 종단면도이다.
도 7은 실시예 2에 관한 절연수지층의 구조를 나타내는 종단면도이다.
도 8은 실시예 2에 관한 몰드수지 밀봉형 파워 반도체장치에서의 실험결과를 나타내는 도면이다.
도 9는 실시예 2에 관한 몰드수지 밀봉형 파워 반도체장치에서의 각종의 시작품 구조에 관한 내전압특성의 측정결과를 나타내는 도면이다.
도 10은 실시예 2에 관한 몰드수지 밀봉형 파워 반도체장치에서의 실험결과를 나타내는 도면이다.
도 11은 변형예 3에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 나타내는 종단면도이다.
도 12는 변형예 3에 관한 몰드수지 밀봉형 파워 반도체장치의 제조공정의 일부를 나타내는 종단면도이다.
도 13은 변형예 4에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 나타내는 종단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1A, 1B : 리드프레임 2 : 파워 반도체칩
3 : 땜납층 4 : 알루미늄 와이어
5 : 몰드수지 6 : 절연수지층
7 : 금속층 8 : 금속판
9 : 필러 100 : 금형
101 : 하형 102 : 상형
103 : 절연시트 위치결정장치
104 : 프레임 반송위치 결정장치 105 : 프레스핀
본 발명은, 몰드수지로 밀봉하여 이루어지는 파워 반도체장치 및 그 제조방법에 관한 것이다. 특히 본 발명에 관한 파워 반도체장치는, 절연수지층과 금속층과의 복합체로 이루어지는 절연시트를 구비하는 것이다.
몰드수지 밀봉형 파워 반도체장치의 선행기술 1로서, 일본 특허공개 2000-138343호 공보(특허문헌 1)에 개시된 것이 있다. 이 선행장치에서는, 제1 프레임 상에 파워칩이 땜납으로 고착되어 있고, 파워칩의 표면전극과 제2 프레임에 설치된 전극이 와이어로 배선되어 있다. 그리고, 제1 및 제2 프레임은 동시에 전면적으로 몰드수지에 의해 피복되어 있다.
몰드수지 밀봉형 파워 반도체장치의 선행기술 2로서, 일본 특허공개 2001-156253호 공보(특허문헌 2)에 개시된 것이 있다. 이 선행장치에서는, 프레임 상면 상에 파워칩이 고착되고, 프레임 하면은 Al2O3, AlN, 또는 BeO 등의 열전도성에 뛰어난 절연기판(201)에 직접접촉 또는 고착되고, 프레임, 파워칩 및 절연기판이 몰드수지로 밀봉되어 있다.
몰드수지 밀봉형 파워 반도체장치의 선행기술 3으로서, 일본특허공개 2002-76204호 공보(특허문헌 3)에 개시된 것이 있다. 이 선행장치에서는, 하면이 외부에 노출된 금속방열판의 상면 상에, 시트(sheet)형의 열경화성수지로 이루어지는 절연 수지층이 고착되고, 그 후, 절연수지층의 위에 미경화의 접착층이 형성되며, 더욱이 접착층의 위에, 파워 반도체소자가 탑재된 프레임이 배치·접착된 후에, 전체가 몰드수지로 수지밀봉되어 있다.
몰드수지 밀봉형 파워 반도체장치의 선행기술 4로서, 일본특허공개평 10-125826호 공보(특허문헌 4)에 개시된 것이 있다. 이 선행장치에서는, 리드프레임과 히트싱크와의 사이에 절연접착시트가 삽입되어 있고, 몰드수지 밀봉과 동시에 절연접착시트로써 리드프레임과 히트싱크가 접착된다.
[특허문헌 1]
일본특허공개 2000-138343호 공보(도 6)
[특허문헌 2]
일본특허공개 20001-156253호 공보(도 1, 도 3)
[특허문헌 3]
일본특허공개 2002-76204호 공보(도 1, 도 2)
[특허문헌 4]
일본특허공개평 10-125826호 공보(도 2)
[특허문헌 5]
일본특허공개 2002-84907호 공보(도 2)
[특허문헌 6]
일본특허공개 2002-128993호 공보
[특허문헌 7]
일본특허공개 2002-53642호 공보
[특허문헌 8]
일본특허공개평 10-261744호 공보(도 1)
[특허문헌 9]
일본특허공개 2000-58575호 공보(도 1)
<선행기술 1에서의 문제점의 지적>
몰드수지의 재료로서는, 예를 들면, 무기필러가 그 중에 혼합된 에폭시수지가 사용된다. 무기필러의 함유비율을 늘리는 쪽이 몰드수지는 고열전도율을 가지게 되며, 파워 반도체칩의 발열을 효율적으로 모듈 이면에 방열할 수 있다. 그렇지만, 방열성을 추구하여 무기필러의 함유비율을 늘리면, 오히려 수지의 점도가 증대해 버려, 예를 들면 무기필러의 체적 함유율이 80%를 초과할 때에는, 몰드수지의 성형 자체가 곤란하게 된다는 문제점이 있다. 무기필러의 재료로서는, 일반적으로는 실리카가 사용되지만, 이것 대신에, 예를 들면 산화알루미늄, 질화알루미늄, 질화규소, 또는 질화붕소를 사용함으로써, 몰드수지의 열전도율을 5W/mK 이상으로 하는 것도 가능하다. 그렇지만, 이와 같은 무기필러의 단가는 비싸기 때문에, 모듈 전체를 구성하는 몰드수지에 이와 같이 비용이 높은 필러를 높은 비율로 함유하는 것은, 매우 비경제적이므로, 실용적인 기술이라고는 결코 말할 수 없다.
이 때문에, 본 선행기술에서의 구조예와 같이, 프레임 하면측에 몰드수지를 돌아 들어가게 하는 형태에서는, 열저항의 억제에 한계가 있다. 즉, 필러의 함유율을 증대시킴으로써, 몰드수지의 열전도율을 향상시키는 것은 가능하지만, 필러의 함유율을 너무 높게 하면 몰드수지의 점도가 지나치게 커져, 프레임 하면측에까지 몰드수지가 돌아 들어가지 않는다는 문제점이 있다.
또한, 무기필러의 재료를 일반적인 실리카보다도 열전도율이 높은 산화알루미늄이나 질화붕소나, 질화알루미늄 등으로 변경하면, 무기필러의 비용이 높고, 더욱이, 몰드수지는 모듈 전체를 구성하고 있기 때문에, 무기필러의 필요량이 방대하게 되어, 그와 같은 변경은 비경제적이라 하지 않을 수 없다.
따라서, 절연수지를 사용한 본 선행기술에 관한 전력용 반도체에 있어서는, 전류용량을 크게 하는 것, 즉, 큰 발열을 처리하는 것은 곤란하다.
부가하여, 본 선행기술에 관한 반도체장치를 방열핀에 나사로 고정할 때에, 방열핀 표면과 본 반도체장치의 주표면 사이에, 예를 들면 수지버(burr)와 같은 이물질이 개재하는 경우에는, 몰드수지로 이루어지는 절연층이 파손될 수 있다는 문제점도 있다.
또한, 본 선행기술에 관한 반도체장치를 히트싱크에 장착할 때에는, 모서리 등에 절연층이 손상되지 않도록 취급하는 것을 주의할 필요가 있다.
더욱이, 유산소 분위기하에서, 또한, 예를 들면 200℃ 가까운 고온하에 본 선행기술에 관한 반도체장치를 장시간 보존하는 경우에는, 몰드수지가 산화에 의해 열화한다는 문제점도 있다.
<선행기술 2에서의 문제점의 지적>
본 선행예에 관한 반도체장치에 있어서는, 패키지의 주표면의 일부를 이루는 세라믹기판이 노출되어 있지만, 세라믹기판은 취성재료이고, 본 반도체장치측의 휘어짐과, 해당 반도체장치를 부착하는 방열핀의 휘어짐과의 요철매칭 여하에 따라서는, 세라믹기판에 큰 응력이 생기며, 세라믹기판의 파손이 발생할 가능성이 있다. 이 때문에, 필요 이상으로 엄밀한 치수관리가 필요하게 된다.
그런데, 본 선행예에서의 노출되는 세라믹기판을 반도체장치가 가지지 않은 경우에는, 몰드수지의 선팽창률이 금속프레임에 대략 가까운 값이 되도록, 필러의 성분 또는 그 함유율을 조절해 두는 것으로, 휘어짐을 억제하는 것이 가능하다. 그렇지만, 일반적으로 금속프레임의 선팽창률과 세라믹의 선팽창률과는 크게 상위하고 있고, 예를 들면, Cu의 선팽창률이 17×10-6/K 인데 비해, Al2O3의 선팽창률은 5×10-6/K가 되어, 휘어짐의 문제가 생긴다. 그 점을 더 기재한다.
본 선행예에서와 같이 세라믹기판을 사용하는 경우에는, 몰드수지와의 사이의 선팽창률차와 모듈사용시의 온도변화에 의해 생기는 휘어짐이 문제가 된다.
즉, Cu의 선팽창률이 약 17×10-6/K인데 비해, 세라믹재료의 선팽창률이 약 5×10-6/K이고, 양자 사이에는 큰 차이가 있다. 여기서, 본 발명이 대상으로 하는 대전류 제어용 반도체장치에서는 발열은 불가피한 것이기 때문에, 이 선팽창률차와 사용시의 온도변화에 기인하여, Cu와 세라믹재료와의 접합계면에 큰 열 응력이 생 겨, 그것은 휘어짐 또는 크랙의 발생원인이 된다.
이와 같이, 세라믹기판을 장치의 이면측에서 노출시키는 경우에는, 선팽창률차의 큰 상위에 기인한 열 응력이 생겨, 온도변화에 따른 휘어짐의 발생, 또는, 세라믹기판 접착시 및 몰드수지의 균열이 생긴다는 문제점이 있고, 이 때문에, 강성이 높아서 깨지기 쉽다는 세라믹 특유의 성질을 피할 수 없는 것에 따라, 무시할 수 없는 취급상의 불편함이 있다.
부가하여, 몰드수지로 이루어지는 패키지는 복수의 금형의 사이에 형성되는 캐비티 내에 액체형의 수지를 주입하여 성형되지만, 그 때 금형 사이의 경계면에 버가 발생하는 것은 피할수 없다. 몰드수지와 다른 절연수지를 사용하는 경우에는, 성형 후에 워크를 분리했을 때에, 버가 탈락하여 금형 표면에 버가 잔여할 가능성이 있다. 이 때문에, 세라믹기판이 버를 직접 가압하여 파손하는 문제가 발생할 수 있다.
<선행기술 3에서의 문제점의 지적>
본 선행예의 경우에는, 절연수지층과 접착층이라는 두 가지의 수지층이 필요하게 되어, 열저항이 커지지 않을 수 없다. 특히, 접착층은, 접착시의 부재의 휘어짐 또는/및 요철부분을 흡수할 수 있는 두께를 필요로 하기 때문에, 약 100um 이상의 두께의 접착층을 설치하지 않으면, 밀착부족의 개소가 생길 가능성이 있고, 열저항이 커지지 않을 수 없다는 심각한 문제점이 있다.
게다가, 본 선행예의 경우에는, 프레임을 접착층에 직접 접착하고 있지만, 접착면 내에 배치된 프레임의 일부분에 절연수지층으로부터의 가압이 가해져도, 외부전극에 연결되어 있는 프레임의 다른 부분을 지점으로 하여 프레임이 기울어지므로, 접착을 균일하게 행하는 것이 곤란하고, 밀착부족의 개소가 생긴다는 문제가 있다.
더욱이, 절연수지층 및 금속판의 복합체는, 금속판 상에 상기 절연수지층을 도포한 후에, 일정시간, 가열하에 가압력을 상기 절연수지층에 가하는 것으로 실현되어 있지만, 보이드(void) 방지를 위해 진공배기가 필요하는 등, 장치상의 제약이 있어, 그 때문에 진공프레스장치로 배치(batch)식으로 처리를 행하는 공법을 사용할 필요가 있다. 비용감소를 위해서는, 사이에 릴리즈 페이퍼(released paper) 등을 끼워 넣어, 복수의 금속판 및 절연수지시트를 1회의 프레스로 동시에 접착하는 공법이 이용가능하지만, 금속판의 두께가 두껍기 때문에, 1회의 프레스로 작성 가능한 금속판의 처리면적에 한계가 있어, 저비용화가 곤란하다.
또한, 상기한 방법에 의해 제작된 절연수지층 부착 금속판 상에 접착층을 더 적층하는 것은, 매우 번잡하다.
<선행기술 4에서의 문제점의 지적>
본 선행예에서는, 고열전도율의 절연시트를 사용하는 것이, 취급성의 문제점에서 어렵고, 더구나, 절연접착시트와 프레임 및 절연접착시트와 히트싱크라는 두개의 계면을 동시에 접착해야 하기 때문에, 접착층에 보이드가 들어가기 쉽고, 내전압 특성 및 방열성에 문제점이 생기기 쉽다.

<과제의 정리>
전술한대로, 종래의 전력용 반도체장치에 있어서는, 절연수지층(선행기술 1)또는 세라믹기판(선행기술 2)이 이면에서 노출된 구조로 되어 있기 때문에, 취급에 따라서는 절연층이 파손하기 쉽다는 문제점이 있다. 부가하여, 선행기술 1에서는, 유산소분위기에서 고온에 노출되면, 몰드수지가 열화한다는 문제점이 있다. 더욱이, 수지의 성형성의 제약으로부터, 고열전도의 수지로 얇은 절연층을 형성하는 것이 곤란하고, 열저항을 작게 할 수 없다는 문제점이 있다. 게다가, 패키지의 취급시에, 돌기 또는/및 이물질에 접촉하도록 절연층을 둔 경우에 절연층이 파손하기 쉬운 등, 취급성에 대단히 큰 문제점이 있다.
또한, 선행기술 3에 관한 전력용 반도체장치에서는, 절연수지층과는 별도로 접착층을 금속판 상에 적층하고 있기 때문에, 열저항이 크다는 문제점이 있다. 더욱이, 선행기술 3에 관한 전력용 반도체장치에서는, 금속판과 절연수지층을 적층하는 공정에서, 금속판의 두께가 큰 것으로, 생산성이 나쁘고, 고비용이 된다는 문제점이 있다.
또한, 선행기술 4에 관한 전력용 반도체장치에서는, 절연접착시트의 접착공정시에 계면 사이에 용이하게 보이드가 들어간다는 문제점이 있다.
본 발명은 이들 문제점을 해결하기 위해 이루어진 것으로, 취급성에 뛰어나고 또한 저열저항 및 고신뢰성을 갖는 절연수지층을 구비하는 몰드수지 밀봉형 파워 반도체장치를 저비용으로 제공하는 것을, 그 주목적이라고 하고 있다.
본 발명에 관한 몰드수지 밀봉형 파워 반도체장치는, 파워 반도체칩이 그 위에 탑재된 히트싱크로서의 금속판의 저면에 고착된, 절연수지층과 금속층과의 적층체인 절연시트를 구비하는 것을 특징으로 한다.
본 발명에 관한 몰드수지 밀봉형 파워 반도체장치의 제조방법은, (A) 금속층과, 상기 금속층의 상면 상에 적층 고착된 미경화의 절연수지층과의 복합체인 절연시트를 몰드금형 내의 소정의 위치에 배치하여, 상기 금속층의 하면을 상기 몰드금형의 캐비티 저면에 면 접촉시키는 공정과, (B) 상기 몰드금형 내에서, 상기 절연시트의 표면 상에, 파워 반도체칩이 그 위에 탑재된 주표면과 그 두께 방향에 관해서 상기 주표면과 대향하는 저면을 구비하는 히트싱크로서의 금속판을 배치하여, 상기 금속판의 상기 저면을 상기 미경화의 절연수지층의 상면에 면 접촉시키는 공정과, (C) 상기 금속판으로부터 상기 절연시트에 대한 압력을 인가하면서 몰드수지를 상기 몰드금형의 캐비티 내에 주입하는 공정과, (D) 상기 캐비티가 모두 상기 몰드수지로 충전된 후에 상기 압력의 인가를 중지하여, 상기 몰드수지와 상기 미경화의 절연수지층을 경화시키는 공정을 구비하는 것을 특징으로 한다.
[발명의 실시예]
(실시예 1)
도 1은, 본 실시예에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 모식 적으로 나타내는 종단면도이다. 도 1에서의 동일장치의 특징점은, 파워 반도체칩이 그 상면 상에 탑재된 히트싱크의 금속판을, 해당 금속판의 저면이 외부에 노출하도록, 상기 파워 반도체칩과 동시에 몰드수지에 의해 밀봉하여 이루어지는 패키지의 저면(즉, 금속판의 저면) 상에, 금속층과 절연수지층과의 적층구조(복합체)로 이루어지는 절연시트를 고착한 점에 있다. 이하, 이 특징점을, 도 1을 참조하여 상술한다.
도 1에서, 블록체의 금속판(8)은, 정상면(top surface)인 주표면(8T)과, 그 두께 방향으로 주표면(8T)에 대향하고 또한 주표면(8T)과 동일형상 및 동일치수를 갖는 저면(8B)과, 주표면(8T)과 저면(8B) 사이에 끼워진 측면(8SS)을 구비하는 히트싱크이다.
또한, 복수의 프레임의 하나인 제1 리드프레임(1A)은, L자형으로 꺾여 구부러진 제1 내부 리드부(1AIL)와, 제1 내부 리드부(1AIL)에 연속적으로 연결되어 똑바르게 연장된 제1 외부 리드부(1AOL)를 구비하고 있다. 그 안에, 제1 내부 리드부(1AIL)의 선단부(1AE)는, 금속판(8)의 주표면(8T)의 둘레부(peripheral portion)(8TP) 상에 직접적으로 고착되어 있고, 이것에 의해, 양쪽 부분 1A, 8은 서로 전기적으로 접합되어 있다. 다른쪽, 제1 외부 리드부(1AOL)의 전체는 후술하는 패키지(10)의 측면(5SS)에서 외부로 돌출되어 있다. 마찬가지로, 복수의 프레임의 하나인 제2 리드프레임(1B)은, L자형으로 꺾여 구부러진 제2 내부 리드부(1BIL)와, 제2 내부 리드부(1BIL)에 연속적으로 연결되어 똑바르게 연장된 제2 외부 리드부(1BOL)를 구비하고 있고, 제2 내부 리드부(1BIL)의 선단부(1BE)에는 전극이 설치 되어 있으며, 제2 외부 리드부(1BOL)는 전체적으로 패키지(10)의 측면(5SS)에서 외부로 돌출되어 있다. 양쪽 리드프레임(1A, 1B)은, 예를 들면 두께 0.8mm의 Cu 프레임이다. 여기서는, 열저항을 억제하는 견지로부터, 패키지(10)의 두께 방향에 관한 양쪽 리드프레임(1A, 1B)의 선단부(1AE, 1BE)의 위치관계로서, 단차구조가 채용되어 있다.
또한, 파워 반도체칩(예를 들면 IGBT나 파워 MOSFET)(2)의 하면(2LS)에는, 도시하지 않은 도전패턴이 형성되어 있고, 이 도전패턴을 통해, 하면(2LS)은, 도전층(3)에 의해 금속판(8)의 주표면(8T)의 대략 중앙부 상에 고착되어 있다. 여기서는, 일례로서, 땜납층이 도전층(3)으로서 채용되어 있고, 따라서, 파워 반도체칩(2)은 금속판(8)의 주표면(8T) 상에 땜납접합 되어 있다. 그리고, 파워 반도체칩(2)의 두께 방향에 관해서 하면(2LS)과 대향하고 있는 상면(2US)에는 전극패턴(도시하지 않음)이 형성되어 있고, 상면(2US)의 상기 전극패턴은, 금속배선(4)을 통해, 제2 내부 리드부선단(1BE)의 상기 전극과 전기적으로 접속되어 있다. 여기서는, 일례로서 직경 400um의 알루미늄 와이어가 금속배선(4)으로서 사용되고 있다. 또한, 파워 반도체칩(2)은, 상면(2US)과 하면(2LS) 사이에 끼워진 측면(2SS)을 갖는다.
더욱이, 절연수지층(6)의 상면(6US)이, 금속판(8)의 저면(8B)의 전체면 및 후술하는 패키지(10) 내지는 몰드수지(5)의 저면(5B)의 일부에 접촉하면서, 양쪽 저면 8B 및 5B에 고착되어 있다. 이 예에서는, 절연수지층(6)은, 가열하에 가압력의 인가에 의해, 패키지 저면(5B)의 일부를 이루는 금속판 저면(8B)에 고착된다. 그 때, 절연수지층 상면(6US)과 금속판 저면(8B)과의 접착력과 비교하면, 그 접착력은 약해져도, 금속판 저면(8B) 근방의 주위의 몰드수지 저면(5B)과 절연수지층 상면(6US)의 둘레부분과의 사이에도 접착작용이 작용한다. 또한, 절연수지층(6)은, 그 두께 방향에 관해서 상면(6US)에 대향하는, 동일형상 및 동일치수의 하면(6LS)과, 양쪽 면 6US, 6LS 사이에 끼워진 측면(6SS)을 갖는다. 여기서는, 일례로서, 절연수지층(6)은, 질화붕소분말의 무기필러가 질량 백분율 50%의 비율로 혼합되어 이루어지는 에폭시수지이다. 또한, 절연수지층(6)의 두께는, 100um∼500um의 범위 내의 값으로 설정되어 있다.
또한, 금속층(7)의 상면(7US)이, 절연수지층 하면(6LS)에 접촉하면서 해당 하면(6LS)에 고착되어 있다. 그리고, 금속층(7)은, 그 두께 방향에 관해서 상면(7US)에 대향함과 동시에, 전면적으로 외부에 노출되어 있는 하면(7LS)과, 양쪽 면 7US, 7LS 사이에 끼워진 측면(7SS)을 갖는다. 그리고, 금속층(7)은 절연수지층(6)과 동일형상을 가지고 있고, 게다가, 금속층 상면(7US) 및 금속층 하면(7LS)은 모두 절연수지층 하면(6LS)과 동일치수를 가지고 있다. 따라서, 금속층(7)과 그 위에 적층된 절연수지층(6)으로 이루어지는 절연시트의 측면은, 금속층 측면(7SS)과 절연수지층 측면(6SS)으로 이루어진다. 한편, 금속층(7)의 하면(7LS)은, 본 반도체장치의 노출표면이고, 외부의 방열핀(도시하지 않음)과의 접촉면으로서 기능한다. 여기서는, 일례로서, 두께 약 100um의 Cu박(foil)이 금속층(7)으로서 사용된다.
더욱이, 몰드수지(5)가, 금속판 저면(8B)이 노출하도록, 제1 및 제2 내부 리 드부(1AIL, 1BIL)와, 금속배선(4)과, 파워 반도체칩(2)의 상면(2US) 및 측면(2SS)과, 도전층(3)과, 금속판(8)의 주표면(8T) 및 측면(8SS)과, 패키지 저면(5B)과 절연수지층 상면(6US)과의 계면(6USIF)만을, 완전히 피복하고 있고 아울러 그 내부에 상기 구성요소 1AIL, 1BIL, 2, 3, 4, 8을 포함하는 패키지(10)를 형성하고 있다. 여기서는, 필러로서의 실리카가 질량 백분율 약 70% 정도의 비율로 그 속에 포함되어 있는 에폭시수지가, 몰드수지(5)의 일례로서 사용되고 있다.
이상과 같이, 도 1의 몰드수지 밀봉형 파워 반도체장치에 있어서는, 금속판 저면(8B)은 패키지 저면(5B)의 일부를 이루고 있지만, 종단면도에서의 절연수지층 상면(6US)의 직사각형 치수 6L은 금속판 저면(8B)의 직사각형 치수 8L보다도 크고, 게다가, 절연수지층 상면(6US)은 절연수지층(6)과 금속판(8)과의 계면(8B)을 전면적으로 포함하고 있다. 이 때문에, 절연수지층 측면(6SS) 및 금속층(7)의 측면(7SS) 및 하면(7LS)은, 모두 전면적으로 외부에 노출되어 있다.
그리고, 금속층(7)이 절연수지층(6)의 표면을 덮고 있으므로, 절연수지층(6)의 강도가 강화되게 되어, 절연수지층(6)의 취급성이 비약적으로 향상할 수 있다.
또한, 일반적으로는, 몰드수지 밀봉형 파워 반도체장치의 열저항은, 몰드수지 내의 파워 반도체칩으로부터 몰드수지 저면에 존재하는 방열면 사이에 존재하는 모든 구성부재의 열저항에 의해 정해지며, 특히 그동안에 절연층이 개재하고 있는 경우에는, 해당 절연층의 열전도율은 금속의 그것보다도 작기 때문에, 해당 절연층의 존재가 장치 전체의 열저항에 큰 영향을 준다. 그렇지만, 본 반도체장치에서는, 복합체 절연층 시트를 이루는 절연수지층(6)은, 몰드수지 패키지(5)의 외측에서, 패키지 저면(5B) 상에 고정되어 있다. 그 때문에, 가령 절연수지층이 몰드수지 내에 배치되어 있는 것으로 하면, 그 경우에는, 몰드밀봉시에, 절연수지의 점도를 저하시키기 위해 절연수지층에 포함되는 무기필러의 충전율을 하강시키지 않으면 안된다는 제약이 생기는 바, 본 장치에 있어서는, 그와 같은 충전성의 제약이 일체 없기 때문에, 절연수지층에 포함되는 무기필러의 충전율을, 상대적으로 높여, 고열전도성의 절연수지층(6)을 용이하게 실현·사용할 수 있다는 이점이 있다. 반대로 말하면, 절연수지층에 포함되는 무기필러의 충전량을 무리하게 높이지 않아도, 비교적 높은 열전도성의 절연수지층(6)을 쉽게 실현할 수 있다. 그리고, 몰드수지(5)를 이루는 에폭시수지에 혼합되는 실리카는 비용적으로는 비교적 싼 재료이기 때문에, 절연층시트가 외부부착 배치가 되는 만큼만 몰드수지량이 증가해도, 그 비용으로의 영향은 작다. 그 때문에, 본 실시예에 의하면, 최소한의 비용으로써, 저열저항성을 갖는 파워모듈을 실현하는 것이 가능하다.
전술한대로, 본 실시예에서는, 절연수지층(6) 및 금속층(7)이 적층형태로 복합되어 이루어지는 절연시트가, 특징적 부재로서, 적극적으로 사용되고 있다. 그래서, 이하에서는, 해당 절연시트의 제조방법과, 해당 제조방법에 의한 이점을 상술하는 것으로 하고, 이들 기재를 이유로, 본 실시예가 상기 절연시트를 채용하고 있는 이유로 바꾸는 것으로 한다.
<절연시트의 제조>
절연수지층(6)과 금속층(7)과의 복합화 처리는, 다음 여러가지 공정에 의해 실행된다. 우선, 간격을 두고 대면 배치된 양쪽 롤러에, 예를 들면 Cu박으로 이루어지는 띠 형상의 금속층을 롤형으로 휘감을 수 있다. 그 후에, 양쪽 롤러를 구동하여 롤형으로 감긴 띠 형상의 금속층 각부를 순차로 양쪽 롤러 사이에 병진 이동시켜, 양쪽 롤러 사이를 반송중의 금속층의 상면 상에, 미리 소정의 무기필러와 소정의 용제와 에폭시 수지성분을 혼련하여 이루어지는 절연수지원료를 도포하고, 스퀴징(squeezing) 및 롤링(rolling)을 도포된 절연수지원료에 대하여 행함으로써, 금속층 상의 절연수지원료를 소정의 두께로 갖춘다. 그 후에, 무기필러가 에폭시수지 내에 잘 혼합되어 넣기 위해 미리 부가되어 있던 용제성분을 방출하므로, 시트형 절연수지 원료부가의 금속층 부분을 건조시킨다. 그리고, 이와 같은 일련의 처리를 연속적으로 행함으로써, 띠 형상 금속층의 상면 전체 상에, 소정의 두께를 갖는 절연수지원료를 일정하게 형성하면서, 절연수지 원료부가 금속층을 모두 후방측의 롤러에 휘감을 수 있다. 그 후, 후방측의 롤러로부터 띠 형상의 절연수지 원료부가 금속층을 추출한 후에, 해당 띠 형상의 절연수지 원료부가 금속층을 적당한 치수의 시트로 분할 커트한다. 그리고, 커트 후의 각 시트 사이에 릴리즈 페이퍼를 사이에 끼운 상태로 시트를 수십층으로 포개어, 미경화상태의 절연수지층의 반응이 완전히 끝나지 않도록 중첩시트에 대하여 예비가압을 수십분간 행하여 절연수지층을 예비 경화시킨다. 다음에, 프레스기로 중첩시트를 가압하여 소정치수의 복수의 소편형 시트를 펀칭한다. 이 프레스 공정으로 얻어지는 각 소편이, 도 1에 기재의 각 절연시트(6+7)의 미경화상태(고착 전의 상태)에 대응하고 있다. 절연수지층(6)은 본래적으로 취성이 있기 때문에(비유적으로 말하면, 동일층(6)은 겨우 포테이토 칩 정도의 강도밖에 가지고 있지 않음), 상기한 바와 같이, 프레스 공정시에는, 예비가열을 행하여, 절연수지층을 어느 정도의 레벨에까지 경화시키고 있다.
이와 같이, 전단의 절연수지의 도포공정 등은 연속적이지만, 후단의, 가열을 하면서 하는 가압공정은, 일정시간의 처리시간이 필요하게 되므로, 배치식이 된다.
본 실시예에서는, 금속층(7)의 재료의 일례로서, 두께가 약 100um의 Cu박이 채용되어 있지만, 75um 이상 200um 미만의 범위 내의 두께를 갖는 Cu박이면, 금속층(7)의 재료로서 적용 가능하다. Cu박의 두께가 이 범위 내에 있는 한은, 띠 형상금속층(7)을 반송시에 감아 부착하여 이것을 롤형으로서 취급하는 것을 할 수 있으므로, 생산성이 좋다라고 말 할 수 있다. 이것에 비해, Cu박의 두께가 50um보다도 얇아지면, Cu박이 찢어지기 쉽거나, 또는, Cu박에 구김이 들어가기 쉽다는 새로운 제조상의 문제점이 생긴다. 반대로, Cu박의 두께가 200um 이상으로 하면, Cu박을 롤형으로 취급하는 것이 어려워져, 시트상태에서의 반송이 필요하게 되고, 비용이 증가해 버린다는 문제점이 생긴다.
또한, 본 실시예에서는, 미경화의 에폭시수지에 소정의 무기필러를 소정의 비율로 혼련하여 미경화의 절연수지원료를 제작하고, 그 후에, 상기한 제조방법을 적용함으로써, Cu박의 금속층(7) 상에 적층된 미경화의 절연수지층(6)을 형성하고 있다. 여기서, 절연수지층(6)의 재료로서는, 예를 들면, 에폭시계 수지에, 산화알루미늄 분말, 또는 질화규소분말, 또는 질화알루미늄 분말, 또는 질화붕소분말 중 어느 하나를, 또는, 그것들 중, 적어도 두 가지의 분말로 이루어지는 혼합체를, 무기필러로서, 예를 들면 질량백분율이 대략 40%부터 60%의 범위 내의 비율로 혼합한 것을, 사용하는 것을 할 수 있다. 또한, 절연수지층(6)의 두께는, 100um 이상 500um 이하의 범위 내의 값인 것이 바람직하다. 확실히, 절연수지층(6)이 이것보다도 두꺼워지면, 오히려 스퀴징을 스무스하게 행할 수 없고, 반대로 이것보다도 얇아지면, 스퀴징을 행하는 것 자체가 할 수 없게 되기 때문이다. 본원 발명자는, 예를 들면, 절연수지층(6)의 두께를 200um 정도로 설정하고 있다.
단일체(홑원소 물질)로서는, 매우 부서지기 쉬운 성질 때문에, 그 취급이 매우 곤란한 절연수지층(6)이기는 하지만, 이상과 같이, 절연수지층(6)을 금속층(7)과 절연수지층(6)과의 복합체 절연시트로서 구성하고 있으므로, 절연수지층(6) 본래의 취성 내지는 강도가 금속층(7)에 의해 보강되고, 절연시트로서의 취급은 각별히 용이하게 된다. 더욱이, 복합체 절연시트로서 구성하는 경우에는, 금속층(7)의 상기 보강에 의해, 복합체의 각이 빠진다는 사태는 일체 생기지 않는다. 게다가, 상기한 제조방법을 사용하기 때문에, 1회의 처리로 생산할 수 있는 복합체 절연시트의 수량을 비약적으로 증가시키는 것이 가능하게 된다. 이 점에서, 해당 복합체 절연시트는, 생산성에 뛰어난 제조방법을 제공할 수 있는 구조를 가지고 있다고, 말할 수 있다.
이것에 비해, 두께가 큰, 히트싱크인 금속판의 상면 상에 절연수지층을 직접으로 형성하는 선행기술인 경우에서는, 절연수지층과 금속판과의 접착공정으로서, 프레스기로 가압하면서 수시간 이 상태를 유지함으로써 완전히 절연수지층을 경화시킨다는 공정이 필요하다. 이 때문에, 해당 선행기술에 의해 작성 가능한, 절연수지층과 금속판(히트싱크)과의 복합체의 매수는, 본 복합체 절연시트의 경우에 비교 하여 매우 적다. 이 점을 비용적으로 비교해 보면, 본 복합체 절연시트와 그 상기 제조방법을 사용하는 본 실시예(후술하는 실시예 2의 경우에서도 동일함)는, 선행기술의 경우에 비해 약 5배 정도의 비용 삭감화를 도모하는 것을 할 수 있다.
전술한대로, 본 실시예에서는, 단일체로 취급할 수 없는 부서지기 쉬운 절연수지층(6)을, 취급성에 뛰어난 금속층(7)과의 복합상태로 개량하고 있고, 더욱이, 복합화에 필요한 비용을 대폭 감소하면서 절연수지층(6)을 현실적으로 얻는 것을 가능하게 하고 있다.
또한, 금속층(7)의 재료로서는, 일례로서 Cu박을 들고 있지만, 이것에 한정되는 것은 아니며, 다른 재료로써 금속층(7)을 구성해도 된다. 예를 들면, Al박을 금속층(7)의 재료로서 적용가능하다. 이 경우에는, 가령 금속층(7)의 두께보다도 작은 크기의 이물질을 금속층(7) 표면과 외부의 방열핀(도시하지 않음)과의 사이에 맞물리게 했다고 해도, 그것에 의해 금속층(7)이 국소적으로 변형하는 것뿐이고, 해당 이물질은 금속층(7)의 표면과 방열핀과의 밀착도에 하등 영향을 주지 않으며, 게다가, 금속층(7)과 절연수지층(6)과의 고착에 영향을 미치게 하지 않는다. 그 때문에, 복합절연시트(7+6)에 대한 신뢰성이 증가한다.
도 1의 구조의 본 장치를 제조하는 공정의 개략은, 이하와 같다. 즉, 금속판 상면(8T)의 중앙부 상에 파워 반도체칩(2)을 예를 들면 땜납(3)으로 고착하고, 금속판 상면(8T)의 한쪽 둘레부(8TP) 상에 제1 내부 리드부(1AIL)의 선단부(1AE)를 예를 들면 용접에 의해 고착함과 동시에, 칩 표면(2US)의 전극과 제2 내부 리드부(1BIL)의 선단부(1BE)에 설치된 전극과의 사이를 알루미늄 와이어(4)로 배선 한다.
다음에, 전체 리드프레임 1A, 1B ···, 파워 반도체칩(2), 땜납층(3), 알루미늄 와이어(4) 및 금속판(히트싱크)(8)으로 이루어지는 복합체를, 몰드금형(도시하지 않음) 내에 배치한다. 그리고, 액체형의 몰드수지(5)를 몰드금형의 캐비티 내에 충전하고, 그 상태로 몰드수지(5)를 경화시켜(겔화), 상기 복합체에 대한 몰드수지 밀봉을 행한다.
마지막으로, 금속층(7)과 절연수지층(6)을 일체적으로 복합하여 이루어지는 절연시트를, 몰드 후의 패키지(10)의 노출저면(8B)에 겹치도록 배치한 후에, 가열하에 가압력을 가하여, 해당 절연시트의 표면(6US)을 패키지 10의 면 8B, 6USIF에 고착시킨다. 이와 같이 하여, 금속판(8)의 방열면(8B)이 절연수지층(6)으로 덮어지고, 또한, 절연수지층(6)이 전면적으로 금속층(7)에 의해 보호된 구조가, 실현된다.
한편, 절연수지층(6)이 고착된 계면에 기포가 들어가기 어렵게 하기 위해서는, 몰드공정후의, 금속판 저면(8B)이 노출된 패키지(10)의 저면(5B)은 평탄한 것이 바람직하고, 게다가, 보이드의 발생을 더욱 억제하기 위해서는, 상기 절연시트와 패키지(10)와의 고착공정을 진공중에서 행하는 것이 바람직하다.
또한, 도 1에 나타내는 거리 x는, 좌우 비대칭이어도 된다(이 점은, 후술하는 실시예 2 및 다른 전체 변형예에 있어서도 공통함).
또한, 본 실시예에서는, 리드프레임은, 어느 것도 꺾여 구부러진 형상을 가지고 있지만, 이것 대신에, 외형 사이즈는 커지지만, 제2 리드프레임(1B)으로서, 금속판(8)에 접촉하지 않도록 배치된 평면형상의 프레임을 사용해도 된다. 도 1에 나타내는 꺾여 구부러진 형상의 리드프레임을 사용하는 전자의 경우에는, 외부리드와 패키지 저면과의 사이의 절연거리를 용이하게 확보할 수 있다는 이점이 있다. 이것에 비해, 평면형 프레임을 사용하는 후자의 경우에는, 프레임 비용을 전자보다도 감소할 수 있다는 이점이 있다. 물론, 후자의 변형(평면형 제2 리드프레임)을 후술하는 변형예 1, 2 및 실시예 2 및 그 변형예 3, 4에 대해서도 적용가능하다.
(변형예 1)
도 2는, 실시예 1의 변형예에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 모식적으로 나타내는 종단면도이다. 도 2에서의 본 변형예의 장치가 도 1의 장치와 상위하는 점(특징점)은, 도 1의 금속판(8) 대신, 도 2의 제1 리드프레임(1C)이 담당하고 있는 점에 있다. 그 밖의 점은 실시예 1과 동일하다. 따라서, 도 2에서는, 도 1의 구성요소와 동일한 것에는 동일한 참조부호가 부착되어 있다. 예를 들면, 금속층(7)과 절연수지층(6)과의 복합절연시트는, 도 1 및 도 2에 공통의 구성부재이다. 단, 본 변형예에서의 복합절연시트는, 패키지 저면(5B)에서 노출된 제1 리드프레임(1C)의 저면(1CB) 상에 고착되어 있다. 이 경우에서의 양자 6US, 1CB 사이의 외형치수의 대소관계는, 실시예 1의 경우와 같이, 6L>1CBL이다. 도 2의 반도체장치의 구조는, 다음과 같다.
예를 들면 두께 0.8mm의 Cu 프레임인 제1 리드프레임(1C)의 선단부(1CE) 내지는 패드부 상에, 파워 반도체칩(2)이 예를 들면 땜납층(3)에 의해 고착되어 있 다. 또한, 동일하게 두께 0.8mm의 Cu 프레임인 제2 리드프레임(1D)의 선단부(1DE) 상에 설치된 전극(도시하지 않음)과 파워 반도체칩(2)의 전극(도시하지 않음)과의 사이의 배선은, 예를 들면 직경 400um의 알루미늄 와이어(4)로 실현되어 있다. 그리고, 양쪽 리드프레임(1C, 1D), 파워 반도체칩(2), 땜납층(3) 및 알루미늄 와이어(4)는, 제1 리드프레임(1C)의 저면(1CB)만이 외부에 노출되는 형태로써, 예를 들면 에폭시수지 내에 실리카의 필러가 약 70% 정도 포함되어 이루어지는 몰드수지(5)로 밀봉되어 있고, 몰드수지(5)는 본 장치의 패키지(10)를 형성하고 있다. 더, 제1 리드프레임(1C)의 저면(1CB) 상에는, 예를 들면 에폭시수지에 무기필러로서의 산화알루미늄 분말이 50% 포함되어 이루어지는 절연수지층(6)이 면 접촉하는 형태로 배치되고, 또한, 해당 리드프레임(1C)과 직접 고착되어 있다. 또한, 절연수지층(6)의 반대면 상에는, 예를 들면 두께가 약 100um의 Cu박으로 이루어지는 금속층(7)이 면 접촉하는 형태로 고착되어 있다. 따라서, 본 장치에서도, 금속층(7)이, 외부의 방열핀(도시하지 않음)과 면 접촉하는 파워 반도체장치의 표면을 담당한다.
본 변형예에 관한 파워 반도체장치의 구조를 제조하는 방법은, 다음과 같다. 우선, 제1 리드프레임(1C)의 패드 상에 파워 반도체칩(2)을 예를 들면 땜납층(3)으로 고착하고, 파워 반도체칩 표면(2US)의 전극과 제2 리드프레임(1D)에 설치된 전극 사이를 알루미늄 와이어(4)로 배선한다. 다음에, 소정의 몰드금형(도시하지 않음) 내에, 제1 및 제2 리드프레임(1C, 1D), 파워 반도체칩(2), 땜납층(3) 및 알루미늄 와이어(4)로 이루어지는 복합체를 배치하고, 몰드수지(5)를 몰드금형 내에 충전시켜, 제1 리드프레임(1C)의 저면(1CB)만이 외부에 노출하도록, 몰드수지 밀봉을 행한다. 이때, 열저항을 억제하기 위해 양쪽 리드프레임(1C, 1D)은 도 2에 나타내는 바와 같이 단차구조를 가지고 있다. 또한, 제1 리드프레임(1C)의 이면이 몰드수지(5)로부터 전면적으로 노출하는 구조로 하는 것이, 열저항 억제를 위해서는 바람직하다. 다음에, 금속층(7)과 절연수지층(6)을 복합하여 이루어지는 절연시트를, 몰드 후의 제1 리드프레임(1C)의 노출저면(1CB)에 겹치도록 배치하고, 그 위에서 가열하면서 가압력을 가하여, 해당 절연시트를 노출저면(1CB) 및 계면(6USIF)에 고착시킨다.
이렇게 하여, 제1 리드프레임(1C)의 방열면(1CB)이 절연수지층(6)에 의해 덮어지고, 게다가, 절연수지층(6)이 전면적으로 금속층(7)에 의해 보호되어 이루어지는 구조가, 실현된다.
한편, 몰드공정 후의 패키지(10)의 주표면 내지는 저면(5B)은 평탄한 것이, 절연수지층(6)이 고착된 계면에 기포가 들어가기 어렵게 하기 위해서는 바람직하며, 또한, 상기 절연시트의 고착공정을 진공중에서 행하는 것이, 보이드의 발생을 더욱 억제한다는 관점에서는 바람직하다.
본 변형예에서도, 실시예 1에서 기재한 이점이 얻어지는 것은 물론이다.
(변형예 2)
도 1에 나타내는 몰드수지 밀봉형 파워 반도체장치에 대하여, 절연시트의 외형치수를, 6L≤8L의 관계식을 만족하도록 변경하는 것도 가능하다. 즉, 절연수지층 상면(6US)은 금속판 저면(8B)에만 고착되어 있다. 이 변형예에서도, 기본적인 실시 예 1의 이점이 동일하게 얻어지는 것은 확실하지만, 반대로 다음과 같은 결점이 생겨 버리는 것은 어쩔 수 없다. 즉, 본 변형예에서는, 크리피지(creepage) 절연거리(해당 거리는, 히트싱크(8)와 외부의 방열핀과의 사이의 절연성 확보의 지표를 주는 파라미터임)는 거리 y로 주어지는데 비해, 도 1의 장치에서는, 크리피지 절연거리는 그것보다도 긴 거리(x+y)로 주어지기 때문에, 본 변형예에서는 도 1의 장치에 비교하여 내압특성이 저하하지 않을 수 없다. 이 점에 눈감아 보면, 본 변형예는 또 유효한 실시형태를 제공한다.
마찬가지로, 본 변형예의 골자를 변형예 1의 도 2의 장치(크리피지 절연거리 x1+y;x2+y)에도 적용가능하다하다. 이 경우의 대소관계는, 6L≤1CBL이 된다.
(실시예 2)
도 3은, 본 실시예에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 모식적으로 나타내는 종단면도이다. 도 3에서의 본 실시예의 장치가 도 1에 나타내는 실시예 1의 장치와 구조상 상위한 점은, 전술한 복합절연시트(금속층(7) 상에 절연수지층(6)이 적층되어 양자 일체화한 것)가, 그 노출저면(금속층(7)의 하면(7LS)에 해당)을 제외하고, 패키지(10) 내에 포함되어 있는 점이며, 그 밖의 점에 기본적인 상위는 없다. 따라서, 도 3에서도, 도 1중의 구성요소와 동일한 구성부재에는 동일한 참조부호가 부착되어 있다(동일한 참조부호의 구성부재에 관한 상세에 대해서는, 대응하는 실시예 1의 기재를 원용함). 예를 들면, 금속층(7)과 절연수지층(6)과의 복합체인 절연시트는 기본적으로는, 도 1에서 기재한 제조방법에 의해 제조되 는 것이다(따라서, 실시예 1에서의 절연시트의 제조방법의 기재를 원용함). 단, 후술하는 바와 같이, 본 실시예에 관한 절연시트를 구성하는 절연수지층(6) 내의 무기필러의 구성에도, 뛰어난 특징점이 있다.
도 3에 나타내는 본 반도체장치의 특징점 내지는 지표를 요약 열거하면, 다음 제점에 있다.
i) Cu박과 같은 금속층(7)으로 보강되어 취급성을 높게 한 절연수지층(6)을 히트싱크(8)의 저면(8B)측에 배치하고 있는 점.
ii) 몰드성형법에 의한 패키지 형성시에 금형의 캐비티 내에 주입되고 또한 캐비티 전체를 충전할 때까지 이른 액체형의 몰드수지(5)가, 겔화하여 경화할 때까지의 사이(예를 들면 180℃의 가열하에 방치할 때에는 경화시간은 약 2∼3분임)에, 경화도중의 해당 몰드수지(5) 자체로부터 인가되는 압력을 적극적으로 이용하여, 미경화의 절연수지층(6)과 히트싱크저면(8B)과의 고착 및 미경화의 절연수지층(6)의 경화를, 몰드수지(5)의 경화와 거의 동시의 타이밍에서 달성하는 점. 이 경우, 금속판(8) 자체의 무게에 따라 금속체(8)로부터 계면(8B) 바로 아래의 절연수지층 부분(6P1)에 가해지는 압력은, 금속체 주표면(8T)의 바로 위에 위치하는 경화도상의 몰드수지(5)가 금속체(8)를 통해 절연수지층 부분(6P)에 가해지는 압력에 비해 무시할 수 있으므로, 금속체 주표면(8T)의 바로 위에 위치하는 경화도상의 몰드수지(5)가 금속체(8)를 통해 절연수지층 부분(6P1)에 가해지는 압력과, 계면(8B) 외측에 위치하는 절연수지층 부분(6P2)의 바로 위에 위치하는 경화도상의 몰드수지(5)가 절연수지층 부분(6P2)에 대하여 가하는 압력과는, 거의 균등하다. 요컨대, 동일하게 경화도상에 있는 절연수지층(6)은, 캐비티 내를 완전히 충전하는 경화도상의 몰드수지(5)로부터 균일한 압력을 받으면서, 경화해 간다. 따라서, 이 균일한 압력을 연속해 받는 결과, 절연수지층(6) 전체가 완전히 경화할 때까지의 기간동안에, 절연수지층(6) 내에 잔존하고 있는 보이드가 경화도상의 몰드수지(5) 내에 방출되므로, 절연수지층(6)의 절연성이 증가하고, 본 반도체장치의 내전압값이 증대한다. 예를 들면, 액체형의 몰드수지(5)의 금형캐비티 내에의 주입개시시부터, 동일수지(5)가 해당 캐비티 전체를 충전하고, 그 후, 액체형의 몰드수지(5)가 가열처리를 연속해 받아 경화할 때까지의 기간동안, 금형캐비티 내에 계속 인가되는 몰드수지 주입압력의 값은 9.8×106Pa이다. 이 몰드수지 주입압력의 균일한 인가를 받아, 경화시점에서는, 절연수지층(6)은 미경화일 때에 비해 균일하게 얇아져 있다(절연수지층(6)의 열저항의 감소화).
iii) 절연수지원료 내에 혼합하는 무기필러의 입자형상으로 개선을 도모함으로써, 절연수지층(6)에, 비교적 저압력하에서는 유동성이 나타나지 않는 한편, 비교적 고압력하에서는 유동성을 나타내는 「틱소트로피성」(thixotropy)이라는 물리적 성질을 구비하게 한 점. 즉, 절연수지층(6)은, 비늘조각 형상의 무기필러, 침 형상의 무기필러 및 1um 이하의 외경을 갖는 초미세립의 무기필러 내에서, 적어도 1종류의 입자형상의 무기필러를 구비한다. 이것에 의해, 비교적 저압력의 상태하에서의 히트싱크저면(8B)과의 고착시에 있어서, 절연수지층(6)의 습윤성을 확보하면서, 유동성을 방지한다. 게다가, 비늘조각 형상 등의 무기필러를 사용하고 있으므로, 일반적인 구형 또는 파쇄형의 무기필러인 경우(이 경우, 필러간 접촉은 점 접 촉에 가까움)와 비교하여, 필러간 접촉은 면 접촉에 가깝게 되어, 그 결과, 접촉면적을 증대시킬 수 있으므로, 필러충전율을 그만큼 높이지 않아도, 용이하게 접촉열 저항을 하강시키는, 바꾸어 말하면, 절연수지층(6)의 열전도율을 효과적으로 높일 수 있다.
iv) 절연수지층(6)의 상면(6US)의 치수(6L)를 금속판(8)의 저면(8B)의 치수(8L)보다도 크게 설정하고(6L>8L), 절연수지층 상면(6US)이 절연수지층(6)과 금속판(8)과의 계면(8B)을 전면적으로 포함하도록 하고 있고, 게다가, 금속층(7)의 상면치수를 절연수지층(6)의 하면치수(8L)와 같게 설정한 점. 이것에 의해, 크리피지 방전거리 (x+ y)를 비교적 길게 설정하여 내전압 특성의 향상을 도모함과 동시에, 비교적 고압력에 도달한 상태하에서의 절연수지층 상면(6US)과 히트싱크저면(8B)과의 고착시에 절연수지층(6)이 흐르게 되어 동일층(6)에 부풀어 오른 부분이 발생하는 것을, 주위의 몰드수지(5)가 효과적으로 억제한다.
이하에, 도 3을 참조하면서, 본 몰드수지 밀봉형 파워 반도체장치에 대하여 상술한다.
도 3에 나타내는 바와 같이, 금속판(내지는 히트싱크)(8)의 주표면 둘레부(8TP) 상에는 제1 리드프레임(1A)의 선단부(1AE)가 고착되고, 금속판 주표면(8T)의 대략 중앙부 상에는 파워 반도체칩(2)이 예를 들면 땜납층(3)으로써 고착되어 있다. 또한, 제2 리드프레임(1B)의 선단부(1BE) 상에 설치되어 있는 전극(도시하지 않음)과 파워 반도체칩(2)의 상면(2US)의 전극(도시하지 않음) 사이는, 예를 들면 직경 400um의 알루미늄 와이어(4)로써 배선되어 있다. 그리고, 금속 판(8)의 저면(8B)에 접하여 절연수지층(6)이 배치되고, 절연수지층(6)의 하면(6LS) 상에는 금속층(7)이 배치되어 있다. 또한, 몰드수지(5)가, 제1 및 제2 내부 리드부(1AIL, 1BIL)와, 금속배선(4)과, 파워 반도체칩(2)의 상면(2US) 및 측면(2SS)과, 도전층(3)과, 금속판(8)의 주표면 8T 및 8SS 측면과, 절연수지층 상면(6US) 내에서 절연수지층(6)과 금속판(8)과의 상기 계면의 외측부분(6USIF)과, 절연수지층 측면(6SS)과, 금속층 측면(8SS)을 완전히 내포하도록 피복하고 있고, 아울러, 몰드수지(5)는 본 장치의 패키지(10)를 형성하고 있다. 따라서, 본 장치에서는, 금속층 하면(7LS)은 전면적으로 외부에 대하여 노출하고 있으며, 또한, 노출하면(7LS)은 패키지(10)의 저면(5B)의 일부를 이루고 있다.
<제조방법>
절연수지층(6)과 금속판(8)과의 밀착성의 확보는, 도 4-도 6의 종단면도(공정도)에 나타내는 제조방법의 일례에 의해 달성된다. 이하, 도 3에 예시하는 장치의 제조방법의 일례에 대하여 기재한다.
공정 1) 절연시트(7+6)를 몰드금형 내의 소정의 위치에 배치하여, 금속층(7)의 하면(7LS)을 상기 몰드금형의 캐비티 저면에 면 접촉시킨다. 상세한 것은 다음과 같다.
도 4에 나타내는 바와 같이, 몰드금형(100)은 하형(101)과 상형(102)으로 구성되어 있고, 양자 101, 102를 몰드 프레스(도시하지 않음)로 클램핑(clamping)했을 때에 형성되는 캐비티(100CA)(도 5 참조)의 외형이, 도 3의 패키지 10의 외형을 규정한다. 우선, 미경화상태에 있는 절연수지층(6)과 금속층(7)이 일체적으로 복합된 전술한 절연시트를 미리, 실시예 1에서 기재한 제조방법에 의해 형성해 놓는다. 그리고, 예를 들면 흡착위치 결정장치(103)를 사용하여 해당 절연시트를 본 장치(103)에 진공흡착하고, 그 흡착상태를 유지하면서, 흡착위치 결정장치(103)를 하형(101)에 설치된 홈부(100G) 내의 소정위치에까지 이동시킨 후에 계속해서 동일장치(103)를 하강시켜, 금속층 하면(7LS)이 홈부(100G)의 저면(100GB)에 면 접촉하도록, 해당 절연시트를 홈부(100G) 내의 소정위치에 배치한다. 그 후, 흡착위치 결정장치(103)를 금형(100) 외로 이동한다.
공정 2) 몰드금형(100) 내에서, 절연시트의 표면 상에, 파워 반도체칩(72)이 그 위에 탑재된 주표면(8T)과 그 두께 방향에 관해서 주표면(8T)과 대향하는 저면(8B)을 구비하는 히트싱크로서의 금속판(8)을 배치하여, 금속판 저면(8B)을 미경화의 절연수지층(6)의 상면(6US)에 면 접촉시킨다. 상세한 것은 다음과 같다.
금속판(8)과, 땜납접합된 파워 반도체칩(2)과, 양쪽 리드프레임(1A, 1B)과, 알루미늄 와이어(4)로 이루어지는 내부구조를, 도 4에 나타내는 바와 같이, 프레임 반송위치 결정장치(104)로써 유지한 후에, 프레임 반송위치 결정장치(104)를 하형(101)방향으로 향하여 반송하고, 상기 내부구조를 하형 홈부(100G) 내의 소정의 위치에 배치한다. 이것에 의해, 금속판 저면(8B)은, 하형 홈부(100G) 내에서, 미경화의 절연수지층(6)의 상면(6US)에 서로 포개지도록 면 접촉한다. 요컨대, 절연시트 상에 내부구조가 배치된다(도 5 참조). 그 후, 프레임 반송위치 결정장치(104)를 금형 외로 이동한다.
공정 3) 금속판(8)으로부터 절연시트에 대하여 일정한 압력을 인가하면서, 소정의 온도하에, 액체형의 몰드수지(5)를 일정한 주입압으로써 몰드금형(100)의 캐비티(100CA) 내에 주입한다. 상세한 것은 다음과 같다.
상형(102)을 몰드 프레스에 의해 하형(101)이 있는 곳까지 이동하고, 상형(102)의 돌출부면(102PS)과 하형(101)의 돌출부면(101PS)을, 그 동안에 제1 및 제2 외부 리드부(1AOL, 1BOL)를 사이에 끼워 넣으면서, 서로 포갠다. 이것에 의해, 양쪽 홈부 100G, 102G는, 절연시트와 금속판(8)등을 포함하는 캐비티(100CA)를 형성한다. 다음에, 도 5에 나타내는 바와 같이, 상형(102)의 관통홀에 상하 자유자재로 이동가능하도록 삽입된 프레스핀(105)의 선단을 캐비티(100CA) 내에 아래쪽 이동시켜, 프레스핀(105)의 동일선단을, 그 위에 아무것도 탑재되어 있지 않은 금속판(8)의 주표면 둘레부(주표면(8T) 내에서 파워 반도체칩(2)의 탑재면의 주위에 해당)(8TP)에 접촉시킨다. 그 상태로, 가압기구(도시하지 않음)에 의해 프레스핀(105)을 가압한다. 이 때의 프레스핀(105)에 의한 가압력의 값은, 예를 들면, 약 4.9×105Pa이다. 이것에 의해, 프레스핀(105)의 선단이, 금속판(8)의 두께 방향에 따라 금속판(8)을 가압하게 되며, 그 결과, 금속판 저면(8B)은, 그 바로 아래의 접촉면인 상면(계면)(6US)을 통해, 미경화상태에 있는 절연수지층(6)을 가압한다. 다음에, 프레스핀(105)에 의한 상기 가압상태(소정의 가압력)를 유지하면서, 또한, 가열처리에 의해 금형(100)을 소정의 온도(예를 들면 180℃)로 상시 유지하면서, 캐비티(100CA) 내에, 이 시점에서는 액체상태에 있는 몰드수지(5)를 주입하기를 계속한다(도 5 참조). 이때에 인가 가능한 몰드수지 주입압은, 1개의 금형으 로부터 생산가능한 패키지의 수를 정하는 금형(100) 자체의 능력에 의존하지만, 본 발명자 등이 실시하고 있는 일례에서는, 몰드수지 주입압은 약 9.8×106Pa이다. 이 주입공정에 의해, 프레스핀(105)으로부터 가해지고 있는 제1 가압력(이 단계에서는 주된 가압력임)과, 주입된 액체형의 몰드수지(5)로부터 새롭게 부가되는 제2 가압력(단, 이 단계에서는, 주입된 몰드수지(5)는 여전히 액체상태이기 때문에, 해당 제2 가압력은 거의 무시할 수 있는 값임)으로, 금속판(8)은, 절연수지층(6)및 금속층(7)으로 이루어지는 절연시트를 통해, 캐비티(100CA)의 벽면(하형 101의 홈부저면)(100GB)에 강압된다. 그 때, 바람직하게는, 보이드의 발생을 억제하기 위해, 캐비티(100CA) 내의 공기를 진공펌프로 배출하는 것이 좋다.
공정 4) 캐비티(100CA)가 모두 몰드수지(5)로 충전된 후, 프레스핀(105)에 의한 제1 가압을 중지하고, 그 후에는, 가열처리(소정의 온도(예를 들면 180℃))를 통해, 시간의 경과(예를 들면 약 2∼3분)에 의해, 미경화의 몰드수지(5)와 미경화의 절연수지층(6)을 동시에 경화시킨다. 상세한 것은 다음과 같다.
캐비티(100CA) 전체가 액형의 몰드수지(5)에 의해 거의 완전히 충전된 후에, 몰드수지(5)의 주입을 스톱함과 동시에(단, 몰드수지(5)의 경화완료까지는, 예를 들면 약 9.8×106Pa의 몰드수지 주입압을 의연하게 하여 캐비티(100CA)에 인가하기를 계속함), 프레스핀(105)의 선단을, 약 상형(102)에서의 캐비티 상면(102GB)의 위치의 높이에까지 상승시킨다(도 6 참조). 그 때의 프레스핀(105)을 추출하는 타이밍은, 몰드수지(5)의 겔화시간까지(몰드수지(5)의 경화중 일시)이다. 이 겔화시 간까지 동일핀(105)을 추출하면, 금속판 저면(8B)과 절연수지층 상면(6US)과의 사이로의 몰드수지(5)의 침입을 유효히 방지할 수 있으므로, 양쪽 면 8B, 6US에서의 밀착성이 높아진다. 게다가, 몰드수지(5)의 경화중에 상기 핀(105)을 적시에 추출하는 것은, 금속판(8)의 일부(예를 들면 주표면(8T))이 노출되어 버리는 사태의 발생방지에 기여할 수 있는 동시에, 몰드수지(5)에 국소적으로 얇은 개소가 발생하는 것을 방지하여 경화 후의 몰드수지(5)의 두께를 균일화할 수 있다는 이점도 나타낸다. 그 결과, 장치의 절연신뢰성이 높아진다. 그리고, 프레스핀(105)이 추출된 이후는, 몰드금형(100)을 계속해서 가열하기를 계속하고, 그 온도를 소정의 온도(예를 들면 180℃)로 계속 유지함으로써, 프레스핀(105)으로부터의 제1 가압이 없는 상태에서, 이번에는, 예를 들면 주입압 약 9.8×106Pa를 계속 받고 있는 경화도상에 있는 몰드수지(5)로부터의 제2 가압력이, 몰드수지(5)가 경화할 때까지의 기간동안, 절연수지층(6)에 대하여, 균일하게 계속 인가되게 된다. 이 균일한 제2 가압력을 받아, 경화도상에 있는 절연수지층(6)의 두께는, 층 전체에 걸쳐 균일하게, 약간 얇아지며, 그 때에, 절연수지층(6) 내에 잔존하는 보이드가, 몰드수지(5) 내에 방출된다, 그 때문에, 절연수지층(6) 자신의 절연성이 높아져, 장치의 내전압특성이 향상한다. 그리고, 이와 같은 몰드수지(5)로부터의 제2 가압력이 소정의 온도하에서 절연수지층(6)에 대하여 계속 인가되어, 몰드수지(5)의 층 및 절연수지층(6)이 모두 거의 동시에 경화하고, 그 결과, 패키지(10)의 형성과, 금속판 저면(8B)과 절연수지층 상면(6US)과의 고착이, 동시에 달성된다.
한편, 몰드금형(100)을 닫아 캐비티(100CA)를 형성한 이후에는, 캐비티(100CA) 내의 공기를 진공펌프 등으로 배출하는 것이, 고착계면이나 몰드수지(5)중의 기포의 잔존을 억제할 수 있고, 이러한 이유로, 본 장치의 내전압특성을 향상시킬 수 있기 때문에, 바람직하다라고 할 수 있다.
여기서, 다음 이점에 대하여 특기한다. 즉, 고열전도성을 갖는 절연수지층을 추급하면 할 수록 무기필러의 함유율이 높아져, 그 결과, 절연수지층은 점점 취성화 되므로, 일반적으로, 열전도율이 높은 절연수지층을, 동일수지층에 부풀어 오르는 것이 생기지 않게 금속판에 고착하는 것은 매우 곤란하다. 그렇지만, 본 실시예에 관한 장치의 제조방법에서는, 절연수지층(6)과 금속판(8)과의 고착을 몰드수지(5)의 층의 경화와 동시에 행하고(도 6 참조), 게다가, 금속판 저면(8B)과의 고착면 주위의 절연수지층 상면부분(6USIF)에는 몰드수지(5)가 피복되어 있으므로, 미경화로 액체상태의 몰드수지(5)에 의해, 절연수지층 표면(6US)에 몰드수지(5)의 주입압력이 전달된다. 이 때문에, 가압상태에 있는 절연수지층(6)이 그 길이방향에 따라 부풀어오르려고 해도, 그 위에 피복되어 있는 몰드수지(5)에 의해, 부풀어오르려고 하는 개소가 강압되게 되며, 절연수지층(6)의 부풀어오름 내지는 부상이 발생하지 않게 된다. 그 결과, 절연수지층(6)에 가해지고 있는 응력은, 간단히 횡방향 내지 길이방향에 따라 회피된다. 이와 같이, 몰드수지(5)로 절연수지층(6)의 주위를 서서히 굳히면서 절연수지층(6) 자신도 동일하게 서서히 경화시키고 있고, 이윽고 몰드수지(5)의 경화와 동시에 절연수지층(6)과 금속판(8)과의 고착도 동시에 달성하고 있으므로, 절연수지층(6)을 결손시키지 않고, 절연수지층(6)의 부풀어 오름을 방지할 수 있다는 작용이 작용하여, 장치의 절연신뢰성 확 보를 가능하게 할 수 있다.
다음에, 본 실시예에서 사용하고 있는 절연수지층(6)이 소위 틱소트로피성이라는 물리적 성질을 구비하는 점을, 상술한다.
도 7은, 본 실시예에서 사용하고 있는 절연수지층(6)의 내부구조를 모식적으로 나타내는 종단면이다. 도 7에 나타내는 바와 같이, 입자형상이 비늘조각형을 이루는 가늘고 긴 무기필러(9)가 에폭시수지중에 포함되어 있다. 이 예와 같은 비늘조각형의 무기필러(9)를 사용하는 이유에 대하여, 이하에 기재한다.
금속판(8)에 절연수지층(6)을 고착할 때는 가열환경하에서 압력이 가해지지만, 이때, 접착계면에 말려들어 간 기포 또는 절연수지층(6)에 내재하는 기체를 빠르게 배출하는 것이 필요하다. 따라서, 절연수지층(6)과 금속판 저면(8B)과의 사이의 신뢰성이 높은 접착을 확보하기 위해서는, 금속판 저면(8B)과의 계면에 절연수지층(6)이 충분히 습윤성이 넓어질 필요가 있다고, 말할 수 있다. 그 경우는 절연수지층(6)의 점도가 보다 낮을 수록, 절연수지층(6)은 금속판 저면(8B)과의 계면에 대하여 용이하게 습윤성이 넓어질 수 있으므로, 절연수지층(6)의 점도가 비교적 낮은 것이 요망된다.
일반적으로, 절연수지층에 충전되는 무기필러의 입자형상으로서는, 파쇄형, 또는, 구형이다. 그래서, 이들 잘 알려진 입자형상의 무기필러를 사용하여 절연수지층의 습윤성을 확보하고자 하는 경우에는, 무기필러의 충전율을 하강시키면 된다. 이 충전율의 저하에 따라, 절연수지의 점도는 낮아진다. 그렇지만, 수지점도가 너무 낮게 이루어지면, 고착시의 가압력으로 절연수지가 흘러 버려, 본래의 목적인 절연수지층의 형성 자체가 충분히 실현할 수 없게 된다는 딜레마에 빠져 버린다. 요컨대, 무기필러의 충전율의 컨트롤에 의해 수지점도를 너무 낮게 설정하면, 충분히 실용성에 견딜 수 있는 열전도성 및 내전압특성을 갖는 절연수지층을 얻을 수 없게 된다.
반대로, 파쇄형 또는 구형의 무기필러의 충전율을 높이기 위해 지나치게 컨트롤하면, 수지점도가 과도히 증대하여, 절연수지 내에 말려들어 간 기포 및/또는. 절연수지에 내재하는 기체를 효과적으로 배출할 수 없게 되어, 더욱이 금속판(8)과의 계면에서의 절연수지의 습윤성이 극단적으로 악화되어, 충분한 접착성을 확보하는 것이 곤란하게 된다.
따라서, 이러한 2개의 문제점을 일으키지 않도록, 적절한 수지점도를 엄밀히 선택하는 것이 요구된다. 그런데, 이러한 수지점도의 선명한 선택은 현실에는 곤란하기 때문에, 종래의 구형 또는 파쇄형의 무기필러를 사용한 절연수지층에서는, 절연수지를 유출되지 않도록 충분한 밀착성을 얻는 것을 할 수 없고, 그 결과, 반도체장치가 취급할 수 있는 전압, 전력량 및 발열량에 제약이 필연적으로 생기고 있다.
이것에 대하여, 도 7에 나타내는 바와 같이, 절연수지층(6)중에 비늘조각형의 무기필러(9)를 함유시킴으로써, 절연수지층(6)은, 「비교적 낮은 압력하에서는 유동성이 나타나지 않고, 비교적 고압력하에서는 유동성을 나타내는 틱소트로피성」이라는 물리적 성질을 발현할 수 있다. 즉, 절연수지층(6)에 틱소트로피성을 구비하게 함으로써, 무기필러의 충전율을 높이면서, 절연수지의 습윤성을 높이는 것 이 가능하게 된다.
그래서, 이 틱소트로피성을 이용할 때에는, a) 비교적 저압의 주입압으로써 액형의 몰드수지(5)를 몰드금형 캐비티(101CA) 내에 충전하는 주입초기단계에서는, 절연수지층(6)을 유동시키지 않고, 절연수지층(6) 본래의 막두께 및 형상을 유지하면서 절연수지층(6)에 대하여 계속 가압하고, b) 그 후, 보이드 등이 없고, 캐비티(101CA)가 몰드수지(5)로 채워진 단계에서는, 비교적 높은 압력(몰드수지 주입압력에 상당)이 절연수지층(6)에 인가되는 상태가 되므로, 이 상태를 가열하에서는 소정시간 유지하면, 절연수지층(6)은 이번에는 유동성을 나타내게 되며, 절연수지층(6)은, 절연수지층(6) 내의 기포 등을 토출하면서, 또한, 금속판 저면(8B)과의 사이의 계면에 따라 습윤성이 넓어지면서, 경화해 가게 된다. 그 때, 전술한대로, 금속판 저면(8B)과의 사이의 계면으로부터 돌출한 절연수지층(6)의 주위에는 몰드수지(5)가 존재하고 있고, 동일수지(5)는 절연수지층 돌출부에 대하여 프레스압을 계속 인가하기 때문에, 경화상태로의 이행기간 동안, 절연수지층(6)은 유출하지 않고, 다만, 동일층(6) 내에 말려들어 간 기포 또는/및 동일층(6) 내에 존재하는 기체를 배출하는 것 및 금속판(8)과의 계면에서의 수지의 습윤성을 확보하는 것에만, 기여한다.
이와 같은 틱소트로피성이 발현되는 이유로서는, 무기필러의 비표 면적(volume ratio)(무기필러의 체적당의 표면적에 해당)이 큰 것을 들 수 있다. 즉, 비표 면적이 큰 것으로, 필러와 수지 사이의 상호작용이 커져, 절연수지층 전체의 점도가 상승한다. 그러나, 이 상호작용은 외력의 크기에 따라서는 용이하게 절단되기 위해, 비교적 고압이 가해졌을 때는, 상기 상호작용이 절단되어 절연수지층은 유동성을 나타내는 것이다.
본 실시예에서의, 지금까지의 기재에서는, 입자형상이 비늘조각형인 필러를 포함한 절연수지층(6)인 경우에 대하여 개시하고 있지만, 절연수지층(6)에 틱소트로피성을 발휘시킬 수 있는 무기필러로서는, 이 일례에 한정되는 것이 아니다. 예를 들면, 입자형상이 침형인 무기필러를 사용하는 경우에서도, 절연수지층(6)이 동일한 틱소트로피성을 발휘하는 것이, 본 발명자 등에 의해 확인되어 있다. 게다가, 일반적인, 구형 또는 파쇄형의 입자형상을 갖는 무기필러에, 상기한 비늘조각형 또는/및 침형의 입자형상을 갖는 무기필러를 병용하는 것으로도, 절연수지층(6)은 동일한 틱소트로피성을 발휘할 수 있다. 이것들 예의 그밖에도, 상기한 일반적인 필러에 대하여, 평균입경 1um 이하(입경이 작으면 작을 수록 좋음)의 초미세인 필러를 질량백분율 수십%의 비율로 혼합하는 것으로도, 절연수지층(6)이 틱소트로피성을 발휘하는 것도, 본 발명자 등은 확인하고 있다. 특히, 도 7에 모식적으로 나타내는 바와 같이, 절연수지층(6)의 주표면에 대하여 비늘조각형 무기필러(9)가 평행하게 배치되어 있는 구조인 경우에는, 가압에 대한 절연수지층(6)의 변형이 작고, 또한, 기체성분의 배출작용이 높아져, 도 7의 구조는 바람직한 구조인 것이 본 발명자 등에 의해 확인되어 있다. 그리고, 도 7의 평행배치구조는, 금속층(6) 상에, 무기필러(9)가 혼합된 절연수지층 원료를 도포한 후에, 절연수지층 원료에 대하여 행하는 스퀴징의 방식의 조정에 의해, 실현가능하다.
한편, 무기필러(9)의 입자형상을 미리 상기한 비늘조각형 또는 침형으로 형 성하는 것은, 결정성장시의 컨트롤에 의해 실현가능하다.
그리고, 미리 입자형상이 비늘조각형 또는 침형으로 형성된 무기필러(9)의 분말을 절연수지층 원료에 혼합한 후에, 그와 같은 무기필러(9)를 포함하는 상기 원료를, 실시예 1에서의 절연시트 제조방법에서 기재한 바와 같이 양쪽 롤러 사이에 감아 걸쳐진 금속층(7)의 표면(7US) 상에 도포하고, 그 후, 절연수지층 원료를 시트형으로 늘리기 위한 스퀴징을 행한다. 이 스퀴징에 의해, 절연수지층 원료 내의 무기필러(9)끼리는 서로 거의 면 접촉에 가까운 상태로 서로 접촉하게 되며, 이 경우의 무기필러(9)끼리 사이의 접촉면적은, 일반적인 입자형상의 무기필러끼리 사이의 접촉면적보다도, 현격하게 증대할 수 있다. 따라서, 비늘조각형 또는 침형 등의 무기필러(9)를 함유하는 절연수지층(6)은, 일반적인 입자형상의 무기필러만을 함유하는 절연수지층과 비교하여, 높은 열전도율을 갖는다는 이점을 발휘한다.
여기서, 비늘조각형 무기필러(9)의 성분으로서는, 예를 들면 질화붕소가 사용되고, 그 경우에는 60W/mK 정도의 열전도율을 발휘할 수 있는 절연수지층(6)이 얻어지고 있다. 단, 질화붕소로 이루어지는 비늘조각형 무기필러(9)의 함유율 내지 충전율을, 생산성을 잃지 않을 정도인 40%부터 60%까지의 범위 내의 값으로 설정한 경우에서도, 10W/mK 정도의 열전도율을 갖는 절연수지층(6)이 얻어지고 있다. 따라서, 비늘조각형 무기필러(9)의 함유율로서 상기한 40%∼60% 정도와 같은 낮은 번째의 레벨로 설정하는 경우에서도, 또 그와 같은 설정은 실용적으로 견딜 수 있는 바람직한 실례이면, 평가할 수 있다. 이상의 예에서는, 비늘조각형 무기필러(9)의 성분이 질화붕소인 경우이지만, 다른 재료를, 비늘조각형, 침형 또는 평균입경이 1um 이하의 초미세립으로 이루어지는 무기필러(9)의 성분으로 하는 경우라도, 그것이 상기한 틱소트로피성을 발휘할 수 있는 한은, 마찬가지로, 내전압과 생산성과의 양립을 도모하는 것을 할 수 있다. 예를 들면, 질화규소, 질화알루미늄 또는 산화알루미늄을 무기필러(9)의 성분으로서 사용해도 된다.
또한, 무기필러(9)의 함유율에 관해서 말하면, 예를 들면 질량백분율이 10% 정도인 비율로는, 절연수지층(6)의 열전도율은 거의 향상하지 않지만, 함유율을 크게 할 수록, 절연수지층(6)의 열전도율은 향상한다. 그러나, 질량백분율이 90%가 되는 비율을 초과하는 만큼 무기필러(9)의 함유율을 높이면, 절연수지층(6)을 성형할 수 없게 된다는 문제가 생긴다. 그렇지만, 무기필러(9)의 함유율의 값이 절연수지층(6)의 생산성에 지장을 생기게 하지 않은 범위 내이면, 특히 상기 일례와 같은 질량백분율 40%∼60%의 함유율로 한정되지 않는 것은, 물론이다.
전술한대로, 절연수지층(6)중의 무기필러(9)의 입자형상을 (1) 비늘조각형으로, 혹은 (2) 침형으로 한다, 또는, (3) 무기필러(9)를 평균입경이 1um 이하의 초미세립으로 한다, 또는, 상기(1), (2) 및 (3)의 종류 내에서 적어도 두 가지의 혼합체로 함으로써, 전술한대로 절연수지층(6)의 고착시의 밀착성을 개선할 수 있는 동시에, 동일층(6)의 내전압특성과 열저항과의 개선도 도모하는 것이 가능하게 된다.
다음에, 히트싱크로서의 금속판(8)의 두께에 관해서, 의론을 전개한다. 즉, 금속판(8)의 두께가 비교적 얇을 때에는, 프레스핀(105)에 의한 가압력(도 5 참조)에 기인하여, 금속판(8)에 휘어짐이 생겨 버려, 그 결과, 금속판(8)과 절연수지층(6)과의 고착면에 간극이 생겨 버린다. 이와 같은 문제의 발생을 실험적으로 연구한 결과를 도 8에 나타낸다. 도 8보다 분명한 종류, 금속판(8)의 재료가 Cu인 경우에는, 금속판 두께가 0.8mm일 때에는 양쪽 부재 6, 8 사이의 접착상태에 불량이 생겼다. 금속판 두께가 2mm인 경우에서도, 마찬가지로 비틀림의 문제가 생겨, 결과는 접착불량의 판정으로 되었다. 그렇지만, 금속판 두께를 3mm 및 4mm로 각각 설정한 각 케이스에 있어서는, 모두 접착상태의 문제가 보이지 않고, 양호한 계면(8B)이 얻어졌다. 이들 실험결과로부터, 금속판(8)의 두께로서는, 3mm 이상의 값이 필요하다고, 평가할 수 있다.
또한, 열저항의 관점에서, 금속판(8)의 적정한 두께 값을 고찰해 본다. 본원발명자가 행한 실험결과에 의하면, 예를 들면 절연수지층(6)의 열전도율이 10W/mK 정도로, 파워 반도체칩(2)의 사이즈가 15mm 각인 것으로는, 금속판(8)의 두께를 리드프레임(1A, 1B)의 두께보다도 큰 값으로 설정하면, 열저항은 내려가는 경향을 나타내고, 금속판(8)의 두께가 3mm∼4mm 정도의 범위 내에 있을 때에 열저항의 값은 극소값이 되어, 그 후에는 금속판(8)의 두께의 증대에 따라 열저항이 상승한다는 관계가, 얻어졌다.
상기한 실험결과도 가미하여, 금속판 두께만 적정값을 평가하는 것으로 하면, 우선 열저항의 관점에서만 보면, 금속판(8)의 두께를, 적어도 리드프레임(1A, 1B)의 두께(0.5mm∼1mm)보다도 큰 값으로 설정하는 것이 바람직하다라고 말 할 수 있다. 그러나, 금속판(8)의 두께가 5mm 정도로까지 되면, 금속판(8) 자신에서의 열저항이 실용상 무시할 수 없는 정도로까지 증대한다는 사실과, 도 8의 결과를 고려 하면, 실용적으로는, 금속판두께의 적정값은 3mm 이상 5mm 미만의 범위 내의 값이라, 말할 수 가 있다.
다음에, 절연수지층(6)의 외형치수(6L)를 금속판(8)의 외형치수(8L)보다도 크게 설정하고, 또한, 절연수지층(6)의 상면(6US)이 금속판 저면(8B)과의 계면을 완전히 포함하도록, 절연수지층(6)을 금속판(8)에 대하여 배치하고 있는 점에 대하여, 실험결과를 근거로 하여, 그 이유를 기재한다.
절연수지층(6)의 크기(6L)와 금속판(8)의 크기(8L)와의 관계가, 각각, (A) 금속판(8)이 절연수지층(6)을 내포하는 경우, (B) 양자 6, 8 모두 같은 크기인 경우, (C) 절연수지층(6)이 금속판(8)을 내포하는 경우에 대하여, 금속판(8)과 본 반도체장치 이면의 금속층(7)과의 사이의 내전압특성을 측정하였다. 그 측정결과를 도 9에 나타낸다. 도 9에서, (C) 절연수지층(6)이 금속판(8)을 내포하는 구성(6L>8L)으로 함으로써, 내전압특성을 대폭 향상할 수 있는 것이 이해된다. 즉, 금속판(8)으로부터 금속층(7)까지의 절연성에 향한 관점이면, 절연수지층(6)의 측면(6SS)과, 절연수지층(4) 및 몰드수지(5)의 계면(6USIF)에 따라 생길 수 있는 크리피지 방전이, 내전압 파괴의 경로가 된다. 그 때문에, 상기 케이스(A) 또는 (B)인 경우와 같이, 비교적 얇은 절연수지층(6)의 두께 y만을 이유로 필요한 내전압특성을 얻기 위해서는, 절연수지층(6)의 두께 y를 크리피지 절연거리 이상으로 설정할 필요성이 있다. 이것에 비해, 상기 케이스 (C)와 같이, 절연수지층 상면(6US)의 면적을 금속판 저면(8)의 그것보다도 크게 설정하면, 고착면에서의 절연수지층(6)의 밀려나온 부분의 길이 x와 절연수지층 두께 y와의 합이 크리피지 절연거리가 되 기 때문에, 불필요하게 절연수지층 두께 y를 크게 설정하지 않고, 소정의 내전압특성을 얻는 것을 할 수 있다.
또한, 절연수지층 상면(6US)의 면적을 금속판 저면(8B)의 면적보다도 크게 설정하는 경우에서, 절연수지층(6)과 금속판(8)과의 고착시에 절연수지층(6)의 두께 y가 변화되는 정도로까지 제2 가압력을 가함으로써, 따라서, 예를 들면 약 9.8×106Pa보다도 큰 몰드수지 주입압을 주입개시로부터 경화완료까지의 기간 동안에 걸쳐 계속 인가함으로써, 절연수지층(6)의 두께 y를 보다 한층 균일하게 작게 하여, 절연수지층(6)의 열저항의 감소화와 동시에, 절연수지층(6)의 절연성 및 내전압특성을 향상시키고, 또한, 주입된 액형의 몰드수지(5)의 경화프로세스와 동시에 상기 고착프로세스를 행함으로써, 고착면(8B) 주위의 절연수지층 부분의 부풀어 오름 또한 훼손을 방지하는 것을 할 수 있다. 이 점을, 실험데이터를 근거로 이하에 상술한다.
전술한대로, 절연수지층 원료의 생산시에 있어서는, 에폭시수지 중에 무기필러를 용이하게 혼합가능하게 하기 위해, 에폭시수지 중에 소정의 용제성분을 포함하여 절연수지층 원료의 점도를 저하시키는 것이 행해지고 있다. 그러나, 절연시트에로부터 본 경우에는, 용제성분은 불필요하다. 그 때문에, 절연시트 성형시의 건조공정에서의 가열처리에 의해, 절연수지층(6)중의 용제성분을 휘발시켜 절연수지층(6)중에서 제거하고 있다. 그렇지만, 이 건조공정(용제성분 제거공정)에 의해 용제성분은 휘발되지만, 결과적으로, 절연수지층(6)중에, 스폰지형의 다수의 보이드가 산재하게 된다. 이와 같은 다수의 보이드는, 절연수지층(6) 자체의 절연성 내지 는 내전압성의 저하원인이 된다. 그 때문에, 미경화의 절연수지(6)중에 내재하는 기체성분(보이드)은, 전술한대로, 경화도상에 있는 몰드수지(5)로부터 미경화의 절연수지층(6) 전체에 대하여 균일하게 인가되는 제2 가압력(따라서, 금형(100)에 가해지고 있는 몰드수지 주입압력)에 의해 절연수지층(6)의 두께 y가 균일하게 작아짐으로써, 주위의 몰드수지(5)중에 추출된다. 이 경우, 제2 가압력, 따라서, 몰드수지 주입압력을 높일 수록, 절연수지층(6)이 균일한 두께 저하가 더 진행됨과 동시에, 내전압특성도 향상하는 것으로, 생각된다. 이 착안점을, 본원 발명자는 실험에 의해 실증하고 있다.
도 10은, 예를 들면 200um의 두께 y를 갖는 미경화의 절연수지층(6)을 사용하여 절연시트의 금속판(8)에의 고착을 행한 각종의 케이스에서의, 내전압의 측정결과를 나타내는 도면이다. 도 10에서, 케이스 A는, 미리 두께 200um의 절연수지층(6)과 금속층(7)과로 이루어지는 절연시트를 금속판(8)의 저면(8B)에 가압에 의해 고착해 둔 후에, 해당 절연시트부착 금속판(8)을 금형캐비티(100CA) 내에 배치하여, 몰드수지 주입압력 9.8×106Pa로써 몰드성형한 경우이다. 이것에 비해, 케이스 B-D는, 본 실시예에서의 제조방법으로써 패키지 10을 몰드성형하는 경우이고, 각 케이스 B-D마다 몰드수지 주입압력은 다르게 되어 있다. 도 10의 측정결과로부터 명백해진 대로, 케이스 A에서는, 2kV 정도로 내전압 불량이 되는 것이 있었다. 게다가, 이 케이스 A에서는, 몰드성형시에 절연수지층(6)의 부풀어 오름의 발생을 볼 수 있다. 이것에 비해, 본 실시예에 의한 제조방법으로써 제조된 장치(케이스 B-D)에서는, 몰드수지 주입압력이 케이스 A인 경우보다도 작은 값이라도, 케이스 A인 경우보다도 큰 내전압(5kV)이 얻어지고 있고(케이스 B), 게다가, 몰드수지 주입압력이 높은 정도로 내전압특성이 증대한다는 양호결과가 얻어졌다(케이스 C&D). 이 측정결과에서, 생산성을 고려하여 통상 사용되는 금형의 성능으로 봐 바람직한 일례가 되는 케이스 C에서는, 경화한 절연수지층(6)의 두께 y는 경화 전의 두께와 비교하여 약 10um 정도 얇아져 있었다. 그렇다고 하면, 사용하는 금형의 내력에 따라, 보다 큰 몰드수지 주입압력을, 예를 들면 약 1.274×107Pa의 몰드수지 주입압력을, 금형에 인가하면서 몰드수지(5)를 경화시켜 가는 경우에서는, 몰드수지(5)의 경화와 거의 동일한 타이밍으로 경화한 절연수지층(6)의 두께 y의 균일감소량은 10um보다도 커지게 되여, 절연성, 내전압성, 열저항 및 원재료 비용의 관점에서 본 경우에, 보다 바람직한 절연수지층(6)이 최종적으로 형성될 수 있다.
또한, 전술한대로, 케이스 A에서는, 절연수지층의 금속판에의 고착시에, 고압력이 가해지기 때문에 고착면 바로 아래의 절연수지층 부분(6P1)이 고착면 주위로 이동하고, 그 결과, 절연수지층 부분(6P2)이 고조된 상태로 경화한다. 그리고, 케이스 A는 이와 같은 상태로 몰드성형공정을 행하기 위해, 절연수지층 부분(6P2) 내에서 상기 부풀어 오름이 생기고 있는 개소에 있어서 절연수지층이 부분적으로 깨어지고 버려, 금속판의 주위부에서의 절연성이 확보할 수 없다는 현상이 발생하였다.
이것에 대하여, 상기 케이스 B-D 중 어느 하나에 있어서도, 그와 같은 문제는 생기지 않는다. 즉, 본 실시예에서는, 금속판(8)보다도 큰 면적의 상면(6US) 및 하면(6LS)을 구비하는 절연수지층(6)을, 캐비티(100CA) 내에 주입된 몰드수지(5)로 부터 받는 제2 가압력(몰드수지 주입압력)을 적극적으로 이용하여 경화·고착함으로써, 절연수지층(6)의 두께 y를 최소한의 값으로 컨트롤하면서(두께 y가 얇아지는 만큼만, 절연수지층(6)으로 생기는 열저항을 하강시킬 수 있음), 관통절연특성을 향상시켜, 또한, 크리피지 방전거리 (x+ y)를 필요량 확보할 수 있다. 이 때문에, 본 반도체장치의 열저항을 최소한으로 억제하면서, 소정의 내절연특성을 얻는 것을 할 수 있다.
이상과 같이, 절연수지층(6)과 금속판(8)과의 고착을 몰드성형과 동시에 행하는 경우에서, 또한, 금속판(8)보다도 절연수지층(6)의 외형치수가 큰 경우에, 절연성(내전압성)이 향상한다는 결과가 얻어졌다.
또한, 본 장치에서도, 미경화의 절연수지층(6)을 완전한 경화상태로 하기 위해서는, 어느 정도의 처리시간을 필요로 하지만, 절연수지층 및 금속판의 고착 및 절연수지층의 경화와, 몰드수지(5)의 경화(패키지의 형성)를 각각 따로따로 행하는 경우에 비하면, 그 처리시간은 상대적으로 짧다고 말 할 수 있고, 특히 본 장치에서는, 절연수지층(6)의 경화를 위해 주어지는 온도의 이력이 몰드수지(5)의 주입·고착기간에만 있어서 생길 뿐이므로, 생산성을 종래에 비해 증가하여 높일 수 있다.
또한, 금속층(7)의 두께로서는, 얇은 쪽이 절연수지층(6)과의 적층시의 비용은 저하하지만, 그 두께가 50um 이하에서는 찢어짐 등의 문제가 실제로 생겼기 때문에, 바람직하게는 100um 정도의 두께가 바람직하다.
전술한대로, 본 장치에서는, 금속판(8)과 금속판(8)보다도 사이즈가 큰 절연 수지층(6)과의 고착과, 몰드밀봉을 동시에 행하고, 게다가, 절연수지층(6) 내에 혼합하는 무기필러(9)의 형상으로서, 비늘조각형인 것 또는 침형인 것, 또는 초미세인 것 또는 그것들의 혼합체로 이루어지게 함으로써, 절연수지층(6)에 틱소트로피성이라고 하는 물리적 성질을 발휘시킴과 동시에, 절연수지층(6)의 열전도율을 더욱 향상시키고 있다. 더구나, 본래적으로는 매우 취성화되기 쉽다는 성질을 구비하는 절연수지층(6)이라도, 이것을 금속층(7)과 일체화시킴으로써, 절연수지층(6)의 취성은 금속층(7)으로 보강된다. 이들 개선에 의해, 시트형의 절연수지층(6)을, 금형저면에 따른 소정의 위치에, 절연성을 손상하지 않고 배치하는 것이 가능하게 되었다. 내전압특성을 향상시키면서, 절연수지층(6)의 두께를 작게 컨트롤할 수 있으므로, 이 점도 또한, 장치의 저비용화에 기여 가능하게 되며, 또한, 생산성의 향상화에도 기여할 수 있다.
한편, 내전압성에 관해서 결점이 도리어 생기는 면이 있지만, 변형예 2에서 기재한 것과 마찬가지로, 도 3의 장치에 대해서도, 6L≤8L로 되는 관계를 만족하도록, 양쪽 부재 6, 8의 치수·배치관계를 설정해도 된다.
본 실시예에서 제안한 틱소트로피성을 갖는 절연수지층(6)을 사용하면, 절연수지층(6)을 금속판(8)에 고착하는 공정에서, 절연수지층(6)의 변형을 억제할 수 있고, 게다가, 충분한 압력을 가해도 절연수지층(6)을 열화시켜 버리는 것은 없으며, 덧붙여, 절연수지층(6)의 내전압특성을 향상시키는 것을 할 수 있다.
(변형예 3)
도 11은, 본 변형예에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 나타내는 종단면도이다. 본 변형예의 장치가 실시예 2의 장치와 상위하는 특징점은, 「절연수지층(6)과 금속판(8)과의 계면(8B) 바로 아래에서의 절연수지층(6)의 제1 부분(6P1)은, 절연수지층 상면(6US) 내에서 절연수지층(6)과 금속판(8)과의 상기 계면(8B)의 외측부분(6USIF) 바로 아래에서의 절연수지층(6)의 제2 부분(6P2)보다도 얇게 설정되어 있다」고 하는 점에 있다. 즉, 고착면(8B) 바로 아래의 제1 부분(6P1)의 두께는, 고착면(8B) 외측의 제2 부분(6P2)의 두께보다도 작다. 도 11에서, 그 밖의 구성부재는, 실시예 2의 장치에서의 대응부재와 동일하고, 따라서, 도 3에서의 대응부재와 동일한 참조부호가 부착되어 있다.
또한, 도 12는, 도 11의 구조를 제조하기 위한 제조공정의 일부를 나타내는 종단면도이고, 도 12의 공정은, 도 5와 도 6과의 사이에 추가 삽입되는 공정에 해당한다. 즉, 캐비티(100CA)가 전체적으로 액형의 몰드수지(5)로 충전되었을 때에는, 즉시 프레스핀(105)을 추출하는 것은 아니며, 추출하기 직전에 일단, 프레스핀(105)과 연결되어 있는 가압기구(도시하지 않음)에 의해, 프레스핀(105)에 대하여, 현재의 몰드수지 주입압력(예를 들면 9.8×106Pa)보다도 큰 가압력을, 예를 들면 1.47×107Pa∼1.96×107Pa의 가압력을 가한다. 이것에 의해, 순간적으로, 현 몰드수지 주입압력(예를 들면 9.8×106Pa)보다도 큰 가압력이 절연수지층(6)에 대하여 국소적으로, 요컨대, 계면(8B) 바로 아래의 제1 부분(6P1)에 대하여 인가되고, 그 결과, 인가압력에 따른 양만큼, 제1 부분(6P1)이 제2 부분(6P2)보다도 얇아진 다. 그 후, 즉시, 해당 가압력의 인가를 중지하여, 프레스핀(105)을 경화가 시작되기 시작한 몰드수지(5) 중에서 추출한다. 프레스핀(105)을 추출했을 때의 상태는, 도 6과 동일하다. 그 후의 경화공정은, 실시예 2와 동일하다.
이상과 같이, 본 변형예에서는, 절연수지층(6) 및 몰드수지(5)의 경화시작 시 또는 그 직전에, 현 몰드수지 주입압력보다도 큰 가압력을 절연수지층(6)의 제1 부분(6P1)에 대하여 부여함으로써, 고착면(8B) 바로 아래의 제1 부분(6P1)의 두께를 고착면 주위부(6P2)의 두께보다도 얇아져 있다. 이 때문에, 본 변형예에 의하면, 실시예 2의 경우와 비교하여, 미경화의 절연수지층(6)에 내재하는 기포의 소실량이 더 한층 증대하고, 그 때문에 내전압특성이 더 한층 향상한다는 이점이 얻어진다.
또한 본 변형예의 구성에 의하면, 고착면 주위의 절연수지층(6)의 부풀어 오른 부분(제2 부분(6P2))이, 절연수지층 표면(6USIF)과 몰드수지(5)의 표면과의 밀착성을 더욱 향상시킬 수 있다는 이점도 발휘한다.
전술할 대로, 절연수지층(6)과 금속판(8)과의 고착 및 몰드밀봉을 동시에 행할 때에, 고착면 바로 아래의 절연수지층 부분(6P1)의 두께가 고착면 주위의 절연수지층 부분(6P2)의 두께보다도 작아질 때까지 절연수지층 부분(6P1)을 국소적으로 가압함으로써, 절연수지층(6)을 불필요하게 두껍게 하지 않고, 절연수지층(6)의 내전압특성 및 밀착성을 이루려는 향상을 실현가능하게 하고 있다.
(변형예 4)
도 13은, 변형예 4에 관한 몰드수지 밀봉형 파워 반도체장치의 구조를 나타내는 종단면도이다. 본 변형예가 실시예 2 및 변형예 3과 상위하는 특징점은, 「절연수지층(6)의 제2 부분단부(6P2E) 및 제2 부분(6P2)과 고착한 금속층 둘레부(7P2)의 단부(7P2E)가, 일체적으로, 몰드수지(5)의 내부로 향하여 왜곡(bend)되어 있고, 또한, 금속층 하면(7LS) 내에서, 둘레부 단부(7P2E)가 갖는 피왜곡 하면부분(7LSE)을 제외한, 절연수지층(6)과 금속판(8)과의 계면 바로 아래에 위치하는 중앙부분을 포함하는 저면부분(7LSC)만이 외부에 노출되어 있는」 점에 있다. 그 밖의 점은, 변형예 3의 구성과 동일하다.
또한, 제2 부분(6P2)의 전체와 둘레부(7P2)의 전체가, 몰드수지(5)의 내부로 향하여 왜곡되어 있어도 되며(거리 d=0), 이 경우에는, 외부에 노출하는 하면부분은, 절연수지층(6)과 금속판(8)과의 계면 바로 아래에 위치하는 중앙부분만으로 된다.
또한, 도 13은 본 변형예의 특징점을 변형예 3의 장치에 적용한 경우의 일례를 나타내고 있지만, 본 변형예를 실시예 2의 일례인 도 3의 장치에 적용하는 것은 물론 가능하다.
절연수지층(6)과 몰드수지(5)와의 밀착력은 금속판(8)과 몰드수지(5) 사이의 밀착력에 비해 약하기 때문에, 양쪽 부재 5, 6 사이의 계면의 접착력이 제품의 장기신뢰성을 결정해 버린다는 문제점이 있다. 그렇지만, 본 변형예에서는, 절연수지층(6)의 단부(6P2E)가 그 주위의 몰드수지(5) 내에 접어 넣어지므로, 소위 앵커효과에 의해, 양쪽 부재 5, 6 사이의 밀착성을 도 3 및 도 11에 예시한 장치와 비교 하여 향상시키는 것이 가능해지며, 그 결과, 본 장치를 더 한층 장기간에 걸쳐 신뢰성 있는 것으로 할 수 있다.
더욱이, 본 장치에서는, 절연수지층(6)과 그 바로 아래의 금속층(7)과의 강성이, 양단부 6P2E, 7P2E가 평탄한 경우보다도 높아지기 때문에, 절연시트의 취급성을 더 한층 향상시키는 것도 할 수 있다.
부가하여, 도 13에 예시하는 장치에서는, 금속층 주위부(7P2) 및 절연수지층주위부(6P2)의 만곡영역은, 금속판(8)의 측면(8SS)에서 외측으로 향하여 거리 d(예를 들면 수mm 정도의 여유)만큼 떨어져 형성되어 있으므로, 금속판 측면(8SS)의 주위에서 즉시 만곡면을 형성하는 경우(d=0)와 비교하여, 절연수지층(6)과 금속층(7)과의 복합절연시트를 몰드금형(100)(도 4) 내에 배치할 때의 위치어긋남에 대한 마진이 커지고, 그 때문에, 복합절연시트의 취급성이 더 한층 증가한다. 이와 같은 위치결정시의 마진의 증대화를 고려하면, 도 13의 장치와 같이, 금속층 단부(7P2E) 및 절연수지층 단부(6P2E)만을 몰드수지(5) 내에 향하여 왜곡시키는 구성이 바람직하다라고 할 수 있다.
더욱이, 절연수지층(6P2) 및 금속층(7P2) 몰드수지(5) 내에 경사 형상으로 접어 넣어져 있는 경우에서는, 절연수지층(6P2) 및 금속층(7P2)이 모두 수평방향으로 전개되어 있는 경우(도 3 및 도 11의 일례)와 비교하여, 크리피지 거리가 길어져, 절연성이 더 한층 향상한다. 반대로, 본 장치의 크리피지 거리를 도 3 및 도 11의 예시장치에서의 크리피지 거리와 같게 설정하는 경우에는, 도 3 및 도 11의 예시장치와 비교하여, 본 변형예에 관한 장치의 외형 사이즈를 작게 하는 것이 가 능하게 된다.
또한, 본 변형예에 관한 장치는, 예를 들면 습기가 비교적 높은 환경하에서 본 장치를 장기간에 걸쳐 사용하는 경우에, 외기중의 수분이 본 장치 내에 침입하여 파워 반도체칩(2)을 오동작시켜 버린다는 사태의 발생을 방지할 수 있다고 하는 이점도 발휘한다. 즉, 외기중의 수분이 본 장치 내에 침입하여 그 후에 파워 반도체칩(2)에까지 이르는 루트로서는, 장기간 사용에 의해 생길 수 있는 절연시트와 몰드수지(5)와의 계면의 박리부분을 통해 침입하는 루트와, 장기간 사용에 의해 생길 수 있는 제1 리드프레임(1A)과 몰드수지(5)와의 계면의 균열부분을 통해 침입하는 루트가 있다. 이 중, 후자의 루트에 대한 대처책은 의연하기보다 일반적으로 행해지고 있고, 그 유효성은 기지로 되어있다. 이것에 비해, 본 구조는, 전자의 침입루트에 대한 유효한 방지효과를 나타낸다. 그 이유는, 본 장치는, 전자의 침입루트에 관해서, 만곡표면(7LSE)과 몰드수지(5)와의 계면, 측면(7SS)과 몰드수지(5)와의 계면, 측면(6SS)과 몰드수지(5)와의 계면, 만곡표면(6USIF)과 몰드수지(5)와의 계면, 측면(8SS)과 몰드수지(5)와의 계면 및 주표면(8T)과 몰드수지(5)와의 계면 등을 구비하고 있기 때문에, 상대적으로 봐, 침입루트의 거리가 길게 설정되어 있다. 이 때문에, 본 구조에서는, 외부에서 박리를 통해 본 패키지(10) 내에 침입한 수분이, 파워 반도체칩(2)에까지 도달하기 어렵게 되어 있는 것이다.
전술한대로, 본 변형예를 적용하면, 절연수지층 단부(6P2E) 및 금속층 단부(7P2E)가 몰드수지(5) 내에 입체적으로 접어 넣어져 있는 것에 의해, 밀착성의 향상화에 따른 내전압특성의 향상화를 통해 본 반도체장치의 장기신뢰성을 향상시 킬 수 있는 동시에, 불필요하게 절연수지층(6)과 금속층(7)과의 사이즈를 크게 할 필요성이 없어진다.
(부기)
이상, 본 발명의 실시예를 상세히 개시하여 기술했지만, 이상의 기술은 본 발명의 적용가능한 국면을 예시한 것으로서, 본 발명은 이것에 한정되는 것은 아니다. 즉, 기술한 국면에 대한 여러가지 수정이나 변형예를, 본 발명의 범위에서 일탈하는 것이 없는 범위 내에서 생각하는 것이 가능하다.
본 발명에 관한 몰드수지 밀봉형 파워 반도체장치에 있어서는, 본 반도체장치의 외부의 방열핀과 접촉하는 저면을, 절연수지층의 하층의 금속층으로 함으로써, 절연수지층의 보호를 할 수 있는 구성이 실현되고, 게다가, 절연수지층을 금속층과 일체화 형성(적층)되어 있으므로, 절연수지층에 대한 신뢰성 및 그 취급성이 향상될 수 있다.
본 발명에 관한 몰드수지 밀봉형 파워 반도체장치의 제조방법에 있어서는, 몰드수지의 주입 및 경화공정을 이용하여 금속판과 절연수지시트와의 고착을 실현하고 있으므로, 특히 절연수지시트의 외형이 금속판의 그것보다도 큰 경우에는, 고착시에 생기기 쉬운 절연수지시트의 변형을 용이하게 억제할 수 있고, 염색하여 결과, 내전압특성을 손상하는 것 없고, 금속판과 절연수지시트와의 고착이 가능해지 며, 또한, 불필요하게 절연수지층을 두껍게 할 필요성이 없어짐으로써, 절연수지층의 저열저항화를 가능하게 하는 것을 할 수 있다.

Claims (3)

  1. 주표면과, 그 두께 방향으로 상기 주표면에 대향한 저면과, 상기 주표면과 상기 저면 사이에 끼워진 측면을 구비하는 히트싱크로서의 금속판과,
    상기 금속판의 상기 주표면의 둘레부 상에 직접적으로 고착된 선단부를 구비하는 제1 내부 리드부와, 상기 제1 내부 리드부에 연속적으로 연결된 제1 외부 리드부를 구비하는 제1 리드프레임과,
    전극을 갖는 선단부를 구비하는 제2 내부 리드부와, 상기 제2 내부 리드부에 연속적으로 연결된 제2 외부 리드부를 구비하는 제2 리드프레임과,
    상기 금속판의 상기 주표면의 중앙부 상에 도전층을 통해 고착된 도전패턴을 갖는 하면과, 그 두께 방향으로 상기 하면에 대향하고 있는 동시에 상기 제2 내부 리드부의 상기 전극과 금속배선을 통해 전기적으로 접속된 전극패턴을 갖는 상면과, 상기 상면과 상기 하면 사이에 끼워진 측면을 구비하는 파워 반도체칩과,
    상기 금속판의 상기 저면에 접촉하면서 상기 저면에 고착된 상면과, 그 두께 방향으로 상기 상면에 대향하는 하면과, 상기 상면과 상기 하면 사이에 끼워진 측면을 구비하는 절연수지층과,
    상기 절연수지층의 상기 하면에 접촉하면서 해당 하면에 고착된 상면과, 그 두께 방향으로 상기 상면에 대향함과 동시에, 적어도 상기 절연수지층과 상기 금속판과의 계면 바로 아래에 위치하는 부분은 외부에 노출되어 있는 하면과, 상기 상면과 상기 노출 하면 사이에 끼워진 측면을 구비하는 금속층과,
    적어도, 상기 제1 및 제2 내부 리드부와, 상기 금속배선과, 상기 파워 반도체칩의 상기 상면 및 상기 측면과, 상기 도전층과, 상기 금속판의 상기 주표면 및 상기 측면을 피복하여 패키지를 형성하는 몰드수지를 구비한 것을 특징으로 하는 몰드수지 밀봉형 파워 반도체장치.
  2. 제 1 항에 있어서,
    상기 절연수지층의 상기 상면의 치수는 상기 금속판의 상기 저면의 치수보다도 크고,
    상기 절연수지층의 상기 상면은 상기 절연수지층과 상기 금속판과의 상기 계면을 전면적으로 포함하고 있으며,
    상기 금속층의 상기 상면의 치수는 상기 절연수지층의 상기 하면의 치수와 같고,
    상기 몰드수지는, 적어도, 상기 제1 및 제2 내부 리드부와, 상기 금속배선과, 상기 파워 반도체칩의 상기 상면 및 상기 측면과, 상기 도전층과, 상기 금속판의 상기 주표면 및 상기 측면과, 상기 절연수지층의 상기 상면 내에서 상기 절연수지층과 상기 금속판과의 상기 계면의 외측부분과, 상기 절연수지층의 상기 측면과, 상기 금속층의 상기 측면을 완전히 피복하고 있으며,
    상기 금속층의 상기 하면에서의 상기 노출부분은 상기 패키지의 상기 저면의 일부를 이루고 있는 것을 특징으로 하는 몰드수지 밀봉형 파워 반도체장치.
  3. 금속층과, 상기 금속층의 상면 상에 적층 고착된 미경화의 절연수지층과의 복합체인 절연시트를 몰드금형 내의 소정의 위치에 배치하고, 상기 금속층의 하면을 상기 몰드금형의 캐비티 저면에 면 접촉시키는 공정과,
    상기 몰드금형 내에서, 상기 절연시트의 표면 상에, 파워 반도체칩이 그 위에 탑재된 주표면과 그 두께 방향에 관해서 상기 주표면과 대향하는 저면을 구비하는 히트싱크로서의 금속판을 배치하고, 상기 금속판의 상기 저면을 상기 미경화의 절연수지층의 상면에 면 접촉시키는 공정과,
    상기 금속판으로부터 상기 절연시트에 대한 압력을 인가하면서 몰드수지를 상기 몰드금형의 캐비티 내에 주입하는 공정과,
    상기 캐비티가 모두 상기 몰드수지로 충전된 후에 상기 압력의 인가를 중지하고, 상기 몰드수지와 상기 미경화의 절연수지층을 경화시키는 공정을 구비한 것을 특징으로 하는 몰드수지 밀봉형 파워 반도체장치의 제조방법
KR1020030041430A 2002-11-11 2003-06-25 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법 KR100756303B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00327072 2002-11-11
JP2002327072A JP3740116B2 (ja) 2002-11-11 2002-11-11 モールド樹脂封止型パワー半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20040041486A KR20040041486A (ko) 2004-05-17
KR100756303B1 true KR100756303B1 (ko) 2007-09-06

Family

ID=32211981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041430A KR100756303B1 (ko) 2002-11-11 2003-06-25 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US7151311B2 (ko)
JP (1) JP3740116B2 (ko)
KR (1) KR100756303B1 (ko)
CN (1) CN1290183C (ko)
DE (1) DE10331857B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2005098942A1 (ja) * 2004-04-05 2005-10-20 Mitsubishi Materials Corporation Ａi／ａiｎ接合体、パワーモジュール用基板及びパワーモジュール並びにａi／ａiｎ接合体の製造方法
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP4992302B2 (ja) * 2005-07-05 2012-08-08 富士電機株式会社 パワー半導体モジュール
JP2007035907A (ja) * 2005-07-27 2007-02-08 Kyocera Corp 熱電モジュール
JP2007288054A (ja) * 2006-04-19 2007-11-01 Toyota Motor Corp パワーモジュール
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
JP4973033B2 (ja) * 2006-07-03 2012-07-11 三菱電機株式会社 パワーモジュールの製造方法
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP5089184B2 (ja) * 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
JP2009081253A (ja) * 2007-09-26 2009-04-16 Nitto Shinko Kk 絶縁シート
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP4748173B2 (ja) 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
DE102008034468B4 (de) * 2008-07-24 2013-03-14 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
WO2010016890A1 (en) * 2008-08-04 2010-02-11 Clustered Systems Company A contact cooled electronic enclosure
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
JP5542318B2 (ja) * 2008-09-29 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂シートおよびそれを用いた回路装置の製造方法
JP2012503149A (ja) * 2008-09-15 2012-02-02 シン サーマル バリアズ リミテッド 熱抵抗材料
CN101685807B (zh) * 2008-09-24 2011-07-13 晶致半导体股份有限公司 散热型半导体封装件及其制法
JP5268660B2 (ja) * 2009-01-08 2013-08-21 三菱電機株式会社 パワーモジュール及びパワー半導体装置
JPWO2010122889A1 (ja) * 2009-04-22 2012-10-25 三菱電機株式会社 パワーモジュールおよびその絶縁劣化検知方法
JP5279632B2 (ja) * 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
US8207455B2 (en) * 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
DE102009045063C5 (de) 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP2011086889A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011100757A (ja) * 2009-11-04 2011-05-19 Denki Kagaku Kogyo Kk 電子部品及びその製造方法
JP4947135B2 (ja) * 2009-12-04 2012-06-06 株式会社デンソー 半導体パッケージおよびその製造方法
JP5306171B2 (ja) * 2009-12-25 2013-10-02 三菱電機株式会社 半導体装置
JP5421157B2 (ja) * 2010-03-12 2014-02-19 日東シンコー株式会社 半導体モジュールの製造方法
JP5481680B2 (ja) 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5424984B2 (ja) * 2010-05-25 2014-02-26 日東シンコー株式会社 半導体モジュールの製造方法
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
JP5161924B2 (ja) * 2010-06-25 2013-03-13 パナソニック株式会社 半導体装置
JP2012015167A (ja) * 2010-06-29 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP5382049B2 (ja) 2010-06-30 2014-01-08 株式会社デンソー 半導体装置
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
CN101969032B (zh) * 2010-09-04 2012-04-11 江苏长电科技股份有限公司 双面图形芯片正装先镀后刻模组封装方法
JP5511621B2 (ja) * 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
US8304871B2 (en) * 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
CN103140912B (zh) * 2011-05-31 2015-07-22 松下电器产业株式会社 熔断器板
JP2013016606A (ja) * 2011-07-04 2013-01-24 Daikin Ind Ltd パワーモジュールの冷却構造
JP5747737B2 (ja) 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
JP5173004B1 (ja) * 2011-09-14 2013-03-27 シャープ株式会社 植物栽培用の発光装置およびその製造方法
KR101222831B1 (ko) * 2011-09-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지
JP5843539B2 (ja) * 2011-09-16 2016-01-13 三菱電機株式会社 半導体装置及び当該半導体装置の製造方法
JP2013069911A (ja) * 2011-09-22 2013-04-18 Shindengen Electric Mfg Co Ltd 半導体装置
DE112012004032A5 (de) * 2011-09-27 2014-07-24 Rupprecht Gabriel Elektrisch isolierendes Harz-Gehäuse für Halbleiterbauelemente oder Baugruppen und Herstellungsverfahren mit einem Mold-Prozess
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
DE102011088218B4 (de) * 2011-12-12 2015-10-15 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
CN104011853B (zh) 2011-12-26 2016-11-09 三菱电机株式会社 电力用半导体装置及其制造方法
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
JP5948668B2 (ja) * 2012-05-22 2016-07-06 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP5925052B2 (ja) * 2012-05-23 2016-05-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6048238B2 (ja) * 2012-06-04 2016-12-21 株式会社デンソー 電子装置
JP2014072303A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
US8847384B2 (en) * 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
JP2014090136A (ja) * 2012-10-31 2014-05-15 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2014107519A (ja) * 2012-11-30 2014-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5975866B2 (ja) * 2012-12-21 2016-08-23 三菱電機株式会社 電力用半導体装置
US9397018B2 (en) * 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
JP2014154718A (ja) * 2013-02-08 2014-08-25 Nitto Denko Corp 半導体装置の製造方法
JP5472498B2 (ja) * 2013-02-19 2014-04-16 三菱電機株式会社 パワーモジュールの製造方法
JP2013211556A (ja) * 2013-04-17 2013-10-10 Denki Kagaku Kogyo Kk 電子部品
DE102013010843A1 (de) * 2013-06-28 2014-12-31 Wabco Gmbh Elektrisches Steuergerät
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
CN105531816B (zh) * 2013-09-11 2018-09-11 三菱电机株式会社 半导体装置及其制造方法
JP5963732B2 (ja) 2013-10-31 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
US9385111B2 (en) 2013-11-22 2016-07-05 Infineon Technologies Austria Ag Electronic component with electronic chip between redistribution structure and mounting structure
CN105336631B (zh) * 2014-06-04 2019-03-01 恩智浦美国有限公司 使用两个引线框架组装的半导体装置
JP6400357B2 (ja) * 2014-07-04 2018-10-03 住友ベークライト株式会社 発熱体封止物および誘導装置封止物
CN106575645B (zh) * 2014-08-25 2019-12-24 瑞萨电子株式会社 半导体器件及电子装置
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
JP2016162888A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置
WO2016166834A1 (ja) * 2015-04-15 2016-10-20 三菱電機株式会社 半導体装置
JP2015195415A (ja) * 2015-08-10 2015-11-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2017135150A (ja) * 2016-01-25 2017-08-03 日東シンコー株式会社 放熱部材及び半導体モジュール
JP6824913B2 (ja) * 2016-02-09 2021-02-03 三菱電機株式会社 電力用半導体装置及びその製造方法
JP6711001B2 (ja) * 2016-02-17 2020-06-17 富士電機株式会社 半導体装置及び製造方法
US10461010B2 (en) * 2016-04-04 2019-10-29 Mitsubishi Electric Corporation Power module, power semiconductor device and power module manufacturing method
JP6580015B2 (ja) 2016-10-05 2019-09-25 三菱電機株式会社 モールド樹脂封止型パワー半導体装置
JP6349470B1 (ja) * 2017-02-20 2018-06-27 新電元工業株式会社 電子装置、接続体及び電子装置の製造方法
DE102017108114A1 (de) 2017-04-13 2018-10-18 Infineon Technologies Ag Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
JP2019012767A (ja) * 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法および半導体モジュール
US10622274B2 (en) 2017-10-06 2020-04-14 Industrial Technology Research Institute Chip package
JP7090716B2 (ja) * 2018-09-06 2022-06-24 三菱電機株式会社 半導体装置
CN112912695A (zh) * 2018-09-25 2021-06-04 弗瑞柏私人有限公司 传感器装置
JP7109347B2 (ja) 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
CN109827693B (zh) * 2019-03-22 2023-09-12 华北电力大学 一种压接型功率半导体器件内部压力分布测量系统
EP3872851A1 (en) * 2020-02-27 2021-09-01 Infineon Technologies Austria AG Protector cap for package with thermal interface material
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
WO2022153902A1 (ja) * 2021-01-18 2022-07-21 ローム株式会社 半導体装置
JP2023054418A (ja) * 2021-10-04 2023-04-14 三菱電機株式会社 電力用半導体装置及びその製造方法
US11955347B2 (en) * 2021-12-02 2024-04-09 Asmpt Singapore Pte. Ltd. Encapsulation process for double-sided cooled packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030702A (ko) * 1998-09-11 2001-04-16 가나이 쓰토무 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템
KR20010071079A (ko) * 1998-07-31 2001-07-28 추후보정 패키지형 전력 반도체 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114943A (ja) 1988-10-25 1990-04-27 Hitachi Medical Corp Ｍｒｉ装置
JPH02150415A (ja) 1988-12-01 1990-06-08 Japan Radio Co Ltd 混成集積回路用チップコート樹脂
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
EP0525644A1 (en) 1991-07-24 1993-02-03 Denki Kagaku Kogyo Kabushiki Kaisha Circuit substrate for mounting a semiconductor element
JPH0555301A (ja) 1991-08-26 1993-03-05 Toshiba Corp 電子回路装置
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
JP3544757B2 (ja) 1995-08-28 2004-07-21 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JPH10261744A (ja) * 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2000058575A (ja) * 1998-08-17 2000-02-25 Sanken Electric Co Ltd 樹脂封止形リードフレーム組立体及びその製造方法
JP4073559B2 (ja) * 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP2000191751A (ja) 1998-12-25 2000-07-11 Sumitomo Bakelite Co Ltd 紫外線硬化型樹脂組成物
EP1193727B1 (en) 1999-04-30 2017-08-02 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor and method for producing the same
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP2002003641A (ja) 2000-06-21 2002-01-09 Shiraishi Kogyo Kaisha Ltd 封止フィラー用炭酸カルシウム
JP4510250B2 (ja) * 2000-08-09 2010-07-21 日東電工株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2002076204A (ja) 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
JP2002128993A (ja) * 2000-10-31 2002-05-09 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2002184907A (ja) 2000-12-14 2002-06-28 Yamaha Motor Co Ltd 電力用半導体装置
JP4403665B2 (ja) 2001-03-14 2010-01-27 三菱電機株式会社 半導体装置
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010071079A (ko) * 1998-07-31 2001-07-28 추후보정 패키지형 전력 반도체 장치
KR20010030702A (ko) * 1998-09-11 2001-04-16 가나이 쓰토무 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
US11682610B2 (en) 2020-02-07 2023-06-20 Jmj Korea Co., Ltd. Semiconductor package with heat radiation board

Also Published As

Publication number Publication date
US7151311B2 (en) 2006-12-19
CN1290183C (zh) 2006-12-13
DE10331857A1 (de) 2004-05-27
CN1499619A (zh) 2004-05-26
DE10331857B4 (de) 2008-01-24
JP3740116B2 (ja) 2006-02-01
JP2004165281A (ja) 2004-06-10
US20040089928A1 (en) 2004-05-13
KR20040041486A (ko) 2004-05-17

Similar Documents

Publication Publication Date Title
KR100756303B1 (ko) 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법
US9087924B2 (en) Semiconductor device with resin mold
JP5306385B2 (ja) 積層型電子部品
KR101185479B1 (ko) 반도체 장치 및 그 제조 방법
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
JPH10125826A (ja) 半導体装置及びその製法
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
US10262912B2 (en) Semiconductor device
KR20120010190A (ko) 회로 장치의 제조 방법
JP5083161B2 (ja) 電子部品の製造方法及び製造装置
JP2010050323A (ja) 電子装置およびその製造方法
KR101763852B1 (ko) Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트
JP4842177B2 (ja) 回路基板及びパワーモジュール
JPH06275742A (ja) 樹脂封止型半導体装置
US6114013A (en) Sealing label for sealing semiconductor element
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
US20210175141A1 (en) Semiconductor device and method for manufacturing semiconductor device
JPH10242211A (ja) 半導体装置の製法
KR101316273B1 (ko) 회로 장치
KR100755127B1 (ko) 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JPH06326243A (ja) 樹脂モールド型半導体装置用リードフレーム部材の製造方法
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
JP2010086996A (ja) 回路装置の製造方法
JP3798303B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060526

Effective date: 20070531

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 13