JP2014090136A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014090136A
JP2014090136A JP2012240457A JP2012240457A JP2014090136A JP 2014090136 A JP2014090136 A JP 2014090136A JP 2012240457 A JP2012240457 A JP 2012240457A JP 2012240457 A JP2012240457 A JP 2012240457A JP 2014090136 A JP2014090136 A JP 2014090136A
Authority
JP
Japan
Prior art keywords
resin
layer resin
upper layer
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012240457A
Other languages
English (en)
Inventor
Shigeo Yoshizaki
茂雄 吉崎
Atsuhiko Tanaka
敦彦 田中
Norimasa Handa
宣正 半田
Kohei Sakai
紘平 酒井
Yasutomi Asai
浅井  康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Sanken Electric Co Ltd
Original Assignee
Denso Corp
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Sanken Electric Co Ltd filed Critical Denso Corp
Priority to JP2012240457A priority Critical patent/JP2014090136A/ja
Publication of JP2014090136A publication Critical patent/JP2014090136A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】内部応力による接着層とリードフレームとの剥離を防止した半導体装置およびその製造方法を提供することを課題とする。
【解決手段】半導体装置10は、金属製基板12と、金属製基板12上に位置し熱硬化してなる電気絶縁性の下層樹脂15sと、下層樹脂15s上に位置し熱硬化してなる上層樹脂16sと、上層樹脂16s上に設けられたリードフレーム18と、リードフレーム18上に配置された半導体素子22と、これらを封止する封止樹脂24と、を備える。そして、下層樹脂15sの熱硬化反応が完了した後、封止樹脂24の形成過程で上層樹脂16sの熱硬化反応が完了している。
【選択図】図1

Description

本発明は、半導体素子を樹脂成形してなる半導体装置およびその製造方法に関する。
金属製基板上に、電気絶縁性の樹脂層と、リードフレームと、半導体素子とを順次配置し樹脂成形してなる半導体装置が広く使用されている。この半導体装置では、使用時での半導体素子の発熱は、金属製基板から外部に放散される。
このような半導体装置を製造する際、従来、金属製基板上に熱硬化性の電気絶縁性の樹脂材料を層状に配置し、更にリードフレームを配置して未硬化の樹脂材料を加熱圧着して熱硬化させることで、金属製基板と一体化された固化樹脂からなる接着層を形成し、その後、樹脂封止している(例えば、特許文献1参照)。
特開2002−076204号公報
ところで、従来、樹脂封止すると接着層に内部応力が生じる。そして、この内部応力が大きいと接着層とリードフレームとの間に剥離が発生する可能性が考えられる。
本発明は上記課題に鑑みてなされたものであり、内部応力による接着層とリードフレームとの剥離を防止した半導体装置およびその製造方法を提供することを課題とする。
本発明者は、樹脂封止で熱収縮による内部応力の発生原因を検討した。そして、従来では、樹脂封止する前に接着層が既に完全に熱硬化しており、この結果、樹脂封止した際に上記の内部応力が大きく発生することを見い出した。そして、樹脂封止した際のこの内部応力を低減させることを鋭意検討し、本発明を完成するに至った。
上記課題を解決するために、本発明に係る半導体装置は、金属製基板と、前記金属製基板上に位置し熱硬化してなる電気絶縁性の下層樹脂と、前記下層樹脂上に位置し熱硬化してなる上層樹脂と、前記上層樹脂上に設けられたリードフレームと、前記リードフレーム上に配置された半導体素子と、これらを封止する封止樹脂と、を備え、前記下層樹脂の熱硬化反応が完了した後、前記封止樹脂の形成過程で前記上層樹脂の熱硬化反応が完了していることを特徴とする。
また、本発明に係る半導体装置の製造方法は、請求項1記載の半導体装置を製造する半導体装置の製造方法であって、前記下層樹脂と、前記下層樹脂上に形成され前記上層樹脂の形成材である未硬化上層樹脂とを前記金属製基板上に形成してなる中間体を製造しておく第1工程と、前記半導体素子を搭載した前記リードフレームを、前記中間体の前記未硬化上層樹脂上に載置し、前記未硬化上層樹脂を不完全に熱硬化させる第2工程と、前記封止樹脂を樹脂成形する過程で、不完全に熱硬化させた前記未硬化上層樹脂を完全に熱硬化させて前記上層樹脂にする第3工程と、を備えることを特徴とする。
本発明によれば、内部応力による接着層とリードフレームとの剥離を防止した半導体装置およびその製造方法を提供することができる。
本発明の一実施形態の半導体装置の側面断面図である。 図2(a)および(b)は、それぞれ、本発明の一実施形態で半導体装置の製造工程毎の側面断面図である。 図3(a)および(b)は、それぞれ、実施例1の半導体装置の平面図および側面図である。 実施例の半導体装置の製造工程を説明する説明図である。 図5(a)および(b)は、それぞれ、実施例2の半導体装置の平面図および側面図である。 図6(a)および(b)は、それぞれ、実施例3の半導体装置の平面図および側面図である。 図7(a)および(b)は、それぞれ、実施例4の半導体装置の平面図および側面図である。 図8(a)および(b)は、それぞれ、実施例5の半導体装置の平面図および側面図である。 図9(a)および(b)は、それぞれ、実施例6の半導体装置の平面図および側面図である。
以下、添付図面を参照して、本発明の実施の形態について説明する。なお、以下の説明では、既に説明したものと同様のものには同じ符号を付してその説明を省略する。
また、図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
図1は、本発明の一実施形態(以下、本実施形態という)の半導体装置10の側面断面図である。図2(a)および(b)は、それぞれ、半導体装置10の製造工程毎の側面断面図である。
半導体装置10は、放熱性の金属製基板12と、金属製基板12上に位置する熱硬化性樹脂材14とを備えている。熱硬化後の熱硬化性樹脂材14は、金属製基板12上に位置し加熱圧着により熱硬化してなる電気絶縁性の下層樹脂15sと、下層樹脂15s上に位置し熱硬化してなる上層樹脂16sと、からなる。上層樹脂16sの熱硬化温度(園温度以上では熱硬化する温度)は、下層樹脂15sよりも高い。また、上層樹脂16sには、硬化する際に接着力が生じており、下層樹脂15sおよび上層樹脂16sは何れも接着層としての役割を果たしている。
更に、半導体装置10は、上層樹脂16s上のリードフレーム18と、リードフレーム18上に接着材20で接合(実装)された半導体素子22と、金属製基板12の下面側を露出するように全体を覆う封止樹脂(モールド樹脂)24とを備えている。
ここで、熱硬化性樹脂は、熱による硬化反応の初期段階では粘度が連続的に低下し、ある時期に粘度が最低となり溶融状態となる。更に加熱を続けると、熱硬化反応により粘度が上昇に転換し、粘度が最大に達し反応が終了したときに熱硬化が完了する。下層樹脂15sや上層樹脂16sはこのように熱硬化反応が完了したものであり、後述の未硬化下層樹脂15fや未硬化上層樹脂16fは熱硬化反応が完了してない段階のものである。なお、未硬化下層樹脂15fや未硬化上層樹脂16fの熱硬化反応が完了するまでの時間は、熱硬化させる際の温度の保持時間(温度保持時間)によって変わってくる。
(製造方法)
以下、半導体装置10の製造方法について説明する。本実施形態では、下層樹脂15sと、下層樹脂15s上に形成され上層樹脂16sの形成材である未硬化上層樹脂16sとを金属製基板12上に形成してなる中間体17を製造しておく。
中間体17を製造するには、例えば、まず、下層樹脂15sの形成材となる未硬化下層樹脂15fと、上層樹脂16sの形成材となる未硬化上層樹脂16fと、からなる熱硬化性樹脂材14を金属製基板12上に載置する。未硬化上層樹脂16fとしては、熱硬化する際に接着力が発生する樹脂であって、未硬化下層樹脂15fの熱硬化反応完了時には熱硬化反応を未完了にすることが可能な性質のものを用いる。なお、未硬化上層樹脂16fのシリカの含有量を多くすることで、上層樹脂16sの熱伝導性が高くなり、半導体素子22で発生した熱を金属製基板12に逃がし易くすることができ、半導体素子22を冷却する上で好ましい。
熱硬化性樹脂材14の載置後、未硬化下層樹脂15fの熱硬化が完了して下層樹脂15sが形成され、かつ、未硬化上層樹脂16fでは熱硬化が完了せずにリードフレーム18が加熱圧着可能となるような熱処理条件で、金属製基板12に熱硬化性樹脂材14を載置したものを熱処理して中間体17を得る。
中間体17の製造後、または、中間体17の製造と併行して、本実施形態では、図2(a)に示すように、リードフレーム18の所定位置(例えば所定の島部)に半導体素子22を導電性の接着材20などで接合してなる第2中間体37を製造しておく。
そして、金属製基板12が下方側に位置するように、上記の中間体17を押圧用位置に載置し、その上に、第2中間体37を載置する(図2(b)参照)。
更に、熱硬化処理を行って、リードフレーム18を未硬化上層樹脂16fに加熱圧着するとともに未硬化上層樹脂16fを不完全に熱硬化させる(図2(c)参照)。
未硬化上層樹脂16fにリードフレーム18を加熱圧着させた時点では、未硬化上層樹脂16fはまだ完全には熱硬化していない。この状態で、金属製基板12の下面側を露出させるように樹脂成形(モールド成形)することで、図1に示したような半導体装置10が得られる。
本実施形態では、樹脂成形のポストキュア時に、未硬化上層樹脂16fが完全に熱硬化して上層樹脂16sとなる。ここで、ポストキュアとは、樹脂成形で応力緩和により材料を安定化させるために行う加熱エージングのことである。本実施形態では、未硬化上層樹脂16fとして、ポストキュア時に完全に熱硬化するように調整した硬化遅延樹脂を用いる。
以上説明したように、本実施形態では、未硬化上層樹脂16fは、封止樹脂24の樹脂成形前では完全には熱硬化しておらず、封止樹脂24を樹脂成形で形成する際に完全に熱硬化して上層樹脂16sとなる。従って、樹脂成形前に完全に熱硬化している場合に比べ、上層樹脂16sに生じる内部応力を大きく緩和することができ、上層樹脂16sとリードフレーム18とが剥離し難くなる。しかも、ポストキュア前ではいまだ完全には熱硬化しておらず、ポストキュア時に完全に熱硬化するので、上層樹脂16sでの内部応力緩和効果がより顕著となっている。
また、未硬化上層樹脂16fを熱硬化させるときには、下層樹脂15fが既に完全に熱硬化している。従って、リードフレーム18が下層樹脂15fに沈み込むことが回避されており、下層樹脂15sの厚みを一定厚みにすることができるので、下層樹脂15fによる電気絶縁性を確実に確保することができる。
なお、半導体装置10を回路基板等に取り付けて使用することはもちろん可能である。また、半導体装置10が回路基板を有する構成にすることももちろん可能であり、半導体装置10としてIPM(Intelligent Power Module)を製造してもよい。
(実施例)
以下、上記実施形態の具体的な実施例を説明する。なお、以下の実施例の図は、内部構造をわかり易くするために、封止樹脂を二点鎖線で描いている。
(実施例1)
図3(a)および(b)は、それぞれ、実施例1の半導体装置の平面図および側面図である。図4は、実施例1の半導体装置の製造工程を説明する説明図である。実施例1の半導体装置10aは、回路基板を有していない半導体装置である。
実施例1の半導体装置10aを製造するには、図4に示す組込み工程P1を行う。この組込み工程P1では、まず、リードフレーム18(18p、18q)に半導体素子22(22p、22q)をはんだ付けすることで、半導体素子(チップ)22をリードフレーム18に電気接続させるとともに固着する(ステップS1)。そして、はんだ付け後の洗浄としてフラックス洗浄(炉付け後洗浄)を行う(ステップS2)。
次に、半導体素子22とリードフレーム18との電気接続をワイヤボンディングで行う。ここでは、Alワイヤ(アルミニウムワイヤ)を用いてワイヤボンディングを行い(ステップS3)、更に、Auワイヤ(金ワイヤ)を用いてワイヤボンディングを行う(ステップS4)。これらのワイヤボンディングでは、半導体素子22のリード端子、パワー側、制御側のリードフレーム18への接続を行う。
その後、内観検査を行う(ステップS5)。更に、熱硬化性樹脂材(絶縁シート)14を金属製基板12の所定位置に載置し、半導体素子22が搭載されたリードフレーム18の電極を未硬化上層樹脂16fに当接させ、リードフレーム18を押圧して未硬化下層樹脂15fを金属製基板12に加熱圧着させる(ステップS6)。
ステップS6では、プレヒートとして、半導体素子22が搭載されたリードフレーム18と、熱硬化性樹脂材(絶縁シート)14とを別ヒータにて予備加熱することを、90℃で2分間行う。プレヒートの温度、時間としては、70〜90℃で1〜2分間の範囲で行うことが好ましい。その後、熱硬化性樹脂材14を接着用のジグに移動させて金属製基板12の所定位置に載置し、上記加熱圧着をする際の本ヒートとして、120℃で60秒間加熱する。本ヒートの温度、時間としては、120〜140℃、50〜90秒間の範囲で行うことが好ましい。
また、ステップS6は、後述のTRMによる樹脂封止の直前に行うことが好ましい。これは、熱硬化性樹脂材14がステップS2の洗浄(フラックス洗浄)に弱いこと、Auワイヤは熱処理にあまり強くないこと、熱硬化性樹脂材14が柔らかいため、上記のワイヤボンディングを良好に行うには熱硬化性樹脂材14の配置前のほうが好ましいこと、などの理由による。
ステップS6が終了した段階では、未硬化上層樹脂16fは完全には硬化しておらず半硬化状態となっている。
その後、TRM(トランスファーモールド)による樹脂封止を175℃で170秒間行う(ステップS7)。TRMによるこのときの温度は、170〜180℃の範囲であることが好ましい。
TRMによる樹脂封止後、ポストキュアを行う。このポストキュアを行う過程で、封止樹脂24が完全に硬化するとともに、未硬化上層樹脂16fが完全に熱硬化して上層樹脂16sとなる(ステップS8)。ポストキュアの温度は175℃、時間は4.5時間である。ポストキュアの温度は175〜180℃の範囲であることが好ましく、ポストキュアの時間は4〜5時間の範囲であることが好ましい。
その後、成形されたものを成形金型から分離し(ステップS9)、HT検査(ステップS10)、RT検査(ステップS11)を行う。
更に、リードカット(ステップS12)を行い、図3に示すような半導体装置10aが得られる。更に、外観検査(ステップS13)を行い、梱包して出荷商品とする(ステップS14)。
(実施例2)
図5(a)および(b)は、それぞれ、実施例2の半導体装置の平面図および側面図である。実施例2の半導体装置(IPM)10bは、実施例1に比べ、セラミック基板38b上に回路が形成された回路基板40bを有する。回路基板40bの水平投影面積は、封止樹脂24の水平投影面積の25%以上の面積となっており、これにより、回路基板40bによって、封止樹脂24とリードフレーム18(18q、18r)との熱膨張係数の違いによる歪を充分に抑えることが可能になっている。例えば銅製のリードフレーム18の熱膨張係数に対して封止樹脂24の熱膨張係数は60%以下であるが、このように熱膨張係数が大きく異なっても、回路基板40bによって上記歪が抑えられている。なお、リードフレーム18rには半導体素子は搭載されていない。
また、回路基板40bの裏面が封止樹脂24から露出しており、回路基板40bの放熱性に優れている。
本実施例では、半導体装置10bを製造する際、実施例1に比べ、図4に示す基板工程P2が付加されている。基板工程P2では、回路作成のための印刷をセラミック基板38bに行う(ステップS15)。そして、基板にパーツマウント(基板に電子部品を搭載すること)を行う(ステップS16)。
更に、ダイマウント(基板にチップ(半導体素子)を搭載すること)を行う(ステップS17)。
そして、ダイマウントを行うために半導体素子22に付けた接着剤を硬化させ(ステップS18)、部品検査を行う(ステップ19)。その後、このようにして製造された回路基板40bを、リードフレーム18とともに設けられている固定用フレーム(図示せず)に固定し、実施例1のステップS3以下を行う。その際、ステップS3、S4では、回路基板40bとリードフレーム18とのワイヤボンディングも行う。
(実施例3)
図6(a)および(b)は、それぞれ、実施例3の半導体装置の平面図および側面図である。実施例3の半導体装置10cは、セラミック基板38c上に回路が形成された回路基板40cがリードフレーム18(18q、18t)の裏面側(下面側)に接続されている半導体装置である。回路基板40cの水平投影面積は、封止樹脂24の水平投影面積の25%以上の面積となっており、これにより、実施例2と同様、回路基板40cによって、封止樹脂24とリードフレーム18との熱膨張係数の違いによる歪を充分に抑えることが可能になっている。また、回路基板40cの裏面は封止樹脂24から露出しており、回路基板40cの放熱性に優れている。
本実施例では、半導体装置10cを製造する際、実施例2に比べ、図4に示すように、ステップS19を行った後、貼り付け用の接着剤を基板表面側(基板の上面側)の所定位置に塗布し、リードフレーム18の裏面側の所定位置に基板(回路基板40c)を貼り付ける(ステップS20)。その後、実施例2と同様にステップS3以下を行う。
(実施例4)
図7(a)および(b)は、それぞれ、実施例4の半導体装置の平面図および側面図である。実施例4の半導体装置10dは、セラミック基板38d上に回路が形成された回路基板40dがリードフレーム18(18q、18t)の表面側(上面側)に接続されている半導体装置である。回路基板40dの水平投影面積は、封止樹脂24の水平投影面積の25%以上の面積となっており、これにより、実施例2と同様、回路基板40dによって、封止樹脂24とリードフレーム18との熱膨張係数の違いによる歪を充分に抑えることが可能になっている。また、回路基板40dは裏面側も含めて封止樹脂24内に内包されており、回路基板40dの絶縁性に優れている。
本実施例では、半導体装置10dを製造する際、実施例3に比べ、貼り付け用の接着剤を基板裏面側(基板の下面側)の所定位置に塗布し、リードフレーム18の表面側(上面側)の所定位置に基板(回路基板40d)を貼り付ける。
(実施例5)
図8(a)および(b)は、それぞれ、実施例5の半導体装置の平面図および側面図である。実施例5の半導体装置10eは、回路基板を有していない半導体装置であり、実施例1のリードフレーム18qに代えて、厚みが大きいリードフレーム18uを備えている。このように、他のリードフレームに比べて厚みが異なるリードフレーム18uを用いても、実施例1と同様に良好な半導体装置10eとすることができる。
(実施例6)
図9(a)および(b)は、それぞれ、実施例6の半導体装置の平面図および側面図である。実施例6の半導体装置10fは、実施例5に比べ、セラミック基板38f上に回路が形成された回路基板40fを有する。回路基板40fの水平投影面積は、封止樹脂24の水平投影面積の25%以上の面積となっている。これにより、他のリードフレームに比べて厚みが大きいリードフレーム18uを用いても、実施例2と同様、回路基板40fによって、封止樹脂24とリードフレーム18との熱膨張係数の違いによる歪を充分に抑えることが可能になっている。また、回路基板40fの裏面が封止樹脂24から露出しており、回路基板40fの放熱性に優れている。
以上のように、本発明にかかる半導体装置およびその製造方法では、金属製基板とリードフレームとの間の上層樹脂は、封止樹脂の樹脂成形時に完全に熱硬化して上層樹脂となり、封止樹脂形成時に上層樹脂に生じる内部応力を緩和することができるので、内部応力による接着層とリードフレームとの剥離を防止した半導体装置およびその製造方法として用いるのに好適である。
10 半導体装置
10a〜f 半導体装置
12 金属製基板
14 熱硬化性樹脂材
15f 未硬化下層樹脂
15s 下層樹脂
16f 未硬化上層樹脂
16s 上層樹脂
17 中間体
18 リードフレーム
18p、q、r、t、u リードフレーム
22 半導体素子
24 封止樹脂
38b〜d、f セラミック基板

Claims (4)

  1. 金属製基板と、
    前記金属製基板上に位置し熱硬化してなる電気絶縁性の下層樹脂と、
    前記下層樹脂上に位置し熱硬化してなる上層樹脂と、
    前記上層樹脂上に設けられたリードフレームと、
    前記リードフレーム上に配置された半導体素子と、
    これらを封止する封止樹脂と、
    を備え、
    前記下層樹脂の熱硬化反応が完了した後、前記封止樹脂の形成過程で前記上層樹脂の熱硬化反応が完了していることを特徴とする半導体装置。
  2. 前記封止樹脂の水平投影面積の25%以上の水平投影面積を有するセラミック基板を備えることを特徴とする請求項1記載の半導体装置。
  3. 請求項1記載の半導体装置を製造する半導体装置の製造方法であって、
    前記下層樹脂と、前記下層樹脂上に形成され前記上層樹脂の形成材である未硬化上層樹脂とを前記金属製基板上に形成してなる中間体を製造しておく第1工程と、
    前記半導体素子を搭載した前記リードフレームを、前記中間体の前記未硬化上層樹脂上に載置し、前記未硬化上層樹脂を不完全に熱硬化させる第2工程と、
    前記封止樹脂を樹脂成形する過程で、不完全に熱硬化させた前記未硬化上層樹脂を完全に熱硬化させて前記上層樹脂にする第3工程と、
    を備えることを特徴とする半導体装置の製造方法。
  4. 前記未硬化上層樹脂として、前記樹脂成形のポストキュア時に完全に熱硬化するように調整した硬化遅延樹脂を用いることを特徴とする請求項3記載の半導体装置の製造方法。
JP2012240457A 2012-10-31 2012-10-31 半導体装置およびその製造方法 Pending JP2014090136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012240457A JP2014090136A (ja) 2012-10-31 2012-10-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012240457A JP2014090136A (ja) 2012-10-31 2012-10-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014090136A true JP2014090136A (ja) 2014-05-15

Family

ID=50791804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012240457A Pending JP2014090136A (ja) 2012-10-31 2012-10-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014090136A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法
JP2004165281A (ja) * 2002-11-11 2004-06-10 Mitsubishi Electric Corp モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005150595A (ja) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp 電力用半導体装置
JP2007027261A (ja) * 2005-07-13 2007-02-01 Mitsubishi Electric Corp パワーモジュール
JP2008140979A (ja) * 2006-12-01 2008-06-19 Denso Corp パッケージ型半導体装置
JP2011100757A (ja) * 2009-11-04 2011-05-19 Denki Kagaku Kogyo Kk 電子部品及びその製造方法
JP2011249465A (ja) * 2010-05-25 2011-12-08 Nittoshinko Corp 半導体モジュールの製造方法
JP2012114314A (ja) * 2010-11-26 2012-06-14 Denki Kagaku Kogyo Kk 放熱基板及び電子部品

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法
JP2004165281A (ja) * 2002-11-11 2004-06-10 Mitsubishi Electric Corp モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005150595A (ja) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp 電力用半導体装置
JP2007027261A (ja) * 2005-07-13 2007-02-01 Mitsubishi Electric Corp パワーモジュール
JP2008140979A (ja) * 2006-12-01 2008-06-19 Denso Corp パッケージ型半導体装置
JP2011100757A (ja) * 2009-11-04 2011-05-19 Denki Kagaku Kogyo Kk 電子部品及びその製造方法
JP2011249465A (ja) * 2010-05-25 2011-12-08 Nittoshinko Corp 半導体モジュールの製造方法
JP2012114314A (ja) * 2010-11-26 2012-06-14 Denki Kagaku Kogyo Kk 放熱基板及び電子部品

Similar Documents

Publication Publication Date Title
TWI575617B (zh) An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus
JP6400509B2 (ja) 電子部品の製造方法
CN101335263A (zh) 半导体模块和半导体模块的制造方法
TWI400013B (zh) 具可撓性引線之表面安裝晶片電阻及其製法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JP6089595B2 (ja) 半導体装置の製造方法および半導体装置
JP2013149796A (ja) 半導体装置及びその製造方法
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP2014090136A (ja) 半導体装置およびその製造方法
JP2002093982A (ja) 半導体装置及びその製造方法
JP4039196B2 (ja) 半導体モジュールの製造方法
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
JP6347323B2 (ja) 半導体装置
JP2011155078A (ja) 樹脂封止型電子装置およびその製造方法
TWI833340B (zh) 引線框架整合基板、半導體裝置、引線框架整合基板之製造方法及半導體裝置之製造方法
JP5613100B2 (ja) 半導体装置の製造方法
TW201630131A (zh) 電路模組封裝結構及其封裝方法
JP6417898B2 (ja) 半導体装置の製造方法
JP2015018860A (ja) 半導体パッケージの製造方法
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JP2015012160A (ja) モールドパッケージおよびその製造方法
JP2001313315A (ja) 実装用半導体装置とその実装方法
JP2013026411A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20161020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307