JP2014154718A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014154718A
JP2014154718A JP2013023501A JP2013023501A JP2014154718A JP 2014154718 A JP2014154718 A JP 2014154718A JP 2013023501 A JP2013023501 A JP 2013023501A JP 2013023501 A JP2013023501 A JP 2013023501A JP 2014154718 A JP2014154718 A JP 2014154718A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
sheet
metal layer
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013023501A
Other languages
English (en)
Inventor
Hideshi Toyoda
英志 豊田
Takeshi Ishizaka
剛 石坂
Kojiro Kameyama
工次郎 亀山
Takeshi Matsumura
健 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Nitto Shinko Corp
Original Assignee
Nitto Denko Corp
Nitto Shinko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp, Nitto Shinko Corp filed Critical Nitto Denko Corp
Priority to JP2013023501A priority Critical patent/JP2014154718A/ja
Priority to PCT/JP2014/052786 priority patent/WO2014123196A1/ja
Priority to TW103104095A priority patent/TW201448060A/zh
Publication of JP2014154718A publication Critical patent/JP2014154718A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】熱硬化性の絶縁樹脂層と金属層とを有し、半導体チップが樹脂封止された半導体装置をより効率よく製造することができ、且つ、大面積での一括封止やパッケージの薄型化が容易であり、さらに、パッケージの反りや応力の緩和を図ることが可能な半導体装置の製造方法を提供する。
【解決手段】金属層１０と、熱硬化性の絶縁樹脂層１２と、リードフレーム１４と、半導体チップ１６とがこの順で積層された積層体２０を準備する工程Ａと、積層体２０の半導体チップ１６が表出している側の面上に熱硬化性樹脂シート３０を配置する工程Ｂと、半導体チップ１６を少なくとも熱硬化性樹脂シート３０に埋め込む工程Ｃと、絶縁樹脂層１２と熱硬化性樹脂シート３０とを熱硬化する工程Ｄとを具備する半導体装置４０の製造方法。
【選択図】図５

Description

本発明は、半導体装置の製造方法に関する。
従来、半導体装置としては、半導体チップが実装されたリードフレームが絶縁樹脂シートを介して金属層に貼り付けられ、半導体チップとリードフレームの少なくとも一部とを含むようにモールド樹脂によって封止された構成を有するものが存在する。このような半導体装置においては、半導体チップでの発熱がリードフレーム、絶縁樹脂シート、金属層を介して外部に放熱されるようになっている（例えば、特許文献１、２参照）。
特開２０１０−１４１０３４号公報 特開２０１０−１９２５９１号公報
特許文献１には、半導体装置の製造方法として、パワー素子が絶縁樹脂層を介して実装された金属ベースを上型と下型からなる成成形金型内に設置し、金属ベース上面の絶縁樹脂層と上型との間に形成した空間に、加熱したモールド樹脂をトランスファー成形により加圧しながら注入して充填する方法が開示されている。
また、特許文献２には、熱硬化性樹脂を含有する接合部材を介して、電力用半導体モジュールを冷却フィンに接合して電力用半導体装置を得る方法が開示されている。電力用半導体モジュールは、電力用半導体素子がリードフレームの半導体素子搭載部に接合され、且つ、電力用半導体素子がリードフレームの端子部にワイヤーボンディングされた構成を有するものである。
しかしながら、特許文献１、２の半導体装置の製造方法では、絶縁樹脂層や接合部材を硬化させる工程と、封止樹脂を硬化させる工程とは、別途に行なわれていると考えられる。そのため、さらなる工程の省略化が期待される。また、特許文献１の半導体装置の製造方法では、樹脂封止をトランスファー成形により行なっているため、樹脂が均一に行き渡りにくく、大面積での一括封止やパッケージの薄型化が困難である。また、トランスファー成形では、パッケージの反りや応力が発生しやすいといった問題もある。なお、特許文献２には、樹脂封止方法に関する記載はないが、トランスファー成形にて行なう場合には、同様の問題がある。
本発明は前記問題点に鑑みなされたものであり、その目的は、熱硬化性の絶縁樹脂層と金属層とを有し、半導体チップが樹脂封止された半導体装置をより効率よく製造することができ、且つ、大面積での一括封止やパッケージの薄型化が容易であり、さらに、パッケージの反りや応力の緩和を図ることが可能な半導体装置の製造方法を提供することにある。
本発明者等は、下記の構成を採用することにより、前記の課題を解決できることを見出して本発明を完成させるに至った。
すなわち、本発明は、半導体装置の製造方法であって、金属層と、熱硬化性の絶縁樹脂層と、リードフレームと、半導体チップとがこの順で積層された積層体を準備する工程Ａと、前記積層体の前記半導体チップが表出している側の面上に熱硬化性樹脂シートを配置する工程Ｂと、前記半導体チップを少なくとも前記熱硬化性樹脂シートに埋め込む工程Ｃと、前記絶縁樹脂層と前記熱硬化性樹脂シートとを熱硬化する工程Ｄとを具備することを特徴とする。
本発明に係る半導体装置の製造方法によれば、シート状の熱硬化性樹脂シートに半導体チップを埋め込む。従って、大面積での一括封止やパッケージの薄型化が容易となる。また、ノズルから樹脂を流入させるトランスファー成形とは異なり、予めシート状に成形されている熱硬化性樹脂シートに半導体チップを押し込む等して埋め込むため、パッケージに反りや応力が発生することを抑制することができる。また、絶縁樹脂層と熱硬化性樹脂シートとを１の工程で熱硬化させるため、製造工程の省略化が図れる。
このように、本発明に係る半導体装置の製造方法によれば、半導体チップをシート状の熱硬化性樹脂シートに埋め込み、絶縁樹脂層と熱硬化性樹脂シートとを１の工程で熱硬化させるため、熱硬化性の絶縁樹脂層と金属層とを有し、半導体チップが樹脂封止された半導体装置をより効率よく製造することができ、且つ、大面積での一括封止やパッケージの薄型化が容易であり、さらに、パッケージの反りや応力の緩和を図ることが可能となる。
前記構成において、前記工程Ａは、金属層と絶縁樹脂層とを有し、前記金属層上に前記絶縁樹脂層が設けられた構造を有する金属層付き絶縁シートを準備する工程Ａ−１と、リードフレームと半導体チップとを有し、前記リードフレームの有するダイパッド上に前記半導体チップが設けられた構成を有する半導体チップ付きリードフレームを準備する工程Ａ−２と、前記金属層付き絶縁シート上に前記半導体チップ付きリードフレームを配置して前記積層体を得る工程Ａ−３とを具備することが好ましい。金属層付き絶縁シートと半導体チップ付きリードフレームとを別々に準備しておき、前記金属層付き絶縁シート上に前記半導体チップ付きリードフレームを配置して積層体を得る工程を採用すると、さらなる工程の簡略化が図れる。
前記構成において、前記工程Ｃは、前記半導体チップと前記リードフレームと前記絶縁樹脂層と前記金属層とを前記熱硬化性樹脂シートに埋め込む工程であることが好ましい。前記工程Ｃが、前記半導体チップと前記リードフレームと前記絶縁樹脂層と前記金属層とを前記熱硬化性樹脂シートに埋め込む工程であると、半導体チップとリードフレームと絶縁樹脂層と金属層とが熱硬化性樹脂シートに埋め込まれた形態の半導体装置を得ることができる。
前記構成において、前記半導体チップには、パワー素子が形成されていることが好ましい。パワー素子は一般的に発熱量が多いため、当該パワー素子が形成された半導体チップを有する半導体装置は、より放熱機能の高いものが望まれる。前記構成によれば、絶縁樹脂シートを介して金属層が形成されているため、放熱性に優れる。
本発明によれば、熱硬化性の絶縁樹脂層と金属層とを有し、半導体チップが樹脂封止された半導体装置をより効率よく製造することができ、且つ、大面積での一括封止やパッケージの薄型化が容易であり、さらに、パッケージの反りや応力の緩和を図ることが可能となる。
本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 他の実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 他の実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。
本実施形態に係る半導体装置の製造方法は、金属層と、熱硬化性の絶縁樹脂層と、リードフレームと、半導体チップとがこの順で積層された積層体を準備する工程Ａと、前記積層体の前記半導体チップが表出している側の面上に熱硬化性樹脂シートを配置する工程Ｂと、前記半導体チップを少なくとも前記熱硬化性樹脂シートに埋め込む工程Ｃと、前記絶縁樹脂層と前記熱硬化性樹脂シートとを熱硬化する工程Ｄとを具備する。
［積層体を準備する工程］
図１〜図５は、本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。図１に示すように、積層体２０は、金属層１０と、熱硬化性の絶縁樹脂層１２と、リードフレーム１４と、半導体チップ１６とがこの順で積層された構成を有する。本実施形態に係る積層体を準備する工程（工程Ａ）では、まず積層体２０を準備する。以下、まず、積層体２０を準備する具体的方法について説明する。
積層体２０は、下記工程Ａ−１、工程Ａ−２、及び、工程Ａ−３により準備することができる。すなわち、前記工程Ａは、金属層と絶縁樹脂層とを有し、前記金属層上に前記絶縁樹脂層が設けられた構造を有する金属層付き絶縁シートを準備する工程Ａ−１と、リードフレームと半導体チップとを有し、前記リードフレームの有するダイパッド上に前記半導体チップが設けられた構成を有する半導体チップ付きリードフレームを準備する工程Ａ−２と、前記金属層付き絶縁シート上に前記半導体チップ付きリードフレームを配置して前記積層体を得る工程Ａ−３を具備する構成とすることができる。金属層付き絶縁シートと半導体チップ付きリードフレームとを別々に準備しておき、前記金属層付き絶縁シート上に前記半導体チップ付きリードフレームを配置して積層体２０を得る工程を採用すると、さらなる工程の簡略化が図れる。
［金属層付き絶縁シートを準備する工程］
まず、金属層付き絶縁シートを準備する工程（Ａ−１）では、図２に示すように、金属層１０と絶縁樹脂層１２とを有し、金属層１０上に絶縁樹脂層１２が設けられた構造を有する金属層付き絶縁シート１３を準備する。
（金属層）
金属層１０を構成する材料としては、特に限定されないが、銅やアルミニウム等、高熱伝導の材料を挙げることができる。
（絶縁樹脂層）
絶縁樹脂層１２は、熱硬化性を有し、且つ、絶縁性を有する限り特に限定されず、従来公知の構成を採用することができる。なかでも、熱電導性に優れるものが好ましい。絶縁樹脂層１２を形成するための樹脂組成物としては、熱硬化性樹脂や、熱可塑性樹脂と熱硬化性樹脂とを併用したものが挙げられる。また、フィラーや各種の添加剤を含有させてもよい。
前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は２種以上を併用して用いることができる。エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴ等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。
前記フィラーとしては、絶縁性、熱電導性に優れるものが好ましく、例えば、窒化アルミニウム、窒化ホウ素、アルミナ、酸化亜鉛等を挙げることができる。
（金属層付き絶縁シートの作製方法）
金属層付き絶縁シート１３の作製方法としては、特に限定されず、例えば、金属層１０と絶縁樹脂層１２とを別々に作製しておき、両者を積層することにより得られる。両者の積層は、単に金属層１０上に絶縁樹脂層１２を載置するのみでもよく、金属層１０と絶縁樹脂層１２とを圧着してもよい。また、金属層１０上に絶縁樹脂層１２を形成するための樹脂組成物を塗布し、乾燥等させることによっても得られる。なお、単に金属層１０上に絶縁樹脂層１２を載置して金属層付き絶縁シート１３とする場合、両者の接着は、後述する熱硬化工程（工程Ｄ）において行なわれることになる。
以上により、金属層付き絶縁シート１３を準備することができる。
［半導体チップ付きリードフレームを準備する工程］
また、半導体チップ付きリードフレームを準備する工程（Ａ−２）では、図３に示すように、リードフレーム１４と半導体チップ１６とを有し、リードフレーム１４の有するダイパッド１４ａ上に半導体チップ１６が設けられた構成を有する半導体チップ付きリードフレーム１７を準備する。
（リードフレーム）
リードフレーム１４を構成する材料としては、特に限定されないが、例えば、銅、銅合金、アルミニウム、アルミニウム合金等を挙げることができる。
（半導体チップ付きリードフレームの作製方法）
半導体チップ付きリードフレーム１７の作製方法としては、特に限定されず、例えば、リードフレーム１４のダイパッド１４ａ上に半導体チップ１６を貼り付ける（ダイボンドする）ことにより得られる。ダイボンドは、従来公知の接着剤を用いて行なうことができ、例えば、銀ペースト等の液状接着剤を用いてもよく、ダイボンドフィルム（フィルム状の接着シート）を用いてもよい。半導体チップ付きリードフレーム１７は、さらに、半導体チップ上１６の電極パッド（図示せず）とリードフレームの端子部（インナーリード）１４ｂとがボンディングワイヤー１５により電気的に接続されていてもよい。ボンディングワイヤー１５による半導体チップ上１６の電極パッドとリードフレームの端子部１４ｂとの電気的な接続、すなわち、ワイヤーボンディングは、例えば、従来公知のワイヤーボンディング装置により行なうことができる。
［積層体を得る工程］
次に、金属層付き絶縁シート１３上に半導体チップ付きリードフレーム１７を配置する（工程Ａ−３）。配置は、金属層付き絶縁シート１３上に半導体チップ付きリードフレーム１７を裁置するだけでもよく、圧着であってもよい。これにより図１に示すような積層体２０を得ることができる。
以上の説明では、金属層付き絶縁シート１３と半導体チップ付きリードフレーム１７とを別々に準備しておき、金属層付き絶縁シート１３上に半導体チップ付きリードフレーム１７を配置して積層体２０を得る方法について説明した。しかしながら、本発明における積層体を準備する工程Ａは、積層体を準備することができれば、この例に限定されない。積層体を準備する工程Ａの他の方法としては、例えば、金属層付き絶縁シート上に、まず、リードフレームを配置し、その後、半導体チップをダイボンドする方法が挙げられる。
以上により、積層体２０を準備することができる。
［熱硬化性樹脂シートを配置する工程］
次に、図４に示すように、積層体２０の半導体チップ１６が表出している側の面１６ａ上に熱硬化性樹脂シート３０を配置する（工程Ｂ）。この工程Ｂでは、プレス機の下台に金属層１０を下側として積層体２０を裁置するとともに、プレス機の天板に熱硬化性樹脂シート３０を吸着させる。この際、プレス機上で、積層体２０及び熱硬化性樹脂シート３０を予熱してもよい。予熱条件としては、積層体２０及び熱硬化性樹脂シート３０の組成に応じて適宜設定することができるが、例えば、予熱時間としては、１０秒〜６０秒、予熱温度としては、５０℃〜１２０℃を挙げることができる。
（熱硬化性樹脂シート）
熱硬化性樹脂シート３０は、半導体チップ１６を少なくとも封止する機能を有する。熱硬化性樹脂シート３０の構成材料としては、特に限定されないが、例えば以下のＡ成分からＥ成分を含有するエポキシ樹脂組成物が好ましいものとして挙げられる。
Ａ成分：エポキシ樹脂
Ｂ成分：フェノール樹脂
Ｃ成分：エラストマー
Ｄ成分：無機充填剤
Ｅ成分：硬化促進剤
（Ａ成分）
エポキシ樹脂（Ａ成分）としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂等の各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、中でも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂が好ましい。
また、低応力性の観点から、アセタール基やポリオキシアルキレン基等の柔軟性骨格を有する変性ビスフェノールＡ型エポキシ樹脂が好ましく、アセタール基を有する変性ビスフェノールＡ型エポキシ樹脂は、液体状で取り扱いが良好であることから、特に好適に用いることができる。
エポキシ樹脂（Ａ成分）の含有量は、エポキシ樹脂組成物全体に対して１〜１０重量％の範囲に設定することが好ましい。
（Ｂ成分）
フェノール樹脂（Ｂ成分）は、エポキシ樹脂（Ａ成分）との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂、等が用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂（Ａ成分）との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、中でも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂（Ａ成分）とフェノール樹脂（Ｂ成分）の配合割合は、硬化反応性という観点から、エポキシ樹脂（Ａ成分）中のエポキシ基１当量に対して、フェノール樹脂（Ｂ成分）中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
（Ｃ成分）
エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）とともに用いられるエラストマー（Ｃ成分）は、熱硬化性樹脂シート３０をシート状にした場合の半導体チップ１６の封止に必要な可撓性をエポキシ樹脂組成物に付与するものであり、このような作用を奏するものであれば特にその構造を限定するものではない。例えば、ポリアクリル酸エステル等の各種アクリル系共重合体、スチレンアクリレート系共重合体、ブタジエンゴム、スチレン−ブタジエンゴム（ＳＢＲ）、エチレン−酢酸ビニルコポリマー（ＥＶＡ）、イソプレンゴム、アクリロニトリルゴム等のゴム質重合体を用いることができる。中でも、エポキシ樹脂（Ａ成分）へ分散させやすく、またエポキシ樹脂（Ａ成分）との反応性も高いために、得られる熱硬化性樹脂シート３０の耐熱性や強度を向上させることができるという観点から、アクリル系共重合体を用いることが好ましい。これらは単独で用いてもよいし、２種以上併せて用いてもよい。
なお、アクリル系共重合体は、例えば、所定の混合比にしたアクリルモノマー混合物を、定法によってラジカル重合することにより合成することができる。ラジカル重合の方法としては、有機溶剤を溶媒に行う溶液重合法や、水中に原料モノマーを分散させながら重合を行う懸濁重合法が用いられる。その際に用いる重合開始剤としては、例えば、２，２’−アゾビスイソブチロニトリル、２，２’−アゾビス−（２，４−ジメチルバレロニトリル）、２，２’−アゾビス−４−メトキシ−２，４−ジメチルバレロニトリル、その他のアゾ系又はジアゾ系重合開始剤、ベンゾイルパーオキサイド及びメチルエチルケトンパーオキサイド等の過酸化物系重合開始剤等が用いられる。なお、懸濁重合の場合は、例えばポリアクリルアミド、ポリビニルアルコールのような分散剤を加えることが望ましい。
エラストマー（Ｃ成分）の含有量は、エポキシ樹脂組成物全体の１５〜３０重量％である。エラストマー（Ｃ成分）の含有量が１５重量％以上とすることにより、熱硬化性樹脂シート３０の柔軟性及び可撓性を充分とすることができ、熱硬化性樹脂シート３０の反りを好適に抑制した樹脂封止が可能となる。一方、上記含有量を３０重量％以下とすることにより、熱硬化性樹脂シート３０の溶融粘度が高くなって半導体チップ１６の埋まり込み性が低下することを抑制することができ、熱硬化性樹脂シート３０の硬化体の強度及び耐熱性の低下を抑制することができる。
また、エラストマー（Ｃ成分）のエポキシ樹脂（Ａ成分）に対する重量比率（Ｃ成分の重量／Ａ成分の重量）は、３〜４．７の範囲に設定することが好ましい。上記重量比率が３以上とすることにより、熱硬化性樹脂シート３０の流動性をコントロールすることが容易となり、４．７以下とすることにより、熱硬化性樹脂シート３０の半導体チップ１６への接着性を充分なものとすることができる。
（Ｄ成分）
無機質充填剤（Ｄ成分）は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカ等）、アルミナ、窒化アルミニウム、窒化珪素等の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
中でも、エポキシ樹脂組成物の硬化体の熱線膨張係数が低減することにより内部応力を低減し、その結果、半導体チップ１６の封止後の熱硬化性樹脂シート３０の反りを抑制できるという点から、シリカ粉末を用いることが好ましく、シリカ粉末の中でも溶融シリカ粉末を用いることがより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末を用いることが特に好ましい。中でも、平均粒径が０．１〜３０μｍの範囲のものを用いることが好ましく、０．３〜１５μｍの範囲のものを用いることが特に好ましい。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
無機質充填剤（Ｄ成分）の含有量は、好ましくはエポキシ樹脂組成物全体の５０〜９０重量％であり、より好ましくは５５〜９０重量％であり、さらに好ましくは６０〜９０重量％である。無機質充填剤（Ｄ成分）の含有量を５０重量％以上とすることにより、エポキシ樹脂組成物の硬化体の線膨張係数が大きくなることを抑制し、熱硬化性樹脂シート３０の反りが大きくなることを抑制できる。一方、上記含有量が９０重量％以下とすることにより、熱硬化性樹脂シート３０の柔軟性や流動性が悪くなることを防止し、半導体チップ１６との接着性が低下することを抑制することができる。
（Ｅ成分）
硬化促進剤（Ｅ成分）は、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されるものではないが、硬化性と保存性の観点から、トリフェニルホスフィンやテトラフェニルホスホニウムテトラフェニルボレート等の有機リン系化合物や、イミダゾール系化合物が好適に用いられる。これら硬化促進剤は、単独で用いても良いし、他の硬化促進剤と併用しても構わない。
硬化促進剤（Ｅ成分）の含有量は、エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）の合計１００重量部に対して０．１〜５重量部であることが好ましい。
（その他の成分）
また、エポキシ樹脂組成物には、Ａ成分からＥ成分に加えて、難燃剤成分を加えてもよい。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物等の各種金属水酸化物を用いることができる。比較的少ない添加量で難燃性を発揮できる点や、コスト的な観点から水酸化アルミニウム又は水酸化マグネシウムを用いることが好ましく、水酸化アルミニウムを用いることが特に好ましい。
金属水酸化物の平均粒径としては、エポキシ樹脂組成物を加熱した際に適当な流動性を確保するという観点から、平均粒径が１〜１０μｍであることが好ましく、さらに好ましくは２〜５μｍである。金属水酸化物の平均粒径が１μｍ未満では、エポキシ樹脂組成物中に均一に分散させることが困難となるとともに、エポキシ樹脂組成物の加熱時における流動性が十分に得られない傾向がある。また、平均粒径が１０μｍを超えると、金属水酸化物（Ｅ成分）の添加量あたりの表面積が小さくなるため、難燃効果が低下する傾向がみられる。
また、難燃剤成分としては上記金属水酸化物のほか、ホスファゼン化合物を用いることができる。ホスファゼン化合物としては、ＦＰ−１００、ＦＰ−１１０（株式会社伏見製薬所）等が市販品として入手可能である。
（熱硬化性樹脂シートの作製方法）
熱硬化性樹脂シート３０の作製方法について、以下に説明する。
まず、上述の各成分を混合することによりエポキシ樹脂組成物を調製する。混合方法は、各成分が均一に分散混合される方法であれば特に限定するものではない。その後、例えば、各成分を有機溶剤等に溶解又は分散したワニスを塗工してシート状に形成する。あるいは、各配合成分を混練機等で混練することにより樹脂混練物を調製する。
ワニスを用いる具体的な作製手順としては、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤を常法に準じて適宜混合し、有機溶剤に均一に溶解あるいは分散させ、ワニスを調製する。ついで、上記ワニスをポリエステル等の支持体上に塗布し乾燥させることにより熱硬化性樹脂シート３０を得ることができる。そして必要により、熱硬化性樹脂シート３０の表面を保護するためにポリエステルフィルム等の剥離シートを貼り合わせてもよい。剥離シートは封止時に剥離する。
上記有機溶剤としては、特に限定されるものではなく従来公知の各種有機溶剤、例えばメチルエチルケトン、アセトン、シクロヘキサノン、ジオキサン、ジエチルケトン、トルエン、酢酸エチル等を用いることができる。これらは単独で用いてもよいし、２種以上併せて用いてもよい。また通常、ワニスの固形分濃度が３０〜６０重量％の範囲となるように有機溶剤を用いることが好ましい。
有機溶剤乾燥後のシートの厚みは、特に制限されるものではないが、厚みの均一性と残存溶剤量の観点から、通常、５〜１００μｍに設定することが好ましく、より好ましくは２０〜７０μｍである。
前記樹脂混練物を用いる具体的な作製手順としては、原料となる混練対象物を、混練機等により混練されることにより調製される。
前記混練対象物としては、例えば、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤の混合物が挙げられる。このようにして得られた樹脂混練物は、必要により、例えば、ミキシングロール、カレンダーロール、押出成形、プレス成形などの成形方法によって、シート状に成形する。このような成形方法のなかでは、好ましくは、押出成形が挙げられる。
このようにして得られた熱硬化性樹脂シート３０は、必要により所望の厚みとなるように積層して使用してもよい。すなわち、シート状エポキシ樹脂組成物は、単層構造にて使用してもよいし、２層以上の多層構造に積層して使用してもよい。単層構造にて使用する場合のシート厚みは１００〜２０００μｍの範囲に設定することが好ましい。
［半導体チップを埋め込む工程］
次に、図５に示すように、リードフレームの端子部１４ｂの一部を表出させる態様で、半導体チップ１６とリードフレーム１４とを熱硬化性樹脂シート３０に埋め込む（工程Ｃ）。この工程Ｃでは、プレス機内を減圧した後、天板と下台との間でプレスする。減圧条件としては、０．０１〜５０ｔｏｒｒを挙げることができる。減圧条件とした場合、減圧としない場合と比較して、密着性（凹凸追従性）の向上、シート内部のボイド発生の抑制などの点で優れる。前記プレス条件としては、積層体２０及び熱硬化性樹脂シート３０の組成に応じて適宜設定することができるが、例えば、プレス温度としては５０℃〜１２０℃、圧力としては０．０１ＭＰａ〜２．０ＭＰａ、プレス時間としては０．５分〜５分を挙げることができる。
［熱硬化させる工程］
次に、絶縁樹脂層１２と熱硬化性樹脂シート３０とを熱硬化させる（工程Ｄ）。前記熱硬化条件としては、積層体２０及び熱硬化性樹脂シート３０の組成に応じて適宜設定することができるが、熱硬化時の温度としては１００℃〜２００℃、圧力としては０．０１ＭＰａ〜２０ＭＰａ、熱硬化時間としては２分〜６０分を挙げることができる。これにより図５に示すような半導体装置４０を得ることができる。絶縁樹脂層１２と熱硬化性樹脂シート３０とを１の工程で熱硬化させるため、絶縁樹脂層１２と金属層１０とを有し、半導体チップ１６が樹脂封止された半導体装置４０をより効率よく製造することができる。なお、熱硬化させる工程の後、さらに、後硬化工程を行なってもよい。これにより、絶縁樹脂層１２及び熱硬化性樹脂シート３０をより完全に硬化させることができる。後硬化工程の条件は特に限定されないが、後硬化温度１００℃〜２００℃後硬化時間６０分〜１８０分とすることができる。
上述の実施形態では、減圧下で半導体チップを埋め込む場合について説明したが、本発明はこの例に限定されず、減圧下ではなく、例えば、常圧下でもよい。また、上述の実施形態では、プレス機にて半導体チップを埋め込む場合について説明したが、本発明は特にこの例に制限されず、加熱及び加圧できるもの、例えば、オートクレーブ装置、熱ロールラミネート装置等を用いて半導体チップを埋め込んでもよい。オートクレーブ装置や、熱ロールラミネート装置を用いる場合、工程Ｂにおける熱硬化性樹脂シート３０の積層体２０上への配置は、積層体２０上に熱硬化性樹脂シート３０を裁置する工程とすることができる。
図６は、他の実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
図６に示す半導体装置５０は、リードフレームが有する端子部（インナーリード）がリードフレーム面（ダイパッド面）に対して垂直方向に伸びた延伸部を有している点、及び、前記端子部が熱硬化性樹脂シートの上面から露出している点で主に異なり、他の点で図５に示した半導体装置４０と共通する。以下、半導体装置５０について、半導体装置４０と異なる部分を主に説明する。なお、図６では、図５に示した半導体装置と同一の構成については、符号を同一としその説明を省略している。図６に示すように、半導体装置５０は、金属層１０、絶縁樹脂層１２、リードフレーム１１４、半導体チップ１６、及び、熱硬化性樹脂シート３１を有する。リードフレーム１１４は、ダイパッド１１４ａと端子部（インナーリード）１１４ｂを有しており、端子部１１４ｂは、リードフレーム１１４面に対して垂直方向に伸びた延伸部を有している。端子部１１４ｂは、熱硬化性樹脂シート３１の上面から露出している。熱硬化性樹脂シート３１は、半導体チップ１６、及び、リードフレーム１１４を埋め込むことができる大きさとする以外は、上述した熱硬化性樹脂シート３０と同一の材質とすることができる。また、半導体チップ１６、リードフレーム１１４を熱硬化性樹脂シート３２に埋め込む方法としては、上述した、半導体チップ１６、及び、リードフレーム１４を熱硬化性樹脂シート３０に埋め込む方法と同様の方法を採用することができる。リードフレーム１１４としては、端子部（インナーリード）１１４ｂの高さ（リードフレーム１１４面に対して垂直方向に伸びた延伸部の長さ）が、埋め込む工程Ｃの後の熱硬化性樹脂シート３１の厚さとほぼ同じとなるものを用いることが好ましい。このようなリードフレーム１１４を用いれば、端子部１１４ｂを、熱硬化性樹脂シート３１の上面に面一で露出させることができる。半導体装置５０は、ボンディングワイヤーを有していてもよい。ボンディングワイヤー１１５ａは、半導体チップ上１６の電極パッド（図示せず）とリードフレームの端子部（インナーリード）１１４ｂとを電気的に接続している。また、ボンディングワイヤー１１５ｂは、ダイパッド１１４ａと他の端子部（インナーリード）１１４ｂとを電気的に接続している。
上述した実施形態では、半導体チップのみならず、リードフレームの一部を熱硬化性樹脂シートに埋め込む場合について説明したが、本発明はこの例に限定されず、半導体チップのみを熱硬化性樹脂シートに埋め込むこととしてもよい。また、半導体チップ、リードフレーム、絶縁樹脂層、及び、金属層を熱硬化性樹脂シートに埋め込むこととしてもよい。
図７は、他の実施形態に係る半導体装置の製造方法を説明するための断面模式図である。なお、図６に示した半導体装置と同一の構成については、符号を同一としその説明を省略している。図７に示すように、半導体装置６０は、半導体チップ１６、リードフレーム１１４、絶縁樹脂層１２、及び、金属層１０が熱硬化性樹脂シート３２に埋めこまれた構成を有している。熱硬化性樹脂シート３２は、半導体チップ１６、リードフレーム１１４、絶縁樹脂層１２、及び、金属層１０を埋め込むことができる大きさとする以外は、上述した熱硬化性樹脂シート３０と同一の材質とすることができる。また、半導体チップ１６、リードフレーム１１４、絶縁樹脂層１２、及び、金属層１０を熱硬化性樹脂シート３２に埋め込む方法としては、上述した、半導体チップ１６、及び、リードフレーム１１４を熱硬化性樹脂シート３１に埋め込む方法と同様の方法を採用することができる。
半導体チップ１６に形成される素子は、特に限定されないが、交流を直流にしたり、電圧を降圧させたり、モータを駆動させたり、バッテリを充電させたり、マイコンやLSIを動作させたりする等、電源(電力)の制御や供給を行うパワー素子であることが好ましい。本実施形態に係る半導体装置４０、５０は、絶縁樹脂シート１２を介して金属層１０が形成されているため、半導体チップ１６から発せられる熱の放熱性に優れる。従って、半導体チップ１６に形成される素子がパワー素子であると、好適に半導体チップ１６から発せられる熱を放熱させることができる。
上述した実施形態では、半導体チップ１６が１つの場合を図示して説明したが、本発明では、半導体チップは複数とすることができる。本発明では、シート状の熱硬化性樹脂シートに半導体チップを埋め込むため、大面積での一括封止に好適であるからである。
以上、本発明の実施形態について説明したが、本発明は、上述した例に限定されるものではなく、本発明の構成を充足する範囲内で、適宜設計変更を行うことが可能である。
１０ 金属層
１２ 絶縁樹脂層
１３ 金属層付き絶縁シート
１４、１１４ リードフレーム
１６ 半導体チップ
１７ 半導体チップ付きリードフレーム
２０ 積層体
３０、３１、３２ 熱硬化性樹脂シート
４０、５０、６０ 半導体装置

Claims (4)

  1. 金属層と、熱硬化性の絶縁樹脂層と、リードフレームと、半導体チップとがこの順で積層された積層体を準備する工程Ａと、
    前記積層体の前記半導体チップが表出している側の面上に熱硬化性樹脂シートを配置する工程Ｂと、
    前記半導体チップを少なくとも前記熱硬化性樹脂シートに埋め込む工程Ｃと、
    前記絶縁樹脂層と前記熱硬化性樹脂シートとを熱硬化する工程Ｄと
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記工程Ａは、
    金属層と絶縁樹脂層とを有し、前記金属層上に前記絶縁樹脂層が設けられた構造を有する金属層付き絶縁シートを準備する工程Ａ−１と、
    リードフレームと半導体チップとを有し、前記リードフレームの有するダイパッド上に前記半導体チップが設けられた構成を有する半導体チップ付きリードフレームを準備する工程Ａ−２と、
    前記金属層付き絶縁シート上に前記半導体チップ付きリードフレームを配置して前記積層体を得る工程Ａ−３と
    を具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記工程Ｃは、前記半導体チップと前記リードフレームと前記絶縁樹脂層と前記金属層とを前記熱硬化性樹脂シートに埋め込む工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記半導体チップには、パワー素子が形成されていることを特徴とする請求項１〜３のいずれか１に記載の半導体装置。
JP2013023501A 2013-02-08 2013-02-08 半導体装置の製造方法 Pending JP2014154718A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013023501A JP2014154718A (ja) 2013-02-08 2013-02-08 半導体装置の製造方法
PCT/JP2014/052786 WO2014123196A1 (ja) 2013-02-08 2014-02-06 半導体装置の製造方法
TW103104095A TW201448060A (zh) 2013-02-08 2014-02-07 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013023501A JP2014154718A (ja) 2013-02-08 2013-02-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014154718A true JP2014154718A (ja) 2014-08-25

Family

ID=51299787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013023501A Pending JP2014154718A (ja) 2013-02-08 2013-02-08 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2014154718A (ja)
TW (1) TW201448060A (ja)
WO (1) WO2014123196A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047181A1 (ja) * 2014-09-25 2016-03-31 大日本印刷株式会社 パワーモジュール用金属配線付基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線付基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139117A (ja) * 1994-11-04 1996-05-31 Toshiba Corp 半導体装置の外囲器の形成方法
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5479991B2 (ja) * 2010-04-19 2014-04-23 日東電工株式会社 フリップチップ型半導体裏面用フィルム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047181A1 (ja) * 2014-09-25 2016-03-31 大日本印刷株式会社 パワーモジュール用金属配線付基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線付基板の製造方法

Also Published As

Publication number Publication date
TW201448060A (zh) 2014-12-16
WO2014123196A1 (ja) 2014-08-14

Similar Documents

Publication Publication Date Title
JP6320239B2 (ja) 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
JP6018967B2 (ja) 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
JP6119950B2 (ja) 中空構造電子部品
JP5735036B2 (ja) 電子部品装置の製造方法、及び、積層シート
JP6467689B2 (ja) 中空構造電子部品
JP6484061B2 (ja) 電子部品パッケージの製造方法
CN107039360B (zh) 中空型电子器件密封用片、以及中空型电子器件封装体的制造方法
JPWO2014142123A1 (ja) 熱伝導性絶縁シート、パワーモジュール及びその製造方法
JP2014210909A (ja) 半導体装置の製造方法
JP2017098376A (ja) 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法
CN106206394B (zh) 粘接片、切割带一体型粘接片、薄膜、半导体装置的制造方法及半导体装置
JP6228734B2 (ja) 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び、樹脂封止型半導体装置の製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
JP2015082606A (ja) 半導体パッケージの製造方法
JP2011249465A (ja) 半導体モジュールの製造方法
WO2014123196A1 (ja) 半導体装置の製造方法
TWI754103B (zh) 安裝結構體之製造方法及使用於其之積層片材
JP2019041064A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、封止後半導体素子搭載シート、半導体装置、及び半導体装置の製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6757787B2 (ja) 中空構造電子部品
WO2014188824A1 (ja) 電子部品装置の製造方法
TW201430966A (zh) 密封體的製造方法、密封體製造用框狀間隔件、密封體及電器
JP2020198450A (ja) 中空構造電子部品
TW201503786A (zh) 模組基板的製造方法、電子機器
WO2017056994A1 (ja) 熱硬化性組成物およびシート・装置の製造方法