JP2014072303A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2014072303A
JP2014072303A JP2012216085A JP2012216085A JP2014072303A JP 2014072303 A JP2014072303 A JP 2014072303A JP 2012216085 A JP2012216085 A JP 2012216085A JP 2012216085 A JP2012216085 A JP 2012216085A JP 2014072303 A JP2014072303 A JP 2014072303A
Authority
JP
Japan
Prior art keywords
metal plate
resin layer
insulating resin
semiconductor module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012216085A
Other languages
English (en)
Inventor
Atsuhiko Tanaka
敦彦 田中
Hiromasa Morita
啓聖 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012216085A priority Critical patent/JP2014072303A/ja
Priority to CN 201320009976 priority patent/CN203038908U/zh
Publication of JP2014072303A publication Critical patent/JP2014072303A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した、信頼性の高い半導体モジュールを得る。
【解決手段】第1の金属板13の裏面側の端部側には、その肉厚が外側で薄く、内側で厚くなるような段差(第1の段差)131が形成されている。すなわち、第1の金属板13の裏面は、中央部が厚くされ図1中の下側に突出した凸形状とされる。絶縁性樹脂層14と第1の金属板13との間の接合は、段差131が絶縁性樹脂層14中に存在する、すなわち、この凸形状とされた部分全体が絶縁性樹脂層14に埋め込まれた形態とされる。ただし、第1の金属板13と第2の金属板15との間の絶縁性を確保するために、第1の金属板13と第2の金属板15とは直接接さず、これらの間には最低限でも絶縁性樹脂層下層141が存在する。
【選択図】図1

Description

本発明は、半導体チップが金属板上に搭載された構造がモールド層中に封止された構成を具備する半導体モジュールの構造、製造方法に関する。
一般に、半導体チップが使用される際には、半導体チップが金属板上に搭載された構造が絶縁性のモールド樹脂層中に封止され、モールド樹脂層から端子となるリードが導出した構成をもつ半導体モジュールとされる。ここで、特に半導体チップがパワー半導体チップ(パワーMOSFETやIGBT等)である場合には、半導体チップからの放熱が効率的に行われることが要求される。この放熱は、主に半導体チップを搭載する金属板を介してなされ、この金属板自身を一つの端子として使用することもできる。この場合には、モールド樹脂層の下面でこの金属板が露出する構成とすれば、露出した金属板をはんだを介して接続することによって半導体モジュールを設置し、かつこの金属板に対して配線を接続することができる。
一方で、露出した金属板を放熱経路と半導体モジュールの固定のために用いるが、電気的接続には用いない場合もある。この場合には、半導体チップ等から電気的に絶縁された金属板をモールド樹脂層の下面に露出させることが必要となる。半導体チップがパワー半導体チップである場合には、その動作電圧が高いため、この際の絶縁性が高い(絶縁耐圧が高い)ことが要求される。
特許文献1には、こうした構造をもつ半導体モジュールの構造、製造方法が記載されている。図4は、この半導体モジュール90の断面図である。この半導体モジュール90においては、半導体チップ91がはんだ層92を介して第1の金属板93の表面に搭載されている。この第1の金属板93の裏面(下面)は、絶縁性樹脂層94を介して第2の金属板95に接合されている。これらの構造はモールド樹脂層96の中に封止され、第2の金属板95の裏面がモールド樹脂層96から露出する形態とされる。
また、第1の金属板93は、半導体チップ91に接続される配線の一部としても使用され、リード97が第1の金属板93に接合される。同様に、リード98は半導体チップ91に接続される他の配線として使用され、リード98は、ボンディングワイヤ99によって半導体チップ91に接続される。リード97、98はそれぞれモールド樹脂層96の側面から突出する構成とされる。ここで、この半導体モジュール90を製造する際には、第1の金属板93、リード97、98は、これらが一体化されたリードフレームの形態とされ、モールド樹脂層96が形成されてから切り離されて図示されるような形態とされる。
この構造の半導体モジュールにおいては、第1の金属板93、第2の金属板95の熱伝導率は充分に高いものの、これらを接合する絶縁性樹脂層94の熱伝導率はこれらよりも低い。このため、絶縁性樹脂層94には、樹脂材料よりも熱伝導率や絶縁性の高い無機材料(シリカ、アルミナ等)からなるフィラーが高濃度で添加される。ただし、この場合においても、絶縁性樹脂層94にボイドが形成されるとその部分で熱伝導率は低下する。絶縁耐圧についても同様である。
このため、特許文献1に記載の製造方法においては、まず、第1の金属板93の上に半導体チップ91をはんだ層92を介して搭載し、接続されるリード97、98、ボンディングワイヤ99等を形成した構造を作成する。この工程は、前記のリードフレームを用いて行われる。一方、第2の金属板95の上に上記の絶縁性樹脂層94となる材料を塗布した構造を別に作成する。その後、硬化していない状態の絶縁性樹脂層94を介してこれらの構造における第1の金属板93と第2の金属板95とを圧着して接合する。
その後、この構造全体を封止するように、トランスファーモールド法によってモールド樹脂層96を形成する。トランスファーモールド法においては、金型中でこの構造が固定され、ゲート(注入口)から液状のモールド樹脂材料(熱硬化性樹脂)が金型に注入されてこの構造全体に行き渡った後に、モールド樹脂材料を硬化させて所望の形状のモールド樹脂層96とする。この製造方法においては、このモールド樹脂材料の硬化と同時に絶縁性樹脂層94も硬化する設定とすることによって、絶縁性樹脂層94におけるボイドの形成等を抑制し、製造された半導体モジュール90の信頼性を高めている。
特開2004−165281号公報
しかしながら、この製造方法においては、第1の金属板93を第2の金属板95上の絶縁性樹脂層94に圧接させることが必要となる。この場合には、第1の金属板93が充分に厚ければその上の半導体チップ91に悪影響が及ぶことはないが、第1の金属板93が薄い場合には、第1の金属板93にストレスがかかり、これが半導体チップ91に悪影響を及ぼす。また、このストレスは、製造の際だけではなく、半導体モジュール90が使用される際においても、半導体チップ91の発熱等に起因して発生することがある。また、第1の金属板93にストレスがかかったときに、第1の金属板93の下面側端部が絶縁性樹脂層94を貫通したり、絶縁性樹脂層94のクラックを引き起こすおそれもある。
すなわち、電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した、信頼性の高い半導体モジュールを得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、半導体チップを上面に搭載する第1の金属板の下面が絶縁性樹脂層を介して第2の金属板の上面に接合され、前記第2の金属板の下面が露出するように、前記半導体チップ、前記第1の金属板、及び前記第2の金属板がモールド樹脂層に封止された構成を具備する半導体モジュールであって、前記第1の金属板の下面の端部側には、前記第1の金属板の板厚が外側で薄く内側で厚くなるように段差が形成され、前記第1の金属板における前記段差が前記絶縁性樹脂層に埋め込まれ、かつ前記第1の金属板と前記第2の金属板が接触しないように前記第1の金属板の下面が前記絶縁性樹脂層を介して第2の金属板の上面に接合されたことを特徴とする。
本発明の半導体モジュールにおいて、前記絶縁性樹脂層は多層構造とされたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールの製造方法であって、前記半導体チップが前記第1の金属板の上面側に搭載された第1の構造体を形成するチップ搭載工程と、硬化していない状態の前記絶縁性樹脂層が前記第2の金属板の上面に形成された第2の構造体を形成する下部構造形成工程と、前記第1の構造体における前記第1の金属板の下面を前記第2の構造体における前記絶縁性樹脂層に圧着し、前記第1の金属板の下面における前記段差が前記絶縁性樹脂層に埋め込まれるように前記第1の構造体と前記第2の構造体とを接合する接合工程と、前記第1の構造体と前記第2の構造体とが接合された構造に対して、トランスファーモールドを行うことによって、前記モールド樹脂層を構成する材料を硬化させて前記モールド樹脂層を形成すると共に、前記絶縁性樹脂層を硬化させるモールド工程と、を具備することを特徴とする。
本発明の半導体モジュールの製造方法は、前記下部構造形成工程において、前記絶縁性樹脂層を多層構造とし、前記多層構造のうちの下層を硬化させ、前記多層構造のうちの最上層を硬化していない状態とすることを特徴とする。
本発明は以上のように構成されているので、電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した、信頼性の高い半導体モジュールを得ることができる。
本発明の実施の形態に係る半導体モジュールの断面図である。 本発明の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体モジュールの変形例の断面図である。 従来の半導体モジュールの一例の断面図である。
以下、本発明の実施の形態となる半導体モジュールについて説明する。この半導体モジュールにおいても、図4の構成の半導体モジュール90と同様に、半導体チップを搭載する第1の金属板と、第2の金属板とが用いられ、これらの間が絶縁性樹脂層を介して接合される。これによって、第1の金属板と第2の金属板とによって半導体チップからの放熱が行われ、第1の金属板と第2の金属板との間の絶縁性も保たれる。一方、第1の金属板の下面側(半導体チップを搭載した面と反対側)の構造が図4の構成とは異なる。
図1は、この半導体モジュール10の構造を示す断面図である。この構造においては、半導体チップ11がはんだ層12を介して第1の金属板13の上面に接合されている。第1の金属板13は、絶縁性樹脂層14を介して第2の金属板15と接合されている。この構造全体は、モールド樹脂層16中に封止されており、第2の金属板15の下面がモールド樹脂層16の下面に露出する設定とされる。これにより、この半導体モジュール10を、露出した第2の金属板15の下面をはんだ等を用いて固定することができ、第2の金属板15を介して半導体チップ11からの放熱も行うことができる。ここでは、絶縁性樹脂層14は、絶縁性樹脂層下層141と絶縁性樹脂層上層142からなる2層構造とされる。
一方、第1の金属板13の上面側における構造は、図4の構成と同様である。すなわち、リード17、18が図4と同様に用いられ、半導体チップ11とリード18とがボンディングワイヤ19によって接続されている。リード17、18はそれぞれモールド樹脂層16の側面から突出する形態とされる。これによって、この半導体モジュール10の外部から半導体チップ11への電気的接続をリード17、18を介して行うことができる。
ここで、図1に示されるように、第1の金属板13の裏面(下面)側(半導体チップ11が搭載された側と反対側)の端部側には、その肉厚が外側で薄く、内側で厚くなるような段差(第1の段差)131が形成されている。すなわち、第1の金属板13の裏面は、中央部が厚くされ図1中の下側に突出した凸形状とされる。絶縁性樹脂層14と第1の金属板13との間の接合は、段差131が絶縁性樹脂層14中に存在する。すなわち、この凸形状とされた部分全体が絶縁性樹脂層14に埋め込まれた形態とされる。ただし、第1の金属板13と第2の金属板15との間の絶縁性を確保するために、第1の金属板13と第2の金属板15とは直接接さず、これらの間には最低限でも絶縁性樹脂層下層141が存在する。
図2は、この半導体モジュール10を製造する製造方法を簡略化して示した工程断面図である。その内容は、第1の金属板13の形状が異なること、絶縁性樹脂層14を2層構造としたこと以外については、図4の構造の半導体モジュール90を製造する場合とほぼ同様である。
まず、図2(a)に示されるように、図1の形態で半導体チップ11、第1の金属板13、リード17、18等が組み合わされた構造(第1の構造体)が形成される(チップ搭載工程)。ここで、この時点ではリード17、18、第1の金属板13は、一体化されたリードフレームとされている。この場合、図1の構成の半導体モジュール10が多数同時に配列されて製造される形態とされ、これに対応してリード17、18、第1の金属板13が多数組配列された構成のリードフレームが用いられる。この場合、これらは、図1におけるモールド樹脂層16の外側に存在する接続部を介して一体化されている。このため、例えば図2(a)においてはリード18はどこにも固定されてないように示されているが、実際にはリード18は、リードフレームに一体化されて固定されている。また、この第1の構造体は、リードフレーム毎に取り扱うことができる。
こうした構成のリードフレームは、板金加工を行うことによって製造することができる。この際、リード17、18が図1に示された形態となるべく曲げ加工を施すこと、リード17、18と第1の金属板13の厚さを異ならせること、第1の金属板13の裏面端部に前記の段差131を設けること、も容易である。
一方、図2(b)に示されるように、第2の金属板15の上面に、絶縁性樹脂層14を形成した構造体(第2の構造体)を上記の第1の構造体とは別に形成する(下部構造形成工程)。ここで、絶縁性樹脂層14は、絶縁性樹脂層下層141と絶縁性樹脂層上層142の2層構造とされる。ここで、初めに絶縁性樹脂層下層141が塗布等によって形成され、これを硬化させた後で、絶縁性樹脂層上層142も塗布等によって形成される。絶縁性樹脂層上層142は、まだ硬化していない状態とする。絶縁性樹脂層下層141、絶縁性樹脂層上層142を構成する材料は、充分な接合強度、絶縁耐圧が得られ、かつこうした状態が実現できるように適宜設定され、熱硬化性樹脂等を主成分としたものを用いることができる。この際、特許文献1に記載の技術と同様に、絶縁性や熱伝導性の向上のために、フィラーを高濃度で樹脂材料に添加した構成とすることができる。また、第2の金属板15、絶縁性樹脂層14も、前記のリードフレームと同様に接続部を用いて一体化され後で分離できる構成としてもよいが、製造される各半導体モジュール10毎にこれらを独立して設けてもよい。
この状態で、図2(c)に示されるように、図2(a)の構造(第1の構造体)を図2(b)の構造(第2の構造体)に上側から圧着し、第1の金属板13の段差131、すなわち裏面の凸部が、硬化していない絶縁性樹脂層上層142に全体的に埋め込まれる形態とする(接合工程)。この際に、絶縁性樹脂層下層141は硬化している。このため、この圧着の際に第1の金属板13の下面側における絶縁性樹脂層上層142は薄くなるものの、第1の金属板13と第2の金属板15との間の絶縁性は、少なくとも絶縁性樹脂層下層141によって保たれる。
なお、この状態ではまだリード17、18、第1の金属板13は多数組分配列されて接合されたリードフレームとして一体化されている。このため、上記の圧着も、多数の半導体モジュール10の配列に対応した平面上で行われる。前記の通り、複数の第2の金属板15は一体化されていても分離されていてもよいが、分離されていた場合でも、この工程を行うことができる。
次に、図2(c)の構造に対して、トランスファーモールド法を用いてモールド樹脂層16を形成する(モールド工程)。この際には、図2(c)の構造が多数配列した構造を金型中で固定し、モールド樹脂層16となる液状のモールド樹脂材料(熱硬化性樹脂)を注入してから加熱して硬化する。この際に、絶縁性樹脂層上層142も同時に硬化するように設定される。この工程については、図4の半導体モジュール90を製造する際と同様である。モールド樹脂層16が硬化した後の構造体を金型から取り出し、リードフレームにおける接続部を適宜切断することによって、図1の構造の半導体モジュール10を多数得ることができる。
この半導体モジュール10においては、絶縁性樹脂層14と第1の金属板13との間の接点においては、段差131による角部が形成されている。この角部によって応力集中が分散して緩和されるために、絶縁樹脂層14の破壊が抑制され、第1の金属板13全体にストレスがかかることが抑制される。あるいは、既に硬化している絶縁性樹脂層下層141にクラックが入ることも抑制される。
また、第1の金属板13の裏面側の最端部の裏面側に段差131が形成され端部が薄くなったため、ストレスがかかり第1の金属板13に反りが生じた場合においても、第1の金属板13の下面側端部が絶縁性樹脂層14を貫通しにくくなることも明らかである。すなわち、接合後における絶縁性樹脂層14の厚さも確保されるため、第1の金属板13と第2の金属板15との間の絶縁性も保たれる。
また、この半導体モジュール10は、上記の製造方法によって容易かつ制御性よく製造することができる。
なお、第1の金属板13の端部における段差を更に設けることも可能である。図3は、この構造の半導体モジュールの断面図を図1に対応させて示す。この構造においては、端部に2段階の段付けがされた第1の金属板21が用いられている。ここで、内側の段差(第1の段差)211については前記の第1の金属板13と同様であるが、その外側に更にもう一つの段差(第2の段差)212が形成されている。この外側の段差212が形成されたために、第1の金属板21の裏面側最端部は絶縁樹脂層14(絶縁性樹脂層上層142)よりも上側に位置し、これらの間の間隔がDとなっている。この場合、内側の段差211によって前記の第1の金属板13と同様の効果を奏することは明らかである。
一般に、モールド樹脂層16を構成する材料(樹脂材料)の熱膨張係数と第1の金属板を構成する材料(金属)の熱膨張係数とは大きく異なる。このため、モールド樹脂層16と第1の金属板との間には剥離が発生しやすい。これに対して、図3の構造においては、外側の段差212が設けられたことによって形成された間隔Dの空隙に樹脂材料が充填されてモールド樹脂層16が形成される。このため、第1の金属板21の外周部においてモールド樹脂層16が凹凸形状となり、第1の構造体全体とモールド樹脂層16との間の接合強度や密着性が向上する。このため、この部分がくさびとなって、この半導体モジュールの信頼性を高めることができる。なお、こうした第1の金属板21も、前記の第1の金属板13と同様に、容易に製造することができる。
なお、上記の構造、製造方法においては、絶縁性樹脂層14を2層構造としたが、上記のように第1の金属板13と第2の金属板15との間の絶縁性を確保した状態で第1の金属板13と絶縁性樹脂層14との間を接合できる限りにおいて、絶縁性樹脂層14を単層構造とすることもできる。この場合には絶縁性樹脂層14は、上記の絶縁性樹脂層上層142と同様の材料で構成することができる。接合工程の際には、絶縁性樹脂層14は硬化していない状態とすればよい。この場合には、製造工程はより簡略化される。逆に、絶縁性樹脂層14を3層以上の多層構造とすることによって、絶縁性樹脂層14の絶縁性、熱伝導率を向上させ、かつ第1の金属板13との間の接合性を高めることもできる。この場合には、下部構造形成工程において、多層構造における最上層を硬化していない状態とし、少なくともこれよりも下層のいずれかを硬化した状態とすればよい。
第1の金属板13の下面側の段差131は、端部の外周部全体にわたって形成されている必要はない。少なくとも端部側において部分的に形成されていれば、上記の効果を奏することは明らかである。この点については、図3の構成における2つの段差211、212においても同様である。この場合には、第1の金属板13、21における段差が形成されていない箇所(中央部)において、第2の金属板15までの間の熱伝導が向上するため、半導体チップ11の放熱特性が向上する。
また、リード17、18と第1の金属板を単一の平板状素材から打ち抜き加工やエッチング加工により形成することができる。図1、3の場合には第1の金属板はリード17、18よりも厚くなっているのに対して、この場合には、第1の金属板における段差が形成された箇所以外の厚さは、リード17、18と同等になる。この場合には、全体の厚さが均一となるため、半導体チップへのストレスが緩和され、これによる悪影響を低減することができる。
また、リード17、18と第1の金属板が予め一体化された構成を用いて同様の構造の半導体モジュールを製造することもできる。この場合においては、第1の金属板に対応する箇所をリード17、18に対応する箇所よりも厚くした異形条素材を用い、これに打ち抜き加工を施すことにより、リード17、18と第1の金属板が予め一体化された構成を形成することが可能である。この場合、例えば図1におけるリード18と第1の金属板13は図示の範囲外で接続されて一体化され、製造後にこの接続部を切断することによって図1の構造とすることが可能である。こうした場合においても、第1の金属板に対応した箇所に前記の段差を設けることによって、同様の効果を奏することは明らかである。また、リード17、18と第1の金属板が予め一体化された構成を用いることによって、これらの取り扱いが容易となり、チップ搭載工程等が容易となる。
また、上記の例では、第1の金属板の上に半導体チップを搭載した構成について説明した。例えばこの半導体チップがパワー半導体チップである場合には、このパワー半導体チップを制御する制御用ICチップが同一のモールド樹脂層中に封止される場合もあり、この場合には、この半導体モジュールは、より多機能とされたIPM(Intelligent Power Module)となる。この場合には、パワー半導体チップの発する熱が制御用ICチップに与える悪影響を抑制するために、制御用ICチップは、第1の金属板とは別体の回路基板(セラミックス基板、樹脂基板等)に搭載され、この回路基板が第1の金属板、第2の金属板等と同一のモジュール樹脂層中に封止された形態とされる。
こうした場合には、モールド樹脂層と回路基板の熱膨張係数の差、第1の金属板と回路基板の熱膨張係数の差も、上記の剥離に影響を与えるため、モールド樹脂層と第1の金属板の間の剥離が特に発生しやすい状況となる。このため、上記の構成は、こうした構成の半導体モジュール(IPM)においては、特に有効である。この場合においても、第1の金属板の存在する箇所において図2と同様の形態となるように製造工程を実行することができることは明らかである。
10、90 半導体モジュール
11、91 半導体チップ
12、92 はんだ層
13、21、93 第1の金属板
14、94 絶縁性樹脂層
15、95 第2の金属板
16、96 モールド樹脂層
17、18、97、98 リード
19、99 ボンディングワイヤ
131、211 段差(第1の段差)
212 段差(第2の段差)
141 絶縁性樹脂層下層(絶縁性樹脂層)
142 絶縁性樹脂層上層(絶縁性樹脂層)

Claims (4)

  1. 半導体チップを上面に搭載する第1の金属板の下面が絶縁性樹脂層を介して第2の金属板の上面に接合され、前記第2の金属板の下面が露出するように、前記半導体チップ、前記第1の金属板、及び前記第2の金属板がモールド樹脂層に封止された構成を具備する半導体モジュールであって、
    前記第1の金属板の下面の端部側には、前記第1の金属板の板厚が外側で薄く内側で厚くなるように段差が形成され、
    前記第1の金属板における前記段差が前記絶縁性樹脂層に埋め込まれ、かつ前記第1の金属板と前記第2の金属板が接触しないように前記第1の金属板の下面が前記絶縁性樹脂層を介して第2の金属板の上面に接合されたことを特徴とする半導体モジュール。
  2. 前記絶縁性樹脂層は多層構造とされたことを特徴とする請求項1に記載の半導体モジュール。
  3. 請求項1に記載の半導体モジュールの製造方法であって、
    前記半導体チップが前記第1の金属板の上面側に搭載された第1の構造体を形成するチップ搭載工程と、
    硬化していない状態の前記絶縁性樹脂層が前記第2の金属板の上面に形成された第2の構造体を形成する下部構造形成工程と、
    前記第1の構造体における前記第1の金属板の下面を前記第2の構造体における前記絶縁性樹脂層に圧着し、前記第1の金属板の下面における前記段差が前記絶縁性樹脂層に埋め込まれるように前記第1の構造体と前記第2の構造体とを接合する接合工程と、
    前記第1の構造体と前記第2の構造体とが接合された構造に対して、トランスファーモールドを行うことによって、前記モールド樹脂層を構成する材料を硬化させて前記モールド樹脂層を形成すると共に、前記絶縁性樹脂層を硬化させるモールド工程と、
    を具備することを特徴とする半導体モジュールの製造方法。
  4. 前記下部構造形成工程において、
    前記絶縁性樹脂層を多層構造とし、前記多層構造のうちの下層を硬化させ、前記多層構造のうちの最上層を硬化していない状態とすることを特徴とする請求項3に記載の半導体モジュールの製造方法。
JP2012216085A 2012-09-28 2012-09-28 半導体モジュール及びその製造方法 Pending JP2014072303A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012216085A JP2014072303A (ja) 2012-09-28 2012-09-28 半導体モジュール及びその製造方法
CN 201320009976 CN203038908U (zh) 2012-09-28 2013-01-09 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216085A JP2014072303A (ja) 2012-09-28 2012-09-28 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014072303A true JP2014072303A (ja) 2014-04-21

Family

ID=48691002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012216085A Pending JP2014072303A (ja) 2012-09-28 2012-09-28 半導体モジュール及びその製造方法

Country Status (2)

Country Link
JP (1) JP2014072303A (ja)
CN (1) CN203038908U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050713A (ja) * 2000-07-31 2002-02-15 Hitachi Ltd 半導体装置及び電力変換装置
JP2004165281A (ja) * 2002-11-11 2004-06-10 Mitsubishi Electric Corp モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005210006A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050713A (ja) * 2000-07-31 2002-02-15 Hitachi Ltd 半導体装置及び電力変換装置
JP2004165281A (ja) * 2002-11-11 2004-06-10 Mitsubishi Electric Corp モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005210006A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
CN203038908U (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US8987877B2 (en) Semiconductor device
JP5983249B2 (ja) 半導体モジュールの製造方法
JP2015070107A (ja) 半導体装置およびその製造方法
JP6217884B2 (ja) 半導体装置とその製造方法
JP6726821B2 (ja) 半導体装置の製造方法
CN106847781B (zh) 功率模块封装及其制造方法
JP4545022B2 (ja) 回路装置およびその製造方法
US20160336252A1 (en) Semiconductor Module
JP2014072305A (ja) 半導体モジュールの製造方法、接合装置、半導体モジュール
JP6279162B2 (ja) 半導体装置およびその製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP6125089B2 (ja) パワー半導体モジュールおよびパワーユニット
JP2015046476A (ja) 電力用半導体装置およびその製造方法
JP2011054607A (ja) 樹脂封止型半導体装置およびその製造方法
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP2006100759A (ja) 回路装置およびその製造方法
JPWO2021193823A5 (ja)
JP2015220295A (ja) パワーモジュール及びその製造方法
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
JP4842177B2 (ja) 回路基板及びパワーモジュール
WO2015170488A1 (ja) 半導体装置及びその製造方法
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
JP2014072303A (ja) 半導体モジュール及びその製造方法
JP5680011B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161129