JP7383881B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7383881B2
JP7383881B2 JP2019005565A JP2019005565A JP7383881B2 JP 7383881 B2 JP7383881 B2 JP 7383881B2 JP 2019005565 A JP2019005565 A JP 2019005565A JP 2019005565 A JP2019005565 A JP 2019005565A JP 7383881 B2 JP7383881 B2 JP 7383881B2
Authority
JP
Japan
Prior art keywords
electrode
metal electrode
metal
wire
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019005565A
Other languages
English (en)
Other versions
JP2020113721A (ja
Inventor
武義 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019005565A priority Critical patent/JP7383881B2/ja
Publication of JP2020113721A publication Critical patent/JP2020113721A/ja
Application granted granted Critical
Publication of JP7383881B2 publication Critical patent/JP7383881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
微細加工技術やトレンチゲート技術、超接合（ＳＪ：Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ）技術により、半導体素子（半導体チップ）自体のオン抵抗は従来よりも１桁近く低減されている。ＳＪ技術とは、ドリフト層を、ｎ型領域とｐ型領域とを半導体基板の主面に平行な方向に交互に繰り返し配置した並列ｐｎ構造とする技術である。半導体素子が実装されたデバイス（半導体装置）のオン抵抗に占める、当該半導体素子自体のオン抵抗の比率は低い。デバイスのオン抵抗低減には、パッケージ抵抗の低減が不可欠となってきている。
パッケージ抵抗の低減には、リードフレームの抵抗（電気抵抗や熱抵抗）を低減する以外に、半導体素子の表面電極に接合されるボンディングワイヤの抵抗を低減することが挙げられる。ボンディングワイヤの抵抗を低減する方法として、半導体素子の表面電極とリードフレームのリードとの間に複数のボンディングワイヤを並列接続したり、ボンディングワイヤを太線化したり、極細のボンディングワイヤに代えて、ボンディングワイヤよりも幅広のリボンワイヤや銅（Ｃｕ）クリップを用いることが知られている。
従来の半導体素子の構造について、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）を例に説明する。図１４～１６は、従来の半導体素子の構造の一例を示す断面構造である。図１４に示す従来の半導体素子（半導体チップ）１２１は、半導体基板１１０に複数の単位セル（素子の構成単位）１１５を備える。
半導体素子１２１の単位セル１１５は、半導体基板１１０のおもて面側にｐ型ベース領域１０２、ｎ+型ソース領域１０３、ｐ+型コンタクト領域１０４およびトレンチゲート部１０５を有する。トレンチゲート部１０５は、ゲートトレンチ１０６、ゲート絶縁膜１０７およびゲート電極１０８で構成されている。トレンチゲート部１０５は、半導体基板１１０のおもて面に平行な方向に並列に配置されている。隣り合うトレンチゲート部１０５の中心間の各部で、半導体素子１２１の１つの単位セル１１５が構成される。
半導体基板１１０のおもて面上には、ソース電極となる表面電極１１１として、アルミニウム（Ａｌ）を含む金属電極１１２のみが設けられている。金属電極１１２には、層間絶縁膜１０９のコンタクトホールを介して、半導体素子１２１のすべての単位セル１１５のｎ+型ソース領域１０３およびｐ+型コンタクト領域１０４が電気的に接続されている。半導体素子１２１がパッケージ（不図示）に実装されたときに、半導体素子１２１の金属電極１１２にボンディングワイヤ１２２が接合される。
金属電極１１２は、ボンディングワイヤ１２２を介してリードフレームのリード（不図示）に電気的に接続されている。ボンディングワイヤ１２２の、金属電極１１２との接合部（以下、単に接合部とする）１２２ａは、深さ方向に、半導体素子１２１の一部（ここでは２つ）の単位セル１１５に対向する。半導体素子１２１のオン時、各単位セル１１５で発生したドレイン・ソース間電流は、金属電極１１２へ伝わり、金属電極１１２を通ってボンディングワイヤ１２２からリードへと流れる。
ドレイン・ソース間電流の経路となる金属電極１１２、ボンディングワイヤ１２２およびリードでそれぞれ発生する抵抗の総和と、半導体素子１２１自体のオン抵抗Ｒsiと、の総和が、半導体素子１２１が実装されたデバイスのオン抵抗となる。半導体素子１２１の単位セル１１５あたりのオン抵抗Ｒsiは、同一のメサ領域内においてゲートトレンチ１０６に沿った部分に形成されるチャネル抵抗Ｒchを並列接続した合成抵抗と、ｎ-型ドリフト領域１０１の不純物濃度で決まる基板抵抗Ｒsubと、を直列接続した合成抵抗である。なお、基板抵抗Ｒsubは、ｎ-型ドリフト領域１０１の抵抗が支配的であるが、ｎ+型ドレイン領域１１３の抵抗成分も含まれる。
図１５に示す従来の半導体素子１２１’が図１４に示す従来の半導体素子１２１と異なる点は、表面電極１１１が金属電極１１２およびめっき層１１６を順に積層した積層構造である点である。半導体素子１２１’がパッケージ（不図示）に実装されたときに、半導体素子１２１’のめっき層１１６にボンディングワイヤ１２２’が接合される。半導体素子１２１’が実装されたデバイスのオン抵抗は、金属電極１１２、めっき層１１６、ボンディングワイヤ１２２’およびリードでそれぞれ発生する抵抗の総和と、半導体素子１２１’自体のオン抵抗Ｒsiと、の総和となる。
図１６に示す従来の半導体素子１２３が図１５に示す従来の半導体素子１２１’と異なる点は、表面電極１１１が金属電極１１２、めっき層１１６およびはんだ層１１７を順に積層した積層構造であり、かつボンディングワイヤ１２２’に代えて、板状の銅部材である銅クリップ１２４を用いた点である。半導体素子１２３がパッケージ（不図示）に実装されたときに、半導体素子１２３のはんだ層１１７の全面に、銅クリップ１２４が接合される。半導体素子１２３が実装されたデバイスのオン抵抗は、金属電極１１２、めっき層１１６、はんだ層１１７、銅クリップ１２４およびリードでそれぞれ発生する抵抗の総和と、半導体素子１２３自体のオン抵抗Ｒsiと、の総和となる。
符号Ｉ１０１は、ドレイン電極１１４からｎ+型ドレイン領域１１３、ｎ-型ドリフト領域１０１およびｎ型の反転層（チャネル）を通ってｎ+型ソース領域１０３へ向かって流れる電流である。符号Ｉ１０２は、半導体基板１１０から金属電極１１２へ流れ込み、金属電極１１２内をボンディングワイヤ１２２へ向かって流れる電流である。符号Ｉ１０３は、金属電極１１２からめっき層１１６へ流れ込み、めっき層１１６内をボンディングワイヤ１２２へ向かって流れる電流である。符号Ｉ１０４は、めっき層１１６からはんだ層１１７へ流れ込み、はんだ層１１７内を銅クリップ１２４へ向かって流れる電流である。
従来の半導体素子の実装方法について、図１４に示す半導体素子１２１を例に説明する。図１７は、一般的なボンディングワイヤの形状を示す説明図である。図１８は、従来の半導体装置の組立途中の状態を示す断面図である。図１８に示すように、半導体素子１２１のドレイン電極１１４（図１４参照）をはんだ層１２５を介して実装基板１２６上に接合することで、半導体素子１２１を実装基板１２６に実装する。実装基板１２６は、例えば、リードフレームのダイパッドでもよい。また、実装基板１２６は、例えば、絶縁基板表面の回路パターンであってもよい。
次に、ワイヤボンディング装置のクランパー１５２にボンディングワイヤ１４１を通し、端部を露出させた状態でボンディングワイヤ１４１をクランパー１５２で保持する。ボンディングワイヤ１４１は、所定の直径を有する金属細線である（図１７）。次に、半導体素子１２１の表面電極１１１の所定位置にボンディングワイヤ１４１の端部を接触させる。表面電極１１１に対するボンディングワイヤ１４１の位置はクランパー１５２により維持される。
次に、ワイヤボンディング装置のツール１５１による超音波振動により、ボンディングワイヤ１４１の端部を表面電極１１１に接合（ボンディング）する。次に、ボンディングワイヤ１４１に対するクランパー１５２の位置を移動させ、ボンディングワイヤ１４１をループ状にして実装基板１２６からの高さを確保した状態で、リード１２７にボンディングワイヤ１４１の一部を接触させる。リード１２７は、例えば、リードフレームのリードでもよい。また、リード１２７は、例えば、絶縁基板表面の回路パターンであってもよい。
次に、ツール１５１により、ボンディングワイヤ１４１と表面電極１１１との接合と同様に、ボンディングワイヤ１４１とリード１２７とを接合する。その後、半導体素子１２１の表面電極１１１とリード１２７とを電気的に接続するループ状の部分（図１４のボンディングワイヤ１２２に相当）を残してボンディングワイヤ１４１を切断することで、半導体素子１２１を実装した半導体装置が完成する。
パッケージ抵抗を低減させた半導体装置として、半導体基板の側面が接続材料を介して絶縁基板の電極パッドに接続され外部接続用端子として機能する導電膜で構成され、当該導電膜に、半導体基板の裏面のドレイン電極が電気的に接続された縦型ＭＯＳＦＥＴが提案されている（例えば、下記特許文献１参照。）。下記特許文献１では、半導体基板の裏面のドレイン電極は絶縁基板のリードフレームであり、当該ドレイン電極の厚さを厚くすることで、パッケージ抵抗を低減させている。
また、半導体素子の実装方法として、導電性部材にワイヤボンディング（接合）されたワイヤの、導電性部材との接合領域以外の部分をハーフカットして切れ込みを形成し、当該切れ込みを振動させて、切れ込み位置でワイヤを切断する方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、ワイヤ切断時に導電性部材に対する損傷が低減される。また、ワイヤが切れ込みから破断されることにより切断されるため、ワイヤの切断面での尖りの発生が抑制される。
また、半導体素子の実装方法として、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅－モリブデン（Ｃｕ－Ｍｏ）および銅－タングステン（Ｃｕ－Ｗ）のいずれか一つの導電材料で形成された導電体の上面を銅（Ｃｕ）めっき膜で覆い、当該導電体の上面の銅めっき膜に銅またはアルミニウム（Ａｌ）の導電板の一端を超音波接合する方法が提案されている（例えば、下記特許文献３参照。）。この方法では、当該導電体の下面を銅めっき膜またはニッケル（Ｎｉ）めっき膜で覆い、当該めっき膜に半導体基板をはんだ接合する。
また、半導体素子の実装方法として、半導体素子の金属電極の表面にアルミニウム－銅の０．３ｍｍ程度の厚さのリボンワイヤをワイヤボンディング（超音波接合）し、当該リボンワイヤの切断後に、金属電極の表面のリボンワイヤ上に銅ワイヤをワイヤボンディングする方法が提案されている（例えば、下記特許文献４参照。）。下記特許文献４では、リボンワイヤに代えて、あらかじめ切断された個片状のクラッド材を用いることや、リボンワイヤの切断箇所にあらかじめＶ字溝を形成しておくことが開示されている。
また、半導体素子の実装方法として、半導体素子の表面の、アルミニウムよりも硬い金属からなる電極パッド上に、アルミニウム膜からなる３μｍ～５μｍ程度の厚さの金属層を形成し、当該金属層に銅を主成分とするワイヤをワイヤボンディング（超音波接合）する方法が提案されている（例えば、下記特許文献５参照。）。下記特許文献５では、アルミニウム膜からなる金属層によってワイヤボンディング時の衝撃が緩衝されるため、ワイヤボンディング時に電極パッド下方の半導体素子に損傷が生じない。
特許第６３６８９２１号公報 特開２０１６－０５８６６６号公報 特許第４６４５４０６号公報 国際公開第２０１６／０６３７４４号 特開２０１３－００４７７９号公報
上述したように、図１４～１６に示す従来の半導体素子１２１，１２１’，１２３のいずれかの半導体素子が実装されたデバイスでは、デバイスのオン抵抗に占める、半導体素子１２１，１２１’，１２３自身のオン抵抗Ｒsi以外の抵抗成分の比率が高い。デバイスのオン抵抗に占める比率の高い抵抗成分のうち、特に、半導体素子１２１，１２１’，１２３の表面電極１１１の抵抗の比率が無視できないほど高くなっている。
例えば、図１４，１５に示す半導体素子１２１，１２１’では、表面電極１１１のシート抵抗がデバイスのオン抵抗に影響する。各単位セル１１５からボンディングワイヤ１２２，１２２’の接合部１２２ａ，１２２ａ’までの距離が長いほど、ドレイン・ソース間電流の電流経路の抵抗が高くなる。このため、各単位セル１１５から表面電極１１１へ流れ込む電流Ｉ１０２，Ｉ１０３の電流値が小さくなる。図１４，１５には、電流Ｉ１０２，Ｉ１０３の電流値の大小を矢印の幅の広狭で示している（図１６においても同様）。
具体的には、図１４に示す半導体素子１２１の複数の単位セル１１５のうち、ボンディングワイヤ１２２の接合部１２２ａに深さ方向に対向する単位セル（以下、直下の単位セルとする。ここでは２つ）１１５ａから金属電極１１２内へ流れ込む電流Ｉａ’は半導体基板１１０からボンディングワイヤ１２２の接合部１２２ａへ向かって半導体基板１１０のおもて面に垂直（以下、縦方向とする）に流れるため、その電流値は金属電極１１２を通過してもほぼ低下しない。
直下の単位セル１１５ａを流れる電流Ｉａ’の電流経路の抵抗値Ｒａ’は、単位セル１１５あたりのオン抵抗Ｒsiと、金属電極１１２の、単位セル１１５あたりのシート抵抗Ｒ１００（枠１１２ａで囲む部分）と、の総和となる（Ｒａ’＝Ｒsi＋Ｒ１００）。単位セル１１５はすべて同じゲート構造を有しているため、単位セル１１５あたりのオン抵抗Ｒsiはすべての単位セル１１５で等しい。
一方、直下の単位セル１１５ａ以外の単位セル１１５を流れる電流は、当該単位セル１１５からボンディングワイヤ１２２の接合部１２２ａへ向かって、金属電極１１２内を半導体基板１１０のおもて面に平行な方向（以下、横方向とする）に流れる。その電流値は、金属電極１１２内を横方向に流れた距離分だけ、金属電極１１２のシート抵抗Ｒ１００の影響を受けて、直下の単位セル１１５ａを流れる電流Ｉａ’よりも小さくなる。
例えば、直下の単位セル１１５ａから３つ分だけ離れた単位セル１１５ｂは、金属電極１１２の、単位セル１１５あたりのシート抵抗Ｒ１００の３つ分（枠１１２ｂで囲む部分）の影響を受ける。当該単位セル１１５ｂを流れる電流Ｉｂ’の電流経路の抵抗値Ｒｂ’は、単位セル１１５あたりのオン抵抗Ｒsiと、金属電極１１２の、単位セル１１５あたりのシート抵抗Ｒ１００の３つ分と、の総和となる（Ｒｂ’＝Ｒsi＋Ｒ１００×３）。
図１５に示す半導体素子１２１’の電流経路が図１４に示す半導体素子１２１の電流経路と異なる点は、単位セル１１５を流れた電流が金属電極１１２およびめっき層１１６を通ってボンディングワイヤ１２２’の接合部１２２ａ’へ流れる点である。図１５に示す半導体素子１２１’の単位セル１１５を流れる電流は、めっき層１１６内を横方向に流れる。このため、その電流値は、めっき層１１６内を横方向に流れた距離分だけ、めっき層１１６のシート抵抗Ｒ１０１の影響を受ける。
具体的には、図１５に示す半導体素子１２１’では、直下の単位セル１１５ａを流れる電流Ｉａ’の電流経路の抵抗値Ｒａ’は、単位セル１１５あたりのオン抵抗Ｒsiと、金属電極１１２の、単位セル１１５あたりのシート抵抗Ｒ１００（枠１１２ａで囲む部分）と、めっき層１１６の、単位セル１１５あたりのシート抵抗Ｒ１００（枠１１６ａで囲む部分）と、の総和となる（Ｒａ’＝Ｒsi＋Ｒ１００＋Ｒ１０１）。
直下の単位セル１１５ａから３つ分だけ離れた単位セル１１５ｂを流れる電流Ｉｂ’の電経路の抵抗値Ｒｂ’は、単位セル１１５あたりのオン抵抗Ｒsiと、金属電極１１２の、単位セル１１５あたりのシート抵抗Ｒ１００（枠１１２ｂで囲む部分）と、めっき層１１６の、単位セル１１５あたりのシート抵抗Ｒ１０１の３つ分（枠１１６ｂで囲む部分）と、の総和となる（Ｒｂ’＝Ｒsi＋Ｒ１００＋Ｒ１０１×３）。
これら図１４，１５に示す半導体素子１２１，１２１’の表面電極１１１の抵抗低減には、金属電極１１２の厚さｔ１０１を厚くすればよい。金属層の抵抗Ｒは、金属層の抵抗率ρ、長さＬおよび断面積Ａとしたときに、Ｒ＝ρ×Ｌ／Ａであらわされ、金属層の断面積Ａに反比例して小さくなるからである。金属電極１１２の厚さｔ１０１を厚くすることで、金属電極１１２の断面積が大きくなるため、金属電極１１２の抵抗を低くすることができる。
しかしながら、金属電極１１２の厚さｔ１０１を厚くするほど、スパッタリング装置やドライエッチング装置等の製造装置の能力不足や、ドライエッチングによる加工精度の低下により、生産能力が低下する。また、ドライエッチングに代えて、ウェットエッチングにより金属電極１１２をパターニングする場合、金属電極１１２のエッチングが等方的に横方向にも進行するため、設計変更が生じる。
また、表面電極１１１の抵抗を低減するには、ボンディングワイヤ１２２，１２２’の本数を増やして、ボンディングワイヤ１２２，１２２’と表面電極１１１との接合面積を増加させればよい（図１４，１５参照）。しかしながら、ボンディングワイヤ１２２，１２２’の本数を増やしたり、ボンディングワイヤ１２２，１２２’に代えてリボンワイヤ（不図示）を用いる場合、リードフレームの大幅な変更が必要となる。
図１６に示す半導体素子１２３では、ボンディングワイヤ１２２，１２２’に代えて銅クリップ１２４を用いることで、表面電極１１１の表面全体に銅クリップ１２４が接触し、銅クリップ１２４と表面電極１１１との接合面積が増加する。すべての単位セル１１５が銅クリップ１２４に深さ方向に対向するため、単位セル１１５を流れる電流Ｉａ’の電流経路の抵抗値Ｒａ’はすべての単位セル１１５で等しくなる。
しかしながら、図１６に示す半導体素子１２３では、表面電極１１１を、金属電極１１２、めっき層１１６およびはんだ層１１７を順に積層した積層構造とする必要がある。表面電極１１１内を流れる電流Ｉａの均一性はよくなるが、めっき層１１６およびはんだ層１１７の抵抗が金属電極１１２の抵抗と比べて２桁近く高いため、銅クリップ１２４と表面電極１１１との接合面積を増加させたことによるオン抵抗低減効果は小さく、特に低耐圧デバイスで低オン抵抗化が難しい。
図１６に示す半導体素子１２３の各単位セル１１５を流れる電流Ｉａ’の電流経路の抵抗値Ｒａ’は、単位セル１１５あたりのオン抵抗Ｒsiと、金属電極１１２の、単位セル１１５あたりのシート抵抗Ｒ１００（枠１１２ａで囲む部分）と、めっき層１１６の、単位セル１１５あたりのシート抵抗Ｒ１０１（枠１１６ａで囲む部分）と、はんだ層１１７の、単位セル１１５あたりのシート抵抗Ｒ１０２（枠１１７ａで囲む部分）と、の総和となる（Ｒａ＝Ｒsi＋Ｒ１００＋Ｒ１０１＋Ｒ１０２）。
この発明は、上述した従来技術による問題点を解消するため、半導体素子（半導体チップ）を実装した半導体装置のオン抵抗を低減させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体基板に、半導体素子が設けられている。前記半導体基板の第１主面に、表面電極が設けられている。前記表面電極は、前記半導体素子の所定領域と電気的に接続されている。前記半導体基板の第２主面は、実装基板に接合されている。ワイヤの一方の端部は前記表面電極に接合され、他方の端部は前記実装基板の導電体部に接合されている。前記表面電極は、前記半導体基板の第１主面に設けられた金属電極と、前記金属電極の表面に設けられた、前記金属電極よりも導電性の高い金属層と、を順に積層した積層構造を有する。前記金属電極は、保護膜に覆われている。前記金属層は、前記金属電極の、前記保護膜の開口部に露出する部分の表面に、前記保護膜から離れて設けられている。
また、この発明にかかる半導体装置は、上述した発明において、前記金属電極は、アルミニウム合金層である。前記金属層は、アルミニウム層、または、前記金属電極および前記ワイヤよりもアルミニウムの含有量の多いアルミニウム合金層である。前記ワイヤは、アルミニウム合金ワイヤであることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記金属層の厚さは、５μｍ超５０μｍ以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属層の厚さは、前記ワイヤの径の１／５以下の厚さであることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記金属電極に覆われた、前記半導体素子の活性領域と、前記半導体基板に設けられて前記活性領域の周囲を囲む終端領域と、をさらに備える。前記開口部の開口端から前記活性領域と前記終端領域との境界までの距離は、１０μｍ以上２００μｍ以下であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記表面電極の厚さは５μｍ以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属層の厚さは、前記金属電極の厚さよりも厚いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属層は、前記金属電極よりも表面積が小さく、かつ前記金属電極よりも柔らかいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記実装基板はリードフレームのダイパッドであり、前記実装基板の導電体部はリードフレームのリード部であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板に半導体素子を形成する第１工程を行う。前記半導体基板の第１主面に、前記半導体素子の所定領域と電気的に接続された表面電極を形成する第２工程を行う。前記半導体基板の第２主面を実装基板に接合する第３工程を行う。ワイヤの一方の端部を前記表面電極にボンディングし、他方の端部を前記実装基板の導電体部にボンディングする第４工程を行う。前記第２工程は、第５，６工程を行う。前記第５工程は、前記表面電極として、スパッタリングにより、前記半導体基板の第１主面に金属電極を形成する。前記第６工程は、前記表面電極として、前記金属電極の表面に、前記金属電極よりも導電性の高い金属層を接合する。前記第５工程の後、前記第６工程の前に、前記金属電極を保護膜で覆う工程と、前記保護膜に開口部を形成し、当該開口部に前記金属電極の一部を露出させる工程と、を含む。前記第６工程では、前記金属電極の、前記開口部に露出する部分の表面に、前記保護膜から離して前記金属層を接合する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記表面電極の厚さは５μｍ以上よりも厚いことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程では、前記金属層を超音波により接合することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程では、前記金属電極の、前記開口部に露出する部分の表面に、前記金属層と同じ寸法の金属片を載置し、当該金属片を超音波により接合することで、前記金属層を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程は、前記金属電極の、前記開口部に露出する部分の表面に、前記金属層と同じ厚さのリボンワイヤの端部を載置し、当該リボンワイヤの端部をワイヤボンディングする工程を行う。前記リボンワイヤを切断して、前記リボンワイヤの、前記金属電極にボンディングされた部分を前記金属層として前記金属電極の表面に残す工程を行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記金属層の厚さは、前記金属電極の厚さよりも厚いことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記金属層は、前記金属電極よりも表面積が小さく、かつ前記金属電極よりも柔らかいことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記金属電極を、アルミニウム合金層とする。前記金属層を、アルミニウム層、または、前記金属電極および前記ワイヤよりもアルミニウムの含有量の多いアルミニウム合金層とする。前記ワイヤを、アルミニウム合金ワイヤとすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記実装基板はリードフレームのダイパッドとし、前記実装基板の導電体部はリードフレームのリード部とすることを特徴とする。
本発明にかかる半導体装置および半導体装置の製造方法によれば、半導体素子を実装した半導体装置のオン抵抗を低減させることができるという効果を奏する。
実施の形態１にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトを示す断面図である。 実施の形態１にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトの別の一例を示す断面図である。 図１の一部を拡大して示す平面図である。 図１の切断線Ａ－Ａ’における断面構造である。 図４の半導体素子（半導体チップ）の活性領域を拡大して示す断面図である。 実施の形態１にかかる半導体装置の製造方法で用いる材料の一例を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置の構造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置の構造途中の状態の別の一例を示す断面図である。 実施の形態２にかかる半導体装置の構造途中の状態の別の一例を示す断面図である。 実施の形態２にかかる半導体装置の構造途中の状態の別の一例を示す断面図である。 実施の形態２にかかる半導体装置の製造方法で用いる材料の一例を示す断面図である。 実施の形態２にかかる半導体装置の製造方法で用いる材料の一例を示す断面図である。 従来の半導体素子の構造の一例を示す断面構造である。 従来の半導体素子の構造の一例を示す断面構造である。 従来の半導体素子の構造の一例を示す断面構造である。 一般的なボンディングワイヤの形状を示す説明図である。 従来の半導体装置の組立途中の状態を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置の構造について説明する。図１は、実施の形態１にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトを示す断面図である。図２は、実施の形態１にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトの別の一例を示す断面図である。図３は、図１の一部を拡大して示す平面図である。図４は、図１の切断線Ａ－Ａ’における断面構造である。
図１，２には、実施の形態１にかかる半導体装置（デバイス）２０のうち、実装基板２４（図４参照）上の半導体素子２１および当該半導体素子２１の表（ひょう）面電極１１に接合されたボンディングワイヤ２２を示す。図３には、ボンディングワイヤ２２の、薄膜金属層１６との接合部（以下、単に接合部とする）２２ａを示す。図４には、実装基板２４上に実装された１つ以上の構成部のうちの半導体素子２１のみを示す。
図１～４に示す実施の形態１にかかる半導体装置２０は、半導体素子（半導体チップ）２１を実装基板２４に実装したパッケージ構造を備える。半導体素子２１は、半導体基板１０のおもて面側に例えばトレンチゲート部５（図５参照）を有する縦型のトレンチゲート型ＭＯＳＦＥＴである。半導体基板１０は、略矩形状の平面形状を有する。半導体基板１０には、活性領域３１およびエッジ終端領域３２が設けられている。
活性領域３１は、半導体素子２１がオン状態のときに、半導体素子２１のドレイン・エミッタ間電流が流れる領域である。半導体基板１０は、例えば略矩形状の平面形状を有する。活性領域３１において半導体基板１０のおもて面には、半導体素子２１の表面電極１１およびゲートパッド１７が互いに離れて設けられている。表面電極１１は、金属電極１２および薄膜金属層１６を順に積層した積層構造を有する。
金属電極１２は、活性領域３１のうち、ゲートパッド１７が配置された領域を除く領域のほぼ全面を覆う。金属電極１２は、例えば、一部を内側に凹ませた凹部を有する略矩形状の平面形状であってもよいし（図１，２）、略矩形状の平面形状であってもよい（不図示）。金属電極１２は半導体素子２１のソース電極である。金属電極１２は、アルミニウム層、またはアルミニウム－シリコン（ＡｌＳｉ）やアルミニウム－銅（ＡｌＣｕ）等のアルミニウム合金層である。金属電極１２は、スパッタリングにより形成される。
金属電極１２の厚さｔ１の上限値は、例えば、スパッタリング装置による積層精度の限界の厚さ、または、ドライエッチング装置による加工能力の限界の厚さである例えば５μｍ以下程度であり、設計条件等に応じて決定される。金属電極１２の厚さｔ１は可能な限り厚いことが好ましく、金属電極１２の厚さｔ１を厚くするほど、半導体素子２１のオン抵抗を低減させることができる。
薄膜金属層１６は、後述するパッシベーション膜１８の開口部１８ａ（図４）内に、パッシベーション膜１８から離れて配置されている。薄膜金属層１６は、金属電極１２よりも小さい表面積を有し、その全面が金属電極１２に接合されている。薄膜金属層１６の下面には金属電極１２が接合されているため、表面電極１１は、薄膜金属層１６を配置した部分で金属電極１２よりも厚さ（総厚さｔ０）が厚い。電流経路として表面電極１１の断面積を比較した場合、金属電極１２しかないエッジ終端領域３２側の活性領域３１の断面積よりも、薄膜金属層１６の下面に金属電極１２を備えた活性領域３１の内側の断面積の方が大幅に大きくなる。電流経路の抵抗(シート抵抗)は断面積の逆数となるので、薄膜金属層１６の下面に金属電極１２を備えた活性領域３１の内側の抵抗（シート抵抗）は低くなる。また、金属電極１２しかないエッジ終端領域３２側の活性領域３１の抵抗（シート抵抗）は高くなる。
また、局所的にアバランシェが発生した場合、アバランシェにより発生した電流がアバランシェの発生箇所の周辺から金属電極１２および薄膜金属層１６を通ってボンディングワイヤ２２に流れ込む。エッジ終端領域３２側の活性領域３１でアバランシェが発生すると大きな面積を持つエッジ終端領域３２からも活性領域３１に電流が流れ込む。そのため、活性領域３１に流れ込む電流が大きくなり半導体素子２１が破壊し易くなる。発生したアバランシェ電流は表面電極１１を伝わりボンディングワイヤ２２に流れる。金属電極１２しかないエッジ終端領域３２側の活性領域３１の抵抗（シート抵抗）は高いため、エッジ終端領域３２側の活性領域３１でアバランシェ電流が発生しても活性領域３１に流れ込む電流を抑制する効果がある。
薄膜金属層１６の表面積を金属電極１２の表面積よりも小さくすることで、半導体素子２１の外周（エッジ終端領域３２側の活性領域３１）で局所的な電流集中による耐量低下を低減させることができる。また、薄膜金属層１６は、パッシベーション膜１８の開口部１８ａよりも若干小さい表面積を有する。パッシベーション膜１８の開口部１８ａ内に薄膜金属層１６を備えることで、金属電極１２と薄膜金属層１６を接合する際に位置決めが容易になる。薄膜金属層１６は、例えば略矩形状の平面形状を有する。

薄膜金属層１６は、例えば、パッシベーション膜１８の開口部１８ａと略同じ平面形状である（図１）。薄膜金属層１６は、パッシベーション膜１８の開口部１８ａよりも表面積が大幅に小さくてもよいし、パッシベーション膜１８の開口部１８ａと異なる平面形状であってもよい（図２）。薄膜金属層１６は、ボンディングワイヤ２２の接合部２２ａとの接合面よりも大きい表面積を有する。
薄膜金属層１６は、ボンディングワイヤ２２が接合される電極パッドとして機能する。薄膜金属層１６は、金属電極１２よりも柔らかい（硬度が低い）金属で形成されている。これにより、後述するようにボンディングにより薄膜金属層１６を金属電極１２に接合する際に、当該ボンディングによる半導体素子２１へのダメージが低減される。また、薄膜金属層１６は、ボンディングワイヤ２２よりも柔らかい金属で形成されることがよい。
具体的には、薄膜金属層１６は、例えば純度９９．９％を超える含有率でアルミニウムを含む純アルミニウム層である。また、薄膜金属層１６は、例えば金属電極１２およびボンディングワイヤ２２よりもアルミニウムの含有率の高いアルミニウム合金層であってもよい。薄膜金属層１６は、例えば９３．０％以上９９．９％以下程度の含有率でアルミニウムを含むアルミニウム合金層であってもよい。
薄膜金属層１６は、１つの金属で構成されていることが好ましい。その理由は、次の通りである。薄膜金属層１６が例えば銅（Ｃｕ）膜やアルミニウム膜など複数金属を含む合金（金属間化合物）層である場合、時効硬化により薄膜金属層１６の硬度が高くなることで、薄膜金属層１６が脆くなるからである。これにより、熱サイクル（Ｈ／Ｃ：Ｈｅａｔ Ｃｙｃｌｅ）試験等において薄膜金属層１６の脆弱性が高まる虞がある。
また、薄膜金属層１６が１つの金属で構成された場合と比べて、薄膜金属層１６の抵抗が増加するからである。また、薄膜金属層１６の厚さｔ２が増えると薄膜金属層１６の引張強度が低下し、薄膜金属層１６が剥離しやすくなるからである。また、温湿度バイアス（ＴＨＢ：Ｔｅｍｐｅｒａｔｕｒｅ Ｈｕｍｉｄｉｔｙ Ｂｉａｓ）試験等の耐湿性試験で異種金属接触腐食が起こり、薄膜金属層１６の腐食の進行が速くなるからである。
薄膜金属層１６の材料の形状は、後述する金属片４１（図６参照）であってもよいし、後述するリボンワイヤ４２，４２’（図１２，１３）であってもよい。薄膜金属層１６の厚さｔ２は、パッシベーション膜１８の厚さｔ３（図４参照）よりも厚くてもよい。この場合、後述するように超音波を用いて薄膜金属層１６を金属電極１２に接合する際に、薄膜金属層１６のみに超音波振動を加えやすい。
薄膜金属層１６の厚さｔ２は可能な限り厚いことが好ましいが、薄膜金属層１６の厚さｔ２を厚くするほど、薄膜金属層１６を金属電極１２に高圧力で押し付けて接合する必要がある。このため、半導体素子２１に傷やダメージが生じたり、圧力が足りずに薄膜金属層１６が金属電極１２に接合されない虞が生じる。このような問題が生じない程度に可能な範囲で、薄膜金属層１６の厚さｔ２を厚くすることが好ましい。
薄膜金属層１６の厚さｔ２を厚くすることで、金属電極１２の厚さｔ１が薄い場合であっても、表面電極１１の総厚さｔ０が厚くなり、表面電極１１の断面積を増加させることができる。これによって、表面電極１１の抵抗を低減させることができるため、各単位セル１５（図５参照）から表面電極１１を通ってボンディングワイヤ２２に至るまでの間に、金属電極１２および薄膜金属層１６を流れる電流Ｉ２，Ｉ３（図５参照）の電流値はほぼ低下しない。
また、薄膜金属層１６の厚さｔ２を厚くすることで、ワイヤボンディングにより薄膜金属層１６から半導体素子２１へ伝達されるダメージを低減させることができる。ボンディングワイヤ２２を大径化するほど、ワイヤボンディングにより薄膜金属層１６から半導体素子２１へ伝達されるダメージが大きくなるため、薄膜金属層１６の厚さｔ２を厚くすることで、ボンディングワイヤ２２の大径化により半導体素子２１の電流能力を高くする場合に有用である。
薄膜金属層１６の厚さｔ２は、金属電極１２の厚さｔ１よりも厚い。このため、薄膜金属層１６は金属電極１２よりも導電性が高く、薄膜金属層１６のシート抵抗Ｒ１は金属電極１２のシート抵抗Ｒ０と比べて微小である（図５参照）。それに加えて、薄膜金属層１６の厚さｔ２は、ボンディングワイヤ２２の径ｗ１（厚さ）よりも薄い。具体的には、薄膜金属層１６の厚さｔ２は、ボンディングワイヤ２２の径ｗ１の１／５以下程度の厚さであってもよい。より具体的には、薄膜金属層１６の厚さｔ２は、例えば４μｍ以上５０μｍ以下程度であってもよい。
薄膜金属層１６を上記厚さｔ２とすることで、例えば、薄膜金属層１６をリボンワイヤ４２，４２’で形成する場合に、カッター等の切断手段を用いる必要がなく、リボンワイヤ４２，４２’を千切ることで、リボンワイヤ４２，４２’の、薄膜金属層１６となる部分を金属電極１２上に残すことができる。このため、金属電極１２に傷やダメージが生じることを低減させることができる。
ゲートパッド１７は、例えば、略矩形状の平面形状を有する。ゲートパッド１７は、金属電極１２が一部を内側に凹ませた凹部を有する場合、金属電極１２の凹部内に配置され、その３辺が金属電極１２に対向し、残りの１辺がエッジ終端領域３２に対向する。ゲートパッド１７は、金属電極１２が略矩形状の平面形状である場合、その１辺が金属電極１２に対向し、その対辺がエッジ終端領域３２に対向する。
ゲートパッド１７は、例えば、金属電極１２と同じ金属材料で形成される。ゲートパッド１７は、例えば金属電極１２と同時に形成され、金属電極１２と同一階層に配置されている。ゲートパッド１７は、ポリシリコン（ｐｏｌｙ－Ｓｉ）からなるゲートランナーを介して、半導体素子２１のすべてのゲート電極８（図５参照）が電気的に接続されている。ゲートランナー（不図示）は、エッジ終端領域３２に配置され、活性領域３１の周囲を囲む。
エッジ終端領域３２は、活性領域３１と半導体基板１０の端部との間の領域であり、活性領域３１の周囲を囲む。エッジ終端領域３２は、半導体基板１０のおもて面側の電界を緩和して耐圧（耐電圧）を保持する領域であり、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）などの所定の耐圧構造（不図示）が配置される。耐圧とは、半導体素子２１が誤動作や破壊を起こさない限界の電圧である。
パッシベーション膜１８は、活性領域３１からエッジ終端領域３２にわたって半導体素子２１のおもて面を覆う保護膜である。パッシベーション膜１８は、例えばポリイミドで形成されている。パッシベーション膜１８は、活性領域３１において、金属電極１２の表面の、薄膜金属層１６が配置されていない部分を覆う。活性領域３１の、薄膜金属層１６が配置された部分は、パッシベーション膜１８に覆われていない。
すなわち、パッシベーション膜１８の開口部１８ａに、薄膜金属層１６が露出されている。パッシベーション膜１８の開口部１８ａは、例えば略矩形状の平面形状であってもよいし（図１）、金属電極１２と略同じ平面形状であってもよい（図２）。また、パッシベーション膜１８の開口部１８ａ，１８ａ’は、金属電極１２よりも表面積が小さい。図１，２には、パッシベーション膜１８の開口部１８ａ，１８ａ’を破線で示す。
パッシベーション膜１８の開口部１８ａ，１８ａ’は可能な限り広いことが好ましい。その理由は、次の通りである。薄膜金属層１６の表面積を広げて、金属電極１２と薄膜金属層１６との接合面積を、ボンディングワイヤ２２と薄膜金属層１６との接合面積よりも広くすることができるからである。金属電極１２と薄膜金属層１６とは超音波を用いて接合される。金属電極１２と薄膜金属層１６との間には薄膜金属層の接合部１９を備え、金属電極１２と薄膜金属層１６との接合面積を広くすることによって、薄膜金属層１６が金属電極１２から剥離することを抑制することができる。
また、パッシベーション膜１８の開口部１８ａ，１８ａ’を広くすることで、薄膜金属層１６を形成する際に、パッシベーション膜１８の開口部１８ａ，１８ａ’に露出された金属電極１２の表面に、薄膜金属層１６の材料となる金属片４１やリボンワイヤ４２，４２’を載置しやすくなる。このため、表面電極１１の総厚さｔ０（＝ｔ１＋ｔ２）を厚くしやすくなる。これによって、スパッタリングのみで表面電極１１を同じ総厚さｔ０にする場合と比べて、表面電極１１の総厚さｔ０を容易に厚くすることができる。
パッシベーション膜１８の開口部１８ａ，１８ａ’の開口端から、活性領域３１とエッジ終端領域３２との境界までの距離ｗ３は、例えば１０μｍ以上２００μｍ以下程度であってもよく、好ましくは５０μｍ以下程度であることがよい。その理由は、表面電極１１の抵抗（シート抵抗）を低減し、半導体素子２１の活性領域３１の面積に見合ったオン抵抗の低減ができるからである。
パッシベーション膜１８の厚さｔ３は、例えば、５μｍ以上１００μｍ以下程度であってもよく、好ましくは２０μｍ以下程度であることがよい。その理由は、半導体素子２１の表面保護の効果を得るにはパッシベーション膜１８の厚さｔ３は厚い方が良い。しかしながら、パッシベーション膜１８の厚さｔ３が厚くなると半導体素子２１に大きな応力がかかり、応力によって半導体素子２１の特性が悪化するなどの影響を及ぼす可能性があるからである。
半導体基板１０の裏面の全面にわたって、半導体素子２１のドレイン電極１４が設けられている。半導体素子２１のドレイン電極１４がはんだ層２３を介して実装基板２４に接合されることで、半導体素子２１が実装基板２４のおもて面上に実装される。はんだ層２３に代えて、半導体素子２１のドレイン電極１４が導電性接着剤により実装基板２４に接合されていてもよい。
実装基板２４は、例えば、リードフレームであり、リードフレームのダイパッド上に半導体素子１がはんだ層、または導電性接着剤で接合されている。また、実装基板２４は、例えば、セラミックス基板の両面それぞれに例えば銅箔による導電性板により回路パターンが形成されたＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）基板であってもよく、実装基板２４の周縁には、ケースが接着されている。実装基板２４は、例えば、内部にアルミニウムからなる板状の金属層を有する金属ベース基板であってく、実装基板２４の周縁には、ケースが接着されている。
ボンディングワイヤ２２の一端はワイヤボンディングにより薄膜金属層１６に接合され、他端はワイヤボンディングによりリードフレームのリード２５（図７参照）に接合されている。ボンディングワイヤ２２は、例えばニッケル（Ｎｉ）を含むアルミニウム合金ワイヤである。ボンディングワイヤ２２の径ｗ１は、例えば１００μｍ以上５００μｍ以下程度であり、可能な限り大きいことがよい。
ボンディングワイヤ２２を大径化することで、ボンディングワイヤ２２と薄膜金属層１６との接合面積が増えるため、半導体素子２１の電流経路の抵抗が低くなり、半導体素子２１のオン抵抗を低減させることができる。薄膜金属層１６とリード２５との間に、複数のボンディングワイヤ２２が並列に接続されていてもよいが、半導体素子２１のオン抵抗低減には、大きい径ｗ１のボンディングワイヤ２２を少ない本数で接続することがよい。
ボンディングワイヤ２２の接合部２２ａは、ワイヤボンディングにより薄膜金属層１６に圧着されることで押し潰されている。これによって、ボンディングワイヤ２２の接合部２２ａは、ボンディングワイヤ２２の径ｗ１に対して１．５倍以上２倍以下程度の幅ｗ２に広がっている（図３）。実装基板２４とリード２５との間には、半導体素子２１およびボンディングワイヤ２２を覆うように、エポキシ樹脂などの熱硬化性の樹脂で覆われている。なお、実装基板２４にケースが接着されている場合は、ケースと実装基板との間に半導体素子２１およびボンディングワイヤ２２を覆うように、エポキシ樹脂などの封止材が充填されている。
次に、半導体素子２１の断面構造について説明する。図５は、図４の半導体素子（半導体チップ）の活性領域を拡大して示す断面図である。図５に示すように、半導体素子２１は、半導体基板１０のおもて面に複数の単位セル（素子の構成単位）１５を備える。半導体素子２１の単位セル１５は、半導体基板１０のおもて面側に、ｐ型ベース領域２、ｎ+型ソース領域３、ｐ+型コンタクト領域４およびトレンチゲート部５からなる一般的なトレンチゲート構造を備える。
すべての単位セル１５は、同一のトレンチゲート構造を備える。トレンチゲート部５は、ゲートトレンチ６、ゲート絶縁膜７およびゲート電極８で構成される。トレンチゲート部５は、半導体基板１０のおもて面に平行な方向に並列に配置されている。隣り合うトレンチゲート部５の中心間の各部で、半導体素子２１の１つの単位セル１５が構成される。ゲートトレンチ６は、半導体基板１０のおもて面から所定深さに達する。ゲート電極８は、ゲートトレンチ６の内部にゲート絶縁膜７を介して設けられている。
隣り合うゲートトレンチ６間（メサ領域）に、ｐ型ベース領域２、ｎ+型ソース領域３およびｐ+型コンタクト領域４がそれぞれ選択的に設けられている。ｎ+型ソース領域３およびｐ+型コンタクト領域４は、半導体基板１０のおもて面とｐ型ベース領域２との間に、ｐ型ベース領域２に接して設けられている。ｎ+型ソース領域３およびｐ+型コンタクト領域４は、半導体基板１０のおもて面に露出されている。
ｐ型ベース領域２およびｎ+型ソース領域３は、ゲートトレンチ６の側壁において、ゲート絶縁膜７を挟んでゲート電極８に対向する。半導体基板１０のおもて面からｐ型ベース領域２よりも深い位置に、ｐ型ベース領域２に接して、ｎ-型ドリフト領域１が設けられている。半導体素子２１のオン時、ｐ型ベース領域２の、ｎ-型ドリフト領域１とｎ+型ソース領域３とに挟まれた部分に、ｎ型の反転層（チャネル）が形成される。
半導体基板１０のおもて面上には、表面電極１１が設けられている。表面電極１１は、金属電極１２および薄膜金属層１６を順に積層した積層構造を有する。金属電極１２は、層間絶縁膜９のコンタクトホールを埋め込むように、活性領域３１のほぼ全面に設けられている。金属電極１２には、コンタクトホールを介して、半導体素子２１のすべての単位セル１５のｎ+型ソース領域３およびｐ+型コンタクト領域４が電気的に接続されている。
薄膜金属層１６は、金属電極１２の表面に設けられている。半導体素子２１がパッケージ（不図示）に実装されたときに、半導体素子２１の薄膜金属層１６にボンディングワイヤ２２が接合される。薄膜金属層１６は、ボンディングワイヤ２２を介してリードフレームのリード２５（図７参照）に電気的に接続される。ボンディングワイヤ２２の、薄膜金属層１６との接合部２２ａは、深さ方向に、半導体素子２１の一部（ここでは２つ）の単位セル１５に対向する。
次に、半導体素子２１を実装した半導体装置２０のオン抵抗について説明する。半導体素子２１のオン時、各単位セル１５のドレイン・ソース間を流れる電流Ｉ１は、ドレイン電極１４からｎ+型ドレイン領域１３、ｎ-型ドリフト領域１、ｎ型の反転層（チャネル）およびｎ+型ソース領域３を通って金属電極１２へ流れ込む。このように単位セル１５のドレイン・ソース間に流れる電流Ｉ１の電流値は、すべての単位セル１５で等しい。
この電流Ｉ１は、金属電極１２へ伝わり、金属電極１２および薄膜金属層１６を通ってボンディングワイヤ２２からリード２５へと流れる。図５には、ドレイン・ソース間に流れる電流Ｉ１の電流値がすべての単位セル１５で等しいことを同じ幅の矢印で示している。また、半導体基板１０内から金属電極１２へ流れ込んだ電流および金属電極１２から薄膜金属層１６に流れ込んだ電流をそれぞれ符号Ｉ２，Ｉ３で示す。
半導体素子２１の単位セル１５あたりのオン抵抗Ｒsiは、同一のメサ領域内においてゲートトレンチ６に沿った部分に形成されるチャネル抵抗Ｒchを並列接続した合成抵抗と、ｎ-型ドリフト領域１の不純物濃度で決まる基板抵抗Ｒsubと、を直列接続した合成抵抗である。この合成抵抗で、半導体素子２１の単位セル１５あたりのドレイン・ソース間に流れる電流Ｉ１の電流値が決まる。
半導体素子２１のすべての単位セル１５は同じ構造を備えるため、同じオン抵抗Ｒsiを有する。半導体素子２１の複数の単位セル１５のうち、ボンディングワイヤ２２の接合部２２ａに深さ方向に対向する単位セル（直下の単位セル。ここでは２つ）１５ａから表面電極１１内へ流れ込む電流Ｉａは半導体基板１０からボンディングワイヤ２２の接合部２２ａへ向かって半導体基板１０のおもて面に垂直（縦方向）に流れる。
したがって、直下の単位セル１５ａを流れる電流Ｉａの電流値は、表面電極１１を通過してもほぼ変化しない。直下の単位セル１５ａを流れる電流Ｉａの電流経路の抵抗値Ｒａは、単位セル１５あたりのオン抵抗Ｒsiと、金属電極１２の、単位セル１５あたりのシート抵抗Ｒ０（枠１２ａで囲む部分）と、薄膜金属層１６の、単位セル１５あたりのシート抵抗Ｒ１（枠１６ａで囲む部分）と、の総和となる（Ｒａ＝Ｒsi＋Ｒ０＋Ｒ１）。
一方、直下の単位セル１５ａから例えば３つ分だけ離れた単位セル１５ｂを流れる電流Ｉｂの電流経路の抵抗値Ｒｂは、単位セル１５あたりのオン抵抗Ｒsiと、金属電極１２の、単位セル１５あたりのシート抵抗Ｒ０（枠１２ｂで囲む部分）と、薄膜金属層１６の、単位セル１５あたりのシート抵抗Ｒ１の３つ分（枠１６ｂで囲む部分）と、の総和となる（Ｒｂ＝Ｒsi＋Ｒ０＋Ｒ１×３）。
このように直下の単位セル１５ａから離れた単位セル１５ｂを流れる電流Ｉｂは、当該単位セル１５ｂからボンディングワイヤ２２の接合部２２ａへ向かって、薄膜金属層１６内を半導体基板１０のおもて面に平行な方向（横方向）に流れるため、上式のように、薄膜金属層１６内を横方向に流れた分だけ、薄膜金属層１６のシート抵抗Ｒ１の影響を受けるが、直下の単位セル１５ａを流れる電流Ｉａの電流経路の抵抗値Ｒａとほぼ同じ抵抗値となる。
その理由は、上述したように薄膜金属層１６のシート抵抗Ｒ１が金属電極１２のシート抵抗Ｒ０に比べて微小であることで（Ｒ０≫Ｒ１）、薄膜金属層１６のシート抵抗Ｒ１の影響を受けにくく、薄膜金属層１６内に電流Ｉ３が均一に流れるからである。また、薄膜金属層１６の厚さｔ２を厚くすることで、金属電極１２および薄膜金属層１６からなる表面電極１１全体のシート抵抗も低くなるため、従来構造（図１４，１５）よりも金属電極１２内においても電流Ｉ２を均一に流すことができる。
半導体素子２１が実装された半導体装置２０のオン抵抗は、金属電極１２、薄膜金属層１６、ボンディングワイヤ２２およびリード２５でそれぞれ発生する抵抗の総和と、半導体素子２１自体のオン抵抗Ｒsiと、の総和であるが、上述したように金属電極１２および薄膜金属層１６からなる表面電極１１のシート抵抗の影響を受けにくい。このため半導体素子２１が実装された半導体装置２０のオン抵抗を従来構造よりも低減させることができる。
次に、実施の形態１にかかる半導体装置２０の製造方法について説明する。図６は、実施の形態１にかかる半導体装置の製造方法で用いる材料の一例を示す断面図である。図６には、半導体素子２１の薄膜金属層１６となる金属片４１を示す。図７は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。
まず、半導体基板１０の内部に所定領域を形成する。次に、スパッタリングにより、半導体基板１０のおもて面および裏面にそれぞれ金属電極１２およびドレイン電極１４を形成する。ここまでの工程により、おもて面および裏面にそれぞれスパッタリングにより金属電極１２およびドレイン電極１４が形成された半導体素子（半導体チップ）２１が作製される（図１，２，５参照）。
次に、半導体素子２１のおもて面の全面をパッシベーション膜１８で覆う。次に、パッシベーション膜１８に開口部１８ａを形成し、金属電極１２の一部を露出させる。パッシベーション膜１８の開口部１８ａには、薄膜金属層１６の形成領域に対応する部分を露出させる。パッシベーション膜１８の開口部１８ａは、後述する金属片４１の側面４１ｂがパッシベーション膜１８に接触しない開口幅とする。
例えば、パッシベーション膜１８の開口部１８ａを、薄膜金属層１６よりも表面積が若干広く、薄膜金属層１６と同じ矩形状の平面形状で開口する。次に、半導体素子２１の裏面のドレイン電極１４を、はんだ層２３を介して実装基板２４に接合することにより、半導体素子２１を実装基板２４に実装する。
次に、半導体素子２１のパッシベーション膜１８の開口部１８ａに露出された金属電極１２上に、一方の平坦面４１ａを金属電極１２側にして金属片４１（図６）を載置する。この金属片４１は、半導体素子２１の薄膜金属層１６（図１，２，５）と同じ材料で形成された、薄膜金属層１６と同じ厚さｔ２および薄膜金属層１６と同じ平面形状の平坦面４１ａを有する金属箔である。
次に、超音波接合装置のツール５１を金属片４１の平坦面４１ａに接触させて、金属片４１を金属電極１２に押し付ける。次に、ツール５１を介して金属片４１に超音波振動を加えて、金属片４１を発熱させ、かつ金属片４１を金属電極１２に叩きつけることで、金属片４１を金属電極１２に圧着させる。この金属片４１を金属電極１２に接合するための超音波接合は、後述する金属片４１にボンディングワイヤ２２を接合するワイヤボンディングよりも低い超音波エネルギーで行う。
金属片４１と金属電極１２との接合面積は、少なくとも金属片４１と後述するボンディングワイヤ２２との接合面積よりも大きくする。好ましくは、金属片４１の平坦面４１ａの全面が金属電極１２に接合されることがよい。例えば、図７に示すように、金属片４１の平坦面４１ａの全面に接触して、当該金属片４１の平坦面４１ａの全面に超音波振動を加えることが可能なツール５１を用いればよい。この金属電極１２上に接合された金属片４１が薄膜金属層１６となる。
次に、ワイヤボンディング装置のクランパー（不図示）にボンディングワイヤを通し、端部を露出させた状態でボンディングワイヤをクランパーで保持する。ボンディングワイヤは、所定の直径を有する金属細線である（例えば図１７参照）。次に、金属片４１の所定位置（例えば中央部）にボンディングワイヤの端部を接触させる。このとき、ボンディングワイヤの位置はクランパーにより維持される。
次に、ワイヤボンディング装置のツール（不図示）をボンディングワイヤ２２の端部に接触させて、ボンディングワイヤの端部を金属片４１に押し付ける。次に、ツールを介してボンディングワイヤの端部に超音波振動を加えて、ボンディングワイヤ２２の端部を発熱させ、かつボンディングワイヤの端部を薄膜金属層１６に応力を加えることで、ボンディングワイヤの端部を金属片４１に圧着させる（例えば図１８参照）。
このボンディングワイヤを金属片４１に接合するためのワイヤボンディングにより、金属片４１と金属電極１２と接合面内のうち、金属片４１とボンディングワイヤとの接合部に深さ方向に対向する部分で、金属片４１と金属電極１２との接合強度が高くなる。
次に、ボンディングワイヤに対するクランパーの位置を移動させ、ボンディングワイヤをループ状にして実装基板２４からの高さを確保した状態で、リード２５にボンディングワイヤの一部を接触させる。次に、金属片４１へのワイヤボンディングと同様に、ボンディングワイヤとリード２５とを接合する。その後、金属片４１とリード２５とを電気的に接続するループ状の部分（図１，２，５のボンディングワイヤ２２に相当）を残してボンディングワイヤを切断することで、半導体装置２０が完成する。
以上、説明したように、実施の形態１によれば、スパッタリングにより形成される金属電極の表面に、金属片またはリボンワイヤの切断片を材料とした薄膜金属層は超音波を用いて接合する。これにより、半導体素子の表面電極が、スパッタリングにより形成した金属電極と、金属片を金属電極に超音波を用いて接合した薄膜金属層と、を順に積層した積層構造となる。これにより、スパッタリングにより形成する金属電極の厚さを変えることなく、半導体素子の表面電極の厚さを厚くすることができる。
また、半導体素子の表面電極の厚さが厚くなることで、表面電極の抵抗が低減される。この表面電極は、半導体素子の実装時にワイヤがボンディングされ、半導体素子を流れる電流の電流経路となる。このため、上述したように表面電極の抵抗が低減されることで、スパッタリング装置やドライエッチング装置等の能力や加工精度に依らず、かつ設計変更を伴わずに、半導体素子を実装した半導体装置のオン抵抗を低減させることができる。
また、実施の形態１によれば、表面電極の抵抗が低減されることで、表面電極に部分的に電流が集中することを抑制することができるため、半導体素子の発熱も抑制することができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の製造方法について説明する。図８は、実施の形態２にかかる半導体装置の構造途中の状態を示す断面図である。図９～１１は、実施の形態２にかかる半導体装置の構造途中の状態の別の一例を示す断面図である。図１２，１３は、実施の形態２にかかる半導体装置の製造方法で用いる材料の一例を示す断面図である。図１２，１３には、半導体素子２１の薄膜金属層１６となるリボンワイヤ４２，４２’を示す。
実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、薄膜金属層１６の材料を、薄膜金属層１６と同じ寸法の金属片に代えて、リボンワイヤ４２（図１２）を用いる点である。リボンワイヤ４２は、半導体素子２１の薄膜金属層１６（図１，２，５）と同じ材料で形成された、薄膜金属層１６と同じ厚さｔ２を有するリボン状の導電体である。実施の形態２にかかる半導体装置の構造は、実施の形態１にかかる半導体装置２０と同様である（図１～５）。
具体的には、実施の形態２にかかる半導体装置の製造方法においては、実施の形態１と同様に、半導体素子（半導体チップ）２１の作製、パッシベーション膜１８の形成、およびパッシベーション膜１８の開口部１８ａの形成を順に行う。次に、ワイヤボンディング装置のクランパー５２にリボンワイヤ４２（図１２）を通し、端部を露出させた状態でリボンワイヤ４２をクランパー５２で保持する。
次に、半導体素子２１のパッシベーション膜１８の開口部１８ａに露出された金属電極１２上に、クランパー５２によりリボンワイヤ４２を移動し、一方の平坦面４２ａを金属電極１２側にしてリボンワイヤ４２の端部４２ｃを載置する。次に、ワイヤボンディング装置のツール５１による超音波振動により、実施の形態１と同様に、リボンワイヤ４２の端部４２ｃを金属電極１２に接合（ボンディング）する。
そして、図８に示すように、リボンワイヤ４２の、金属電極１２に接合された端部４２ｃを金属電極１２上に残すように、金属電極１２に接合された端部４２ｃとクランパー５２との間でリボンワイヤ４２を切断する。このリボンワイヤ４２の、金属電極１２上に残る端部４２ｃが薄膜金属層１６となる。その後、金属電極１２上に残したリボンワイヤ４２（４２ｃ）に、実施の形態１と同様に、ボンディングワイヤ２２を接合することで、半導体装置２０が完成する。
リボンワイヤ４２の端部４２ｃを、ステッチボンディングにより金属電極１２に接合してもよい。この場合、図９，１０に示すように、製品完成後の薄膜金属層１６と金属電極１２との接合面よりも狭い面積でリボンワイヤ４２に接触するツール５１’を用いる。ツール５１’による超音波振動により、リボンワイヤ４２の端部４２ｃの一部を金属電極１２に接合ボンディングする。
そして、ツール５１’を移動させ、リボンワイヤ４２の端部４２ｃの、すでに金属電極１２に接合された部分に隣接する部分にツール５１’を接触させる。図９の符号５３は、ツール５１’の移動方向である。そして、ツール５１’による超音波振動により、さらに、リボンワイヤ４２の端部４２ｃの一部を金属電極１２に接合ボンディングする。このようにリボンワイヤ４２の端部４２ｃを一部分ずつ接合していくことを、製品完成後の薄膜金属層１６と金属電極１２との接合面の全面が接合されるまで行う。
次に、図１１に示すように、リボンワイヤ４２の、金属電極１２に接合された端部４２ｃを金属電極１２上に残すように、金属電極１２に接合された端部４２ｃとクランパー５２との間でリボンワイヤ４２を切断する。次に、金属電極１２上に残したリボンワイヤ４２（４２ｃ）に、実施の形態１と同様に、ボンディングワイヤ２２を接合することで、半導体装置２０が完成する。
図１３に示すように、実施の形態２にかかる半導体装置の製造方法において、切断箇所に例えばミシン目状の切断線４３が予め入ったリボンワイヤ４２’を用いてもよい。図１２，１３において、符号４２ａ，４２ａ’は、リボンワイヤ４２，４２’の平坦面である。符号４２ｂ、４２ｂ’は、それぞれリボンワイヤ４２，４２’の側面である。
以上、説明したように、実施の形態２によれば、半導体素子の表面電極を構成する薄膜金属層の材料として、金属片に代えて、リボンワイヤを用いたとしても、実施の形態１と同様の効果を得ることができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、半導体素子の素子構造は、仕様等に応じて種々設定される。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１ ｎ-型ドリフト領域
２ ｐ型ベース領域
３ ｎ+型ソース領域
４ ｐ+型コンタクト領域
５ トレンチゲート部
６ ゲートトレンチ
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ 半導体基板
１１ 表面電極
１２ 金属電極
１３ ｎ+型ドレイン領域
１４ ドレイン電極
１５，１５ａ，１５ｂ 半導体素子の単位セル
１６ 薄膜金属層
１７ ゲートパッド
１８ パッシベーション膜
１８ａ，１８ａ' パッシベーション膜の開口部
１９ 薄膜金属層の接合部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２２ａ ボンディングワイヤの接合部
２３ はんだ層
２４ 実装基板
２５ リード
３１ 活性領域
３２ エッジ終端領域
４１ 金属片
４１ａ 金属片の平坦面
４１ｂ 金属片の側面
４２，４２' リボンワイヤ
４２ａ，４２ａ’ リボンワイヤの平坦面
４２ｃ リボンワイヤの端部
４３ リボンワイヤの切断線
５１，５１' ワイヤボンディング装置のツール
５２ ワイヤボンディング装置のクランパー
Ｉ１～Ｉ３，Ｉａ，Ｉｂ 電流
Ｒ０ 金属電極のシート抵抗
Ｒ１ 薄膜金属層のシート抵抗
Ｒch チャネル抵抗
Ｒsub 基板抵抗
ｔ０ 表面電極の総厚さ
ｔ１ 金属電極の厚さ
ｔ２ 薄膜金属層の厚さ
ｔ３ パッシベーション膜の厚さ
ｗ１ ボンディングワイヤの径
ｗ２ ボンディングワイヤの接合部の幅
ｗ３ パッシベーション膜の開口端から、活性領域とエッジ終端領域との境界までの距離

Claims (16)

  1. 半導体基板に設けられた半導体素子と、
    前記半導体基板の第１主面に設けられ、前記半導体素子の所定領域と電気的に接続された表面電極と、
    前記半導体基板の第２主面を接合した実装基板と、
    一方の端部が前記表面電極に接合され、他方の端部が前記実装基板の導電体部に接合されたワイヤと、
    を備え、
    前記表面電極は、
    前記半導体基板の第１主面に設けられた金属電極と、
    前記金属電極の表面に設けられた、前記金属電極よりも導電性の高い金属層と、を順に積層した積層構造を有し、
    前記金属電極を覆う保護膜をさらに備え、
    前記金属層は、前記金属電極の、前記保護膜の開口部に露出する部分の表面に、前記保護膜から離れて設けられており、
    前記金属電極は、アルミニウム合金層であり、
    前記金属層は、アルミニウム層、または、前記金属電極および前記ワイヤよりもアルミニウムの含有量の多いアルミニウム合金層であり、
    前記ワイヤは、アルミニウム合金ワイヤであることを特徴とする半導体装置。
  2. 前記金属層の厚さは、５μｍ超５０μｍ以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属層の厚さは、前記ワイヤの径の１／５以下の厚さであることを特徴とする請求項２に記載の半導体装置。
  4. 前記金属電極に覆われた、前記半導体素子の活性領域と、
    前記半導体基板に設けられて前記活性領域の周囲を囲む終端領域と、をさらに備え、
    前記開口部の開口端から前記活性領域と前記終端領域との境界までの距離は、１０μｍ以上２００μｍ以下であることを特徴とする請求項１に記載の半導体装置。
  5. 前記表面電極の厚さは５μｍ以上であることを特徴とする請求項１～４のいずれか一つに記載の半導体装置。
  6. 前記金属層の厚さは、前記金属電極の厚さよりも厚いことを特徴とする請求項１～５のいずれか一つに記載の半導体装置。
  7. 前記金属層は、前記金属電極よりも表面積が小さく、かつ前記金属電極よりも柔らかいことを特徴とする請求項１～６のいずれか一つに記載の半導体装置。
  8. 前記実装基板はリードフレームのダイパッドであり、
    前記実装基板の導電体部はリードフレームのリード部であることを特徴とする請求項１に記載の半導体装置。
  9. 半導体基板に半導体素子を形成する第１工程と、
    前記半導体基板の第１主面に、前記半導体素子の所定領域と電気的に接続された表面電極を形成する第２工程と、
    前記半導体基板の第２主面を実装基板に接合する第３工程と、
    ワイヤの一方の端部を前記表面電極にボンディングし、他方の端部を前記実装基板の導電体部にボンディングする第４工程と、
    を含み、
    前記第２工程は、
    前記表面電極として、スパッタリングにより、前記半導体基板の第１主面に金属電極を形成する第５工程と、
    前記表面電極として、前記金属電極の表面に、前記金属電極よりも導電性の高い金属層を接合する第６工程と、を行い、
    前記第５工程の後、前記第６工程の前に、
    前記金属電極を保護膜で覆う工程と、
    前記保護膜に開口部を形成し、当該開口部に前記金属電極の一部を露出させる工程と、
    を含み、
    前記第６工程では、前記金属電極の、前記開口部に露出する部分の表面に、前記保護膜から離して前記金属層を接合し、
    前記金属電極は、アルミニウム合金層であり、
    前記金属層は、アルミニウム層、または、前記金属電極および前記ワイヤよりもアルミニウムの含有量の多いアルミニウム合金層であり、
    前記ワイヤは、アルミニウム合金ワイヤであることを特徴とする半導体装置の製造方法。
  10. 前記表面電極の厚さは５μｍ以上よりも厚いことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第６工程では、前記金属層を超音波により接合することを特徴とする請求項９または１０に記載の半導体装置の製造方法。
  12. 前記第６工程では、前記金属電極の、前記開口部に露出する部分の表面に、前記金属層と同じ寸法の金属片を載置し、当該金属片を超音波により接合することで、前記金属層を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記第６工程では、
    前記金属電極の、前記開口部に露出する部分の表面に、前記金属層と同じ厚さのリボンワイヤの端部を載置し、当該リボンワイヤの端部をワイヤボンディングする工程と、
    前記リボンワイヤを切断して、前記リボンワイヤの、前記金属電極にボンディングされた部分を前記金属層として前記金属電極の表面に残す工程と、を行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 前記金属層の厚さは、前記金属電極の厚さよりも厚いことを特徴とする請求項９～１３のいずれか一つに記載の半導体装置の製造方法。
  15. 前記金属層は、前記金属電極よりも表面積が小さく、かつ前記金属電極よりも柔らかいことを特徴とする請求項９～１４のいずれか一つに記載の半導体装置の製造方法。
  16. 前記実装基板はリードフレームのダイパッドとし、
    前記実装基板の導電体部はリードフレームのリード部とすることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2019005565A 2019-01-16 2019-01-16 半導体装置および半導体装置の製造方法 Active JP7383881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019005565A JP7383881B2 (ja) 2019-01-16 2019-01-16 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019005565A JP7383881B2 (ja) 2019-01-16 2019-01-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020113721A JP2020113721A (ja) 2020-07-27
JP7383881B2 true JP7383881B2 (ja) 2023-11-21

Family

ID=71668311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019005565A Active JP7383881B2 (ja) 2019-01-16 2019-01-16 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7383881B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181210A1 (ja) * 2022-03-23 2023-09-28 三菱電機株式会社 半導体装置及びその製造方法並びに電力変換装置
WO2024029286A1 (ja) * 2022-08-03 2024-02-08 ローム株式会社 半導体装置、および、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2013004779A (ja) 2011-06-17 2013-01-07 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
US20130249082A1 (en) 2012-03-22 2013-09-26 Siliconware Precision Industries Co., Ltd. Conductive bump structure on substrate and fabrication method thereof
WO2016063744A1 (ja) 2014-10-20 2016-04-28 三菱電機株式会社 パワーモジュール
JP2017034212A (ja) 2015-08-06 2017-02-09 株式会社日立製作所 半導体装置、半導体装置の製造方法、および電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2013004779A (ja) 2011-06-17 2013-01-07 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
US20130249082A1 (en) 2012-03-22 2013-09-26 Siliconware Precision Industries Co., Ltd. Conductive bump structure on substrate and fabrication method thereof
WO2016063744A1 (ja) 2014-10-20 2016-04-28 三菱電機株式会社 パワーモジュール
JP2017034212A (ja) 2015-08-06 2017-02-09 株式会社日立製作所 半導体装置、半導体装置の製造方法、および電力変換装置

Also Published As

Publication number Publication date
JP2020113721A (ja) 2020-07-27

Similar Documents

Publication Publication Date Title
JP4248953B2 (ja) 半導体装置およびその製造方法
JP4989437B2 (ja) 半導体装置の製造方法
EP2209142B1 (en) Semiconductor device and manufacturing method thereof
JP2008294384A (ja) 半導体装置
TW200947651A (en) Semiconductor device
JP4746061B2 (ja) 半導体装置
US12040301B2 (en) Semiconductor device
JP5271778B2 (ja) 半導体装置の製造方法
JP7383881B2 (ja) 半導体装置および半導体装置の製造方法
JP7334435B2 (ja) 半導体装置および半導体装置の検査方法
JP2013016837A (ja) 半導体装置
JP7231382B2 (ja) 半導体装置
JP5553766B2 (ja) 半導体装置とその製造方法
JP5098630B2 (ja) 半導体装置及びその製造方法
JP4293272B2 (ja) 半導体装置
JP5665206B2 (ja) 半導体装置
JP2005251905A (ja) 半導体装置
WO2022153902A1 (ja) 半導体装置
WO2022080081A1 (ja) 半導体装置
WO2021177034A1 (ja) 半導体装置
WO2021235020A1 (ja) パワー半導体素子
JP2015019115A (ja) 半導体装置
JP5512845B2 (ja) 半導体装置
JP5388235B2 (ja) 半導体装置
JP2016040839A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R150 Certificate of patent or registration of utility model

Ref document number: 7383881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150