JP2001102482A - 半導体集積回路およびそのテスト方法 - Google Patents

半導体集積回路およびそのテスト方法

Info

Publication number
JP2001102482A
JP2001102482A JP27638499A JP27638499A JP2001102482A JP 2001102482 A JP2001102482 A JP 2001102482A JP 27638499 A JP27638499 A JP 27638499A JP 27638499 A JP27638499 A JP 27638499A JP 2001102482 A JP2001102482 A JP 2001102482A
Authority
JP
Japan
Prior art keywords
pad
integrated circuit
test
semiconductor integrated
needle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27638499A
Other languages
English (en)
Inventor
Takahiro Saeki
隆宏 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27638499A priority Critical patent/JP2001102482A/ja
Publication of JP2001102482A publication Critical patent/JP2001102482A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 専用のコンタクト治具を用いることなくパッ
ドを傷付けないでテストを行う。 【解決手段】 テスト時にプローブカードのニードルの
先端が接触可能なパッド18の位置に開口部14を形成
し、この開口部14の底に、再配線層16およびパッド
18に電気的に接続された電極17を設ける。テスト時
には、通常のプローブカードのニードルを開口部14に
挿入して、先端を電極17に接触させる。こうして、専
用の治具を用いることなく、従来からウェハのテストで
通常に用いられているプローブカードを用いて、且つ、
バンプ15やパッド18を傷付けることなく、ウェハレ
ベルCSP11のテストを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体集積回路
およびそのテスト方法に関する。
【0002】
【従来の技術】近年、デバイスサイズは縮小する傾向に
あり、デバイス完成品のサイズがチップサイズより若干
大きいチップサイズパッケージ(以下、CSPと略称す
る)と呼ばれるパッケージが主流になりつつある。ま
た、最近においては、パッケージング技術の進歩によっ
て、デバイス完成品のサイズがチップサイズに等しいウ
ェハレベルCSPが開発され、徐々に世の中に浸透しつ
つある。
【0003】従来、上記ウェハレベルCSPの半導体集
積回路のテスト装置として、特開平6‐27143号公
報(ダイソートテスト装置)がある。このテスト装置にお
いては、図8に示すように、ウェハレベルCSP本体1
の半田バンプ2に直接接触するプロービングニードル3
を有する専用のテスト治具を用意し、半田バンプ2に直
接コンタクトを行うことでテストを実施している。特
に、最近の技術であるチップスケールのCSPにおいて
は、ウェハ状態でテストを行う必要があることから、コ
ンタクト用のテスト治具には半田ボールを傷つけない等
の特別の配慮が必要である。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来のダイソートテスト装置においては、プロービングニ
ードル3による半田バンプ2に対するコンタクト方法を
取るために、半田バンプ2に確実なコンタクトを保つ際
に半田バンプ2の最も品質に影響のある頂上部に傷を付
けてしまい、これによって、半田バンプ2の信頼性を低
下させる場合があるという問題がある。
【0005】また、上記半田バンプ2に直接コンタクト
するために専用の治具を作製する必要があり、従来の治
具を使うことができないという問題もある。
【0006】そこで、この発明の目的は、ウェハレベル
CSPをテストするに際して、専用のコンタクト治具を
用いることなくパッドを傷付けないでテストが可能な半
導体集積回路、および、そのテスト方法を提供すること
にある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、アッセンブリが完了した状態の半導
体集積回路であって、半導体チップと、上記半導体チッ
プのパッドに接続された再配線層と、上記半導体チップ
を封止する封止用絶縁層と、上記半導体チップのパッド
上における封止用絶縁層に穿たれて上記パッドあるいは
再配線層を露出させる開口部を備えたことを特徴として
いる。
【0008】上記構成によれば、半導体チップのパッド
上における封止用絶縁層に、上記パッドあるいは再配線
層を露出させる開口部が形成されている。したがって、
テスト時に、従来からウェハテストに使用されているプ
ローブカードを用い、コンタクト用のニードルを上記開
口部に挿入して上記パッドあるいは再配線層にコンタク
トすることができる。
【0009】また、上記第1の発明の半導体集積回路
は、上記開口部の底部に設けられて、上記パッドあるい
は再配線層の少なくとも何れか一方と電気的に接続され
る第2のパッドを備えることが望ましい。
【0010】上記構成によれば、上記開口部の底部には
第2のパッドが設けられている。したがって、上記半導
体チップのパッドや再配線層が外部に露出して腐食した
り、上記プローブカードのニードルによって傷付けられ
たりすることが防止される。
【0011】また、上記第1の発明の半導体集積回路
は、上記第2のパッドを、上記再配線層よりも腐食しに
くい材料で構成することが望ましい。
【0012】上記構成によれば、上記第2のパッドは上
記再配線層よりも腐食しにくい材料で構成されている。
したがって、コンタクト部分が腐食することはなく、安
定してテストが行われる。
【0013】また、第2の発明は、第1の発明の半導体
集積回路のテスト方法であって、プローブカードのニー
ドルを上記半導体集積回路の開口部に挿入し、上記ニー
ドルの先端を,上記開口部内のパッドあるいは再配線層
に直接または上記第2のパッドを介して間接に接触させ
ることを特徴としている。
【0014】上記構成によれば、コンタクト用のニード
ルを開口部内のパッドあるいは再配線層に直接または上
記第2のパッドを介して間接に接触してテストが行われ
る。したがって、上記再配線層に接続されるバンプに対
して上記ニードルを接触させる必要がなく、上記バンプ
に傷が付くことが回避される。また、従来からウェハテ
ストに使用されているプローブカードをそのまま使用す
ることができ、専用の治具を用意する必要がない。
【0015】また、第3の発明は、アッセンブリが完了
した状態の半導体集積回路のテスト方法であって、半導
体チップを封止している封止用絶縁層の底面に露出した
再配線層の端部にプロービング用ニードルの先端を接触
させて上記半導体チップのテストを行い、その後に、上
記露出した再配線層の端部にバンプを形成することを特
徴としている。
【0016】上記構成によれば、バンプを形成する前
に、ニードルを用いた簡易的なコンタクト方法でテスト
が行われる。こうして、テスト終了後に上記バンプを形
成することによって、テストによる上記バンプへの傷付
けが皆無になる。
【0017】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 <第1実施の形態>図1は、本実施の形態の半導体集積
回路装置としてのウェハレベルCSPの外観図である。
また、図2は、図1におけるA‐A矢視断面を含む要部
断面拡大図である。
【0018】図1および図2において、11はウェハレ
ベルCSPであり、12はウェハレベルCSP11を構
成する半導体集積回路のチップであり、13は封止用の
絶縁層である。また、14はウェハレベルCSP11を
テストするための開口部、15は半田バンプ、16は半
田バンプ15までの再配線層、17はコンタクト用の電
極、18はチップ12のパッドである。
【0019】上記構成のウェハレベルCSP11におい
ては、パッド18は一定の間隔で形成されており、各パ
ッド18上にはニードルのコンタクト用の電極17が形
成されている。したがって、ウェハレベルCSP11の
テストを行う際には、開口部14に、従来より用いられ
ているプローブカードのニードルを挿入し、電極17に
接触させて行うことが可能になるのである。
【0020】次に、上記構成を有するウェハレベルCS
P11の製造方法について詳細に説明する。図3は、ウ
ェハレベルCSP11の製造工程を示す図である。ウェ
ハレベルCSP11を形成する前のチップ12には、図
3(a)に示すように、プロービングの対象となるパッド
18が形成されている。
【0021】先ず、図3(b)に示すように、上記チップ
12上に絶縁フィルム21を被せ、パッド18の個所に
孔を形成してパッド18を露出させる。尚、絶縁フィル
ム21としてはポリイミドフィルムを用いる。次に、図
3(c)に示すように、絶縁フィルム21上におけるパッ
ド18用の孔から半田バンプ15を形成する位置まで
に、銅で再配線層16を形成する。この再配線層16
は、蒸着法によって形成する。
【0022】次に、図3(d)に示すように、上記再配線
層16における半田バンプ15の形成位置上に、半田バ
ンプ15と再配線層16とを接続するためのポスト22
を形成する。このポスト22は銅等で形成される。次
に、絶縁フィルム21および再配線層16上に樹脂23
を流し込んで、封止を行うと共に、チップ12の底面を
形成する。この樹脂23は、一般的にIC(集積回路)の
封止樹脂として用いられるエポキシ系の樹脂を用いる。
尚、樹脂23の厚みは500μm程度とする。その後、
樹脂23におけるパッド18の位置に、再配線層16に
達するテスト用の開口部14を形成する。
【0023】次に、図3(f)に示すように、上記ポスト
22上に接続用の電極として半田バンプ15を形成す
る。こうして、ウェハレベルCSP11が完成する。
【0024】図4は、図3のようにして形成されて、図
1および図2に示すような構造を有するウェハレベルC
SP11のプローブカードによるテスト状態を示す。図
4において、プローブカード25における複数のニード
ル26が平行して設けられて互いに対向する二辺を有す
る矩形の穴27の中央部に、ウェハレベルCSP11を
位置させる。その際に、ウェハレベルCSP11におけ
る開口部14が設けられた二辺と穴27のニードル26
が設けられた二辺とを対向させる。そして、ウェハレベ
ルCSP11の開口部14にプローブカード25のニー
ドル26を挿入し、電極17に接触させることによって
テストを行うのである。
【0025】このように、上記ウェハレベルCSP11
の開口部14には、プローブカード25のニードル26
が挿入されて奥にある電極17に接触される。したがっ
て、開口部14の開口面積はパッド18の大きさ程度で
よく、具体的な開口面積は150μm×150μm程度で
よい。また、開口部14は、チップ12上のパッド18
と同位置に設けられている。したがって、他の位置に設
ける場合のように電極形成のための余分な面積等が必要
なく、開口部14を設けることによるデバイス面積への
影響を無くすことが可能になる。
【0026】上述したように、本実施の形態において
は、上記ウェハレベルCSP11において、テスト時に
通常のプローブカード25のニードル26先端が接触可
能なパッド18の位置に、ニードル26挿入用の孔であ
る開口部14を形成する。そして、この開口部14の底
に、バンプ15に接続された再配線層16の端部とパッ
ド18とを電気的に接続する電極17を設けている。
【0027】そして、上記ウェハレベルCSP11をテ
ストする場合には、通常のプローブカード25における
矩形の穴27の中央部にウェハレベルCSP11を位置
させて、開口部14にニードル26を挿入してニードル
26の先端を電極17に接触させるのである。
【0028】したがって、本実施の形態によれば、専用
の治具を用いることなく、従来からウェハのテストで通
常に用いられているプローブカード25を用いて、且
つ、バンプ15やパッド18を傷付けることなく、ウェ
ハレベルCSP11をテストできるのである。すなわ
ち、本実施の形態によれば、テストコストの削減に寄与
することができる。また、従来からの手馴れたテスト方
法を採用することによってテストの信頼性を向上できる
のである。
【0029】尚、図2に示すウェハレベルCSP11に
おいては、上記再配線層16として配線抵抗の低減を実
現するために「銅」を用いるが、「銅」は腐食しやすいとい
う欠点を有している。そこで、パッド18上に再配線層
16よりも腐食し難い「Al」や「Au」等を用いてニードル
コンタクト用の電極17を形成し、パッド18と再配線
層16とを電極17を介して接続するようにしている。
こうして、開口部14からは腐食しにくい電極17を露
出させて、電極17に対してプローブカードとのコンタ
クトを行うようにすることで、安定したテストを行うこ
とができるのである。但し、図3に示す製造工程におい
ては、上記パッド18に直接再配線層16を接続させ
て、製造工程の簡略化を実現している。
【0030】<第2実施の形態>図5および図6は、本
実施の形態におけるウェハレベルCSPのテスト状態を
示す。図5および図6に示すように、本実施の形態にお
けるウェハレベルCSP31に対するテストは、コンタ
クト用のニードル35を有する専用の簡易なコンタクト
用治具であるニードル基板34を用いて行う。すなわ
ち、ニードル基板34の表面から垂直に突出したニード
ル35の先端を、再配線層(図示せず)の先端に接続され
て封止用絶縁層の底面に設けられたバンプパッド33の
表面に直接接触させることによって行う。つまり、ニー
ドル35の先端でバンプを傷付けてしまうことを避ける
ために、バンプ取り付け前の状態においてテストを行う
のである。
【0031】そして、上記バンプパッド33に対するテ
ストが終了した後に、図7(a)に示すように、バンプパ
ッド33に半田バンプ36を取り付けて、半田バンプ3
6が正常に取り付けられたことを確認するためのテスト
を行うのである。このテストは、図7(a)に示すよう
に、出射される光ビームの径を絞ることが可能な発光装
置37で半田バンプ36に光ビームを照射することによ
って行う。その際に、図7(b)に示すように、半田バン
プ36が正常に取り付けられていない場合には、照射さ
れた光線は半田バンプ36の取り付けランド(バンプパ
ッド33)で正反射されて、受光装置38に入射される
ことになる。一方、半田バンプ36が正常に取り付けら
れている場合には、照射された光線は、図7(a)に示す
ように、半田バンプ36の表面で拡散反射されて、受光
装置38に入射されることになる。
【0032】したがって、上記半田バンプ36が正常に
取り付けられている場合には受光装置38による受光量
は少なく、半田バンプ36が取り付けられていない場合
には受光装置38による受光量が多いことになる。すな
わち、受光装置38による受光量の大小で、半田バンプ
36が正常に取り付いているか否かを判定できるのであ
る。
【0033】このように、本実施の形態においては、上
記ウェハレベルCSP31に対するテストを、半田バン
プ36取り付け前の状態において行うようにしている。
したがって、テスト用のニードル35の先端で半田バン
プ36に傷付けることを防止できる。さらに、半田バン
プ36取り付け後に発光装置37でバンプ36に光ビー
ムを照射することによって、半田バンプ36が正常に取
り付けられているか否かをテストするようにしている。
したがって、テスト後に半田バンプ36を取り付けた場
合のバンプ無しの状態を回避できるのである。尚、半田
バンプ36に対するテストは、上述のテスト方法に限定
されるものではない。要は、非接触状態で半田バンプ3
6の有無が判定できるテストであれば差し支えない。
【0034】
【発明の効果】以上より明らかなように、第1の発明の
半導体集積回路は、半導体チップのパッド上における封
止用絶縁層に穿たれて、上記パッドあるいは再配線層を
露出させる開口部を有しているので、テスト時に、コン
タクト用のニードルを上記開口部に挿入して半導体チッ
プの上記パッドあるいは再配線層にコンタクトすること
ができる。
【0035】したがって、上記半導体集積回路がウェハ
レベルパッケージであっても、テスト時に、上記再配線
層に接続されるバンプに対して上記ニードルを接触させ
る必要がない。したがって、上記バンプが傷付くことを
回避できる。また、従来からウェハテストに使用されて
いるプローブカードをそのまま使用することができ、ウ
ェハレベルパッケージ専用の治具を用意する必要がな
い。
【0036】すなわち、この発明によれば、テストコス
トの削減に寄与することができる。また、従来からの手
馴れたテスト方法を採用することによって、テストの信
頼性を向上できるのである。
【0037】また、上記第1の発明の半導体集積回路
は、上記開口部の底部に上記パッドあるいは再配線層の
少なくとも何れか一方と電気的に接続された第2のパッ
ドを備えれば、上記半導体チップのパッドや再配線層
が、外部に露出して腐食したり、上記プローブカードの
ニードルによって傷付けられることを防止できる。
【0038】また、上記第1の発明の半導体集積回路
は、上記第2のパッドを上記再配線層よりも腐食しにく
い材料で構成すれば、コンタクト部分が腐食することを
防止して、安定したテストを行うことができる。
【0039】また、第2の発明の半導体集積回路のテス
ト方法は、上記第1の発明の半導体集積回路をテストす
るに際して、プローブカードのニードルを上記半導体集
積回路の開口部に挿入し、上記ニードルの先端を、上記
開口部内のパッドあるいは再配線層に直接または上記第
2のパッドを介して間接に接触させるので、上記再配線
層に接続されるバンプに対して上記ニードルを接触させ
る必要がなく、上記バンプが傷付くことを回避できる。
また、従来からウェハテストに使用されているプローブ
カードをそのまま使用することができ、専用の治具を用
意する必要がない。
【0040】すなわち、この発明によれば、テストコス
トの削減に寄与することができる。また、従来からの手
馴れたテスト方法を採用することによって、テストの信
頼性を向上できるのである。
【0041】また、第3の発明の半導体集積回路のテス
ト方法は、半導体チップを封止している封止用絶縁層の
底面に露出した再配線層の端部にプロービング用ニード
ルの先端を接触させて上記半導体チップのテストを行
い、その後に、上記露出した再配線層の端部にバンプを
形成するので、テストによる上記バンプへの傷付けを皆
無にできる。
【0042】尚、本半導体集積回路のテスト方法におい
ては、テスト終了後に上記バンプを形成するので、半田
バンプのテスト(オープンテスト)を行うことができな
い。そこで、上記テスト終了後に、光学的手法を用いた
テストや画像認識法等を用いたテストの如き非接触テス
トによって半田バンプのテストを行う。
【図面の簡単な説明】
【図1】 この発明の半導体集積回路装置としてのウェ
ハレベルCSPの外観図である。
【図2】 図1におけるA‐A矢視断面を含む要部断面
拡大図である。
【図3】 図1に示すウェハレベルCSPの製造工程を
示す図である。
【図4】 図1に示すウェハレベルCSPのプローブカ
ードによるテスト状態を示す図である。
【図5】 図1とは異なるウェハレベルCSPに対する
テスト状態を示す図である。
【図6】 図5におけるニードル先端の拡大図である。
【図7】 半田バンプが正常に取り付けられたことを確
認するテストの説明図である。
【図8】 従来の半導体集積回路のテスト状態を示す図
である。
【符号の説明】
11,31…ウェハレベルCSP、12,32…チッ
プ、 13…絶縁層、14…開口部、
15,36…半田バンプ、16
…再配線層、 17…電極、18…
パッド、 21…絶縁フィルム、
22…ポスト、 23…樹脂、2
5…プローブカード、 26,35…ニー
ドル、33…バンプパッド、 34…ニ
ードル基板、37…発光装置、 3
8…受光装置。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 アッセンブリが完了した状態の半導体集
    積回路であって、 半導体チップと、 上記半導体チップのパッドに接続された再配線層と、 上記半導体チップを封止する封止用絶縁層と、 上記半導体チップのパッド上における封止用絶縁層に穿
    たれて、上記パッドあるいは再配線層を露出させる開口
    部を備えたことを特徴とする半導体集積回路。
  2. 【請求項2】 請求項1に記載の半導体集積回路におい
    て、 上記開口部の底部に設けられて、上記パッドあるいは再
    配線層の少なくとも何れか一方と電気的に接続された第
    2のパッドを備えたことを特微とする半導体装置。
  3. 【請求項3】 請求項2に記載の半導体集積回路におい
    て、 上記第2のパッドは、上記再配線層よりも腐食しにくい
    材料で構成されていることを特徴とする半導体集積回
    路。
  4. 【請求項4】 請求項1乃至請求項3の何れか一つに記
    載の半導体集積回路のテスト方法であって、 プローブカードのニードルを上記半導体集積回路の開口
    部に挿入し、 上記ニードルの先端を、上記開口部内のパッドあるいは
    再配線層に直接、または、上記第2のパッドを介して間
    接に接触させることを特徴とする半導体集積回路のテス
    ト方法。
  5. 【請求項5】 アッセンブリが完了した状態の半導体集
    積回路のテスト方法であって、 半導体チップを封止している封止用絶縁層の底面に露出
    した再配線層の端部にプロービング用ニードルの先端を
    接触させて上記半導体チップのテストを行い、 その後に、上記露出した再配線層の端部にバンプを形成
    することを特徴とする半導体集積回路のテスト方法。
JP27638499A 1999-09-29 1999-09-29 半導体集積回路およびそのテスト方法 Pending JP2001102482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27638499A JP2001102482A (ja) 1999-09-29 1999-09-29 半導体集積回路およびそのテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27638499A JP2001102482A (ja) 1999-09-29 1999-09-29 半導体集積回路およびそのテスト方法

Publications (1)

Publication Number Publication Date
JP2001102482A true JP2001102482A (ja) 2001-04-13

Family

ID=17568675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27638499A Pending JP2001102482A (ja) 1999-09-29 1999-09-29 半導体集積回路およびそのテスト方法

Country Status (1)

Country Link
JP (1) JP2001102482A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008284884A (ja) * 2008-09-01 2008-11-27 Canon Inc インクタンク及びインクジェットカートリッジ
US7508072B2 (en) * 2005-09-29 2009-03-24 Sanyo Electric Co., Ltd. Semiconductor device with pad electrode for testing and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508072B2 (en) * 2005-09-29 2009-03-24 Sanyo Electric Co., Ltd. Semiconductor device with pad electrode for testing and manufacturing method of the same
JP2008284884A (ja) * 2008-09-01 2008-11-27 Canon Inc インクタンク及びインクジェットカートリッジ

Similar Documents

Publication Publication Date Title
US5475236A (en) Semiconductor chip for mounting on a semiconductor package substrate by a flip-clip process
US7329899B2 (en) Wafer-level redistribution circuit
US6229319B1 (en) Chip carrier to allow electron beam probing and fib modifications
US7064445B2 (en) Wafer level testing and bumping process
US20060038172A1 (en) Apparatus and methods for wafer-level testing of the chip-scale semiconductor device packages
US5597737A (en) Method for testing and burning-in a semiconductor wafer
EP0577333B1 (en) Temporary connections for fast electrical access to electronic devices
JP5490425B2 (ja) 半導体チップの電気特性測定方法
TWI618217B (zh) 半導體裝置之製造方法
JP2006210438A (ja) 半導体装置およびその製造方法
JP2002090422A (ja) 半導体装置及びその製造方法
US6784556B2 (en) Design of interconnection pads with separated probing and wire bonding regions
US20180275169A1 (en) Apparatus for Super-Fine Pitch Integrated Circuit Testing and Methods of Constructing
US6395622B1 (en) Manufacturing process of semiconductor devices
JP2001102482A (ja) 半導体集積回路およびそのテスト方法
KR100600230B1 (ko) 납땜 볼용 접촉기
JPH0737929A (ja) 半導体集積回路装置
US7102371B1 (en) Bilevel probe
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
JPH1123616A (ja) 半導体デバイスの試験方法及び製造方法及び半導体デバイス
JP2002005957A (ja) コンタクトピン
KR20070056670A (ko) 반도체 웨이퍼 검사용 본딩 패드
JP2000294605A (ja) 半導体装置及びその試験装置、並びに試験方法
JPH0358426A (ja) Tab方式半導体装置
JPH01217931A (ja) フリップチップ