JPH01217931A - フリップチップ - Google Patents

フリップチップ

Info

Publication number
JPH01217931A
JPH01217931A JP63042051A JP4205188A JPH01217931A JP H01217931 A JPH01217931 A JP H01217931A JP 63042051 A JP63042051 A JP 63042051A JP 4205188 A JP4205188 A JP 4205188A JP H01217931 A JPH01217931 A JP H01217931A
Authority
JP
Japan
Prior art keywords
bumps
chip
alignment
bump
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63042051A
Other languages
English (en)
Inventor
Jun Morishita
順 森下
Hideyuki Hosoe
細江 英之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP63042051A priority Critical patent/JPH01217931A/ja
Publication of JPH01217931A publication Critical patent/JPH01217931A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフリップチップに関し、特に、当該フリップチ
ップのグローブ検査時および組立(実装)時の位置決め
を容易にし、かつ、実装後のその信頼性をモニタする技
術に関する。
〔従来の技術〕
半導体チップの外部接続端子を接続する技術の一つにス
リップチップ方式がある。
スリップチップとは、当該チップを裏返しにしてその表
面または基板に形成された接続端子を用いてボンディン
グする、いわゆるフェイスダウンボンディングすること
から与えられた呼称である。
本発明でいうフリップチップとは上記のごときボンディ
ング方法がとられる半導体チップをいう。
上記接続端子の形態としては、コンドロールドコラップ
ス・す70−ボンディング(CCB)と称される、8 
n −P bを用いて半球状のバンプ(突起電極)を形
成してなるものが良く知られている。
ところで、論理、機能の大規模化により、フリップチッ
プにおいて、必要となる電源および信号供給用の端子数
は増々増大している。上記問題を解決するため、半導体
チップの素子形成領域上に全面にわたってバンプを配置
する方式が用いられているが、かかる場合の半導体チッ
プ(スリップチップ)でのグローブ検査は、そのグロー
ブ針が交錯するために、上方向からの目視による、当該
チップとグローブ針の位置決め(アライメント)が不可
能に近い。
また、フリップチップをパッケージ基板上にフェイスダ
ウンボンディングにより実装する場合、一般に、ハーフ
ミラ一方式により顕微鏡を用いて位置決めするが、バン
プ数が多くなると、正確な位置決めが難しく、アライメ
ントに多大の時間を要したりする。
さらに、当該チップをこれと異なる熱膨張係数を持つ材
料から成るパッケージ基板上に実装した場合、チップ重
心からの距離が大きいバングはと、応力による疲労性不
良を招いてしまう。
なお、フリップチップのバングについて述べた文献の例
としては、MeGraw−Hill、 Inc 197
5年コピーライト「BASICINTEGRATEDC
IRCUIT  ENGINEERING(ベーシック
・インテグレーテッド・サーキット・エンジニアリング
)」第104〜107頁があげられる。
〔発明が解決しようとする線順〕
本発明はフリップチップの上記のごとき場合における位
置決めを容易にし、また、適当な位置決めがされている
かどうかを確認でき、さらに、実装後の不良発生の前兆
を予測して信頼性をモニアすることができる技術を提供
することを目的と1−たものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔線順を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明ではフリップチップにおいて、電源および信号用
バンプの周辺に、例えばチップの四隅に、例えば4個の
、位置合せ用のバングを設ける。
そして、好ましい実施態様として、当該位置合せ用のバ
ンプには、チップ内部に形成したダイオードや抵抗を接
続してお(。
〔作用〕
これにより、7リツグチツプをパッケージ基板に実装(
フェイスダウンボンディング)する際に、上記位置合せ
用のバングを基準として、アライメントすることにより
、これら位置合せ用のバングが適正なボンディング位置
にあれば、その内側の電源および信号用バングも略適正
なボンディング位置にあることになり、ハーフミラ一方
式による適正な7エイスダウンボンデイングを容易にス
ル。
グローブ検査に際しても、グローブ針が電源および信号
用バンク上で重なり合い、目視による、当該バンプとグ
ローブ針との7ライメントが不可能であっても、上記と
同様の原理に基づき、位置合せ用のバンプにより位置決
めすることによ一す、グローブ針と電源および信号用バ
ンプとの良好な接触をとることができる。
従って、フェイスダウンボンディングやグローブ検査を
適正に行うことができ、また、これらボンディングやグ
ローブ針の針合せの作業時間を大巾に短縮することがで
きる。
また、これら位置合せ用バンプにダイオードを接続し、
該ダイオードの電流特性などの特性を測定することによ
り、適正にブロー・ブ針が電源および信号用バングと接
触しているか否かは、位置合せ用バンクに接続したダイ
オードの電流特性に変化として表われてくるので、位置
合せが適当に行われているか否かを確認することができ
る。
抵抗を接続して同様に確認することもできる。
さらに、フリップチップ方式によりボンディングされた
バング接続部は、熱応力を受は易く、破断し易い。
上記ダイオードの特性をモニタし、すなわち、このダイ
オードの抵抗値が当初より増大している等その変化をモ
ニタすることにより、一般にバンプの破断に比例して抵
抗値が増大するので、位置合せ用のバングの破断程度か
ら電源信号供給用バンプの破断の進行程度を推測するこ
とができる。
〔実施例〕
次に、本発明の実施例を、図面に基づいて説明する。
第1図は本発明の実施例を示すフリップチノプの概念構
成を平面図で示したもので、第1図に示すように当該テ
ップ1には、一定の間隔を置いて縦横に外部接続用突起
電極2が配列されている。
該外部接続用突起電極2は、電源および信号供給用バン
プとして使用される。
当該バンプ2は外周部3を除いて配列されている。これ
らバンプ2をこの外周部3にも配列してもよいが、当該
チップをパッケージ基板に実装した場合、前述のごとく
チップ1の中心から遠く離れたバング程破断し易いので
、第1図に示すように、電源および信号供給用バンプ2
の周辺には、バンプを配列しない外周部3を設けるとよ
い。
本発明では、この外周部30チツプ1の四隅に、同図に
示すように、これら電源および信号供給用バンプ2とは
別に、アライメント・信頼度モニタ用バンプ4ak4b
を設ける。
当該アライメント・信頼度モニタ用バンプ4a。
4bには各々ダイオード5を接続する。このダイオード
5はチップlに半導体プロセスを用いて作りこんだもの
である。
の要部断面を示し、第3図にて、6はA!電極配線、7
はバリヤ金属、8はパッジページ、ン膜、9は基板であ
り、他第1図と共通する符号は同一の機能を示す。
第2図は当該チップ1を、アルミナセラミックス等から
なるパッケージ基板10上にフェイスダウンボンディン
グした例を示す。
本発明では、これら実施例に示すように、チップ1にお
いて、電源および信号供給用バンプ2とは別に、外周部
3に、アライメントおよび信頼度モニタ用バンプ4a 
、4bを設けたので、電源および信号供給用バンプ2を
外部接続端子として、パッケージ基板10上にフェイス
ダウンボンディングするに、このアライメントおよび信
頼度モニタ用バンプ4a14bにより位置決めすること
により、正確なフェイスダウンボンディングが可能とな
った。
また、電源および信号供給用バンプ2にプローブ針(図
示せず)を当てグローブ検査を行うに、このバンプ2上
では、プローブ針が交錯し、目視での確認が不可能とな
り、しばしばプローブ針とこれらバンプ2との適正な接
触が得られず、適正なプローブテスト結果を得られない
ことがあるが、本発明では、外周部3におけるバング4
 a t 4 bにより位置決めすることにより、適正
なグローブテスト結果を得ることができた。
さらに、これらバンプ4a 、4bにはダイオード5が
接続されているので、これらバンプ4a。
4bを介して、チップ1内部のダイオード5の電流特性
などの特性を測定することにより、チップ1が正規の位
置にな(、回転し、ズレがある場合には、ダイオード5
における特性値にも変化が表われるので、その回転方向
のズレを修正して、良好なアライメントを得ることがで
きた。
さらに、第2図に示すように実装した後において、チッ
プ1とパッケージ基板10との間の熱膨張係数が異なる
ために、これらを接続するバンプ2に応力がかかり、破
断を生じることがある。この場合、特に、チップ10重
心(中心)より最も遠い距離忙配置した最外周バンプ2
′に最も大きな応力が生じる。そこで、チップl内部に
作り込まれたダイオード5を、パッケージ基板10中に
埋設した外部電極用のパッケージピン11に接続し、当
該ビン11を介してダイオード5の特性をモニタするこ
とにより、上記不良発生の前兆を知ることが出来る。な
お、バンプ4a、4bK破断が生じ始めるとダイオード
5に大きな抵抗成分が見られるようになる。さらに、こ
のダイオード5の温度特性により、チップ1内の温度を
知ることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変災可
能であることはいうまでもない。例えば、前記実施例で
は、チップの四隅にバング4a l 4bを設けた例を
示したが、バング4bを設けずにバンプ4a3個として
もよく、その場合、バンプ4bを削除することにより、
チップ1のベレット付の方向に対するインデックスとな
すことができる。
また、前記実施例では、ダイオード5のカソード側をG
NDレベルとしているが、第1図で点線で示すように、
バンプ4Cを設げ、バンプ4bとこのバンプ4Cとの間
での接続を行ってもよい。
また、このダイオード5はバンプ4a(4b)の下部に
設けているが、他の位置に設けてもよい。
さらに、電源および信用供給用バンプ2の中で、チップ
1の中心から最も遠い距離にあるバンプ2′にダイオー
ド5を接続してもよい。
さらに、本発明ではダイオード5に代えて抵抗を接続さ
せもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、チップに設けた位置合せ用バングによ
り位置決めが出来るため、目視不可能なチップにおける
外部接続用バングに対しても正確な位置決めが可能とな
り、グローブ検査の時間短縮および組立工程での時間短
縮並びに歩留向上がはかられる。
また、位置合せ用バンプに、ダイオード等を接続し特性
をモニタする事により、バンプ接続部破断の不良の前兆
並びにチップの異常発熱を予知することが出来るため、
当該チップを実装したシステムの安全性向上、高信頼性
が可能となった。
【図面の簡単な説明】
第1図は本発明の実施例な示す平面図、第2図は本発明
の実施例を示す側面図、第3図は本発明の実施例を示す
要部断面図である。 1・・・フリラグチップ、2・・・外部接続用突起電極
、2′・・・最外周の外部接続用突起電極、3・・・外
周部、4a、4b・・・位置合せ用バンプ、4C・・°
バンプ、5・・・ダーfオード、6・・・Al電極配線
、7・・・バリヤ金i、s・・・バッシヘーション膜、
9・・・i板、10・・・パッケージ基板、11・・・
ビン第  1 図 第  2 図 // 第  3 図

Claims (1)

  1. 【特許請求の範囲】 1、外周部を除いて、一定の間隔を置いて縦横に多数配
    列された外部接続用突起電極を有するフリップチップに
    おいて、前記外周部に、当該フリップチップの検査時お
    よび(または)基板との実装時の位置合せ用の突起電極
    を設けて成ることを特徴とするフリップチップ。 2、フリップチップが、その内部に形成したダイオード
    または抵抗を、位置合せ用の突起電極と接続して成る、
    特許請求の範囲第1項記載のフリップチップ。
JP63042051A 1988-02-26 1988-02-26 フリップチップ Pending JPH01217931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63042051A JPH01217931A (ja) 1988-02-26 1988-02-26 フリップチップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63042051A JPH01217931A (ja) 1988-02-26 1988-02-26 フリップチップ

Publications (1)

Publication Number Publication Date
JPH01217931A true JPH01217931A (ja) 1989-08-31

Family

ID=12625316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63042051A Pending JPH01217931A (ja) 1988-02-26 1988-02-26 フリップチップ

Country Status (1)

Country Link
JP (1) JPH01217931A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144090A (en) * 1997-02-13 2000-11-07 Fujitsu Limited Ball grid array package having electrodes on peripheral side surfaces of a package board
EP1001462A3 (en) * 1998-11-10 2000-12-13 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
JP2007036283A (ja) * 2006-09-29 2007-02-08 Sharp Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144090A (en) * 1997-02-13 2000-11-07 Fujitsu Limited Ball grid array package having electrodes on peripheral side surfaces of a package board
EP1001462A3 (en) * 1998-11-10 2000-12-13 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
US6459161B1 (en) 1998-11-10 2002-10-01 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
JP2007036283A (ja) * 2006-09-29 2007-02-08 Sharp Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4370343B2 (ja) 不具合検出機能を備えた半導体装置
TWI229401B (en) A wafer lever test and bump process and a chip structure with test pad
USRE43607E1 (en) Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
US3803483A (en) Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips
EP0453147A1 (en) Testing electronic components
US20120032684A1 (en) Active pin connection monitoring system and method
WO2010126511A1 (en) Die connection monitoring system and method
JPH0817198B2 (ja) バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JPH02211648A (ja) 半導体装置
JP3443947B2 (ja) バーンイン専用ウェハおよびそれを用いたバーンイン方法
JPH01217931A (ja) フリップチップ
US6548881B1 (en) Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP2008028274A (ja) 半導体装置の製造方法
JPH0737929A (ja) 半導体集積回路装置
JP3334659B2 (ja) プローブカード
JPH02106943A (ja) 半導体集積回路の実装構造
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
JP2885283B2 (ja) フリップチップ接続用回路素子
US20030094966A1 (en) Method for testing electrical characteristics of bumps
JP3119245B2 (ja) ウェハ検査用補助プローブカード及びウェハ検査方法
JPH05343489A (ja) 半導体装置
JPH11145375A (ja) 半導体装置及びその製造方法
JPS59133B2 (ja) マルチチップ式半導体パッケ−ジ