CN1208822C - 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构 - Google Patents

Abstract

本发明公开了一种晶片级的测试及凸点工艺、以及具有测试垫的芯片结构，其藉由配置多个测试垫于晶片的有源表面，用以作为电路分析及侦错的测试接点，而这些测试垫分别电连接于其所对应的芯片倒装焊垫，且测试垫位于芯片的有源表面的周缘，并可利用悬臂式探针卡的探针的尖端直接接触测试垫的表面，以测试晶片的电状态，并依照所获得的测试结果，来决定是否经由修补窗口来截断修补线路。最后再依序形成保护层及凸点于晶片的有源表面上，并切割晶片而形成多个芯片，用以进行芯片的后段的封装工艺。

Description

晶片级的测试及凸点工艺、以及具有测试垫的芯片结构

技术领域

本发明涉及一种测试及封装工艺，且特别涉及一种晶片级(wafer level)的测试及凸点工艺。

背景技术

随着半导体技术的快速发展，且在半导体构装的产品在市场需求不断提高下，更精密且先进的半导体电子元件不断地发展出来。就目前半导体的制造及封测(封装及测试)而言，在集成电路(Integral Circuit，IC)设计完成后，接着进行半导体的前段工艺，其主要包括晶片的集成电路的制造及测试等，接着由晶片切割后所形成的芯片(die)，再例如以引线键合(wire bond)或芯片倒装焊(flip chip bond)的方式，使得芯片的有源表面(active surface)的芯片倒装焊垫(bonding pad)得以电连接至承载器(carrier)的接点，其中承载器例如为基板(substrate)或引线框架(lead-frame)等。以芯片倒装焊型态的芯片封装结构为例，可先在芯片的有源表面上形成多个芯片倒装焊垫，接着再于每一芯片倒装焊垫上分别形成一凸点(bump)。因此，芯片的有源表面的芯片倒装焊垫可经由凸点，而分别电及机械连接至基板的接点，使得芯片的集成电路的电信号可藉由承载器的传输而连接至外部电子元件。

请参考图1A～1C，其中图1A示出现有的晶片的有源表面的局部俯视图，而图1B示出图1A的沿着I-I线的剖面示意图，且图1C示出图1A的沿着II-II线的剖面示意图。如图1A及1B所示，晶片100具有一有源表面102，其中有源表面102泛指晶片100的配置多个有源元件(active device)104的一面，而这些有源元件104则分别藉由金属内连线(metalinterconnection)106，而彼此电连接，且电连接至晶片100的有源表面的芯片倒装焊垫108，并依照电功能上的不同，芯片倒装焊垫108可作为信号接点、电源接点或接地接点等。以芯片倒装焊(flip chip bonding)的晶片100为例，在进行凸点(bump)工艺前，晶片100的有源表面102通常会先覆盖一保护层(passivation)110，且保护层110会覆盖修补线路(fuse line)112及修补窗口(fuse window)114，并暴露出芯片倒装焊垫108，且将多个凸点120分别配置于每一芯片倒装焊垫108上，用以作为电连接外部电子元件(未示出)的接点。

如图1B所示，为了测试晶片100的内部集成电路的电状态，在形成晶片100内部的金属内连线106后，现有技术通常是利用晶片100的有源表面102的芯片倒装焊垫108或凸点120来作为测试的接点。值得注意的是，现有的测试方式利用垂直式探针卡(vertical probe card)10的阵列状排列的多个探针(probe tip)12对应接触这些凸点120的顶部，用以进行芯片100的电路分析及侦错等电状态的测试。

如图1C所示，晶片100的内部集成电路的电测试以后，若侦测到部分电路失效，电路修补(repair)的方式是利用激光来截断晶片100的对应的修补线路(fuse line)112，并以另一组备用电路来取代失效电路。因此，现有的晶片100均会设计多组备用电路，并设计多条修补线路112于晶片100的内部，且利用一修补窗口114来相对薄化修补线路112的上方的结构，以便于激光来截断欲截断的修补线路112，使得备用电路可取代失效电路。值得注意的是，在修补失效电路的同时，必须先薄化修补线路112的上方的结构，以助于激光穿过修补线路112的上方的结构，进而截断修补线路112。因此，在修补失效电路前，可预先移除局部的保护层110，用以暴露出修补窗口114，藉以减少修补线路112的上方的结构厚度。之后，再以激光来截断欲截断的修补线路112，并且在完成电路修补后，再形成另一保护层110a(或保护层)来覆盖上述的修补窗口114。然而，在修补失效电路的过程当中，保护层110必须重新开孔，用以暴露出修补窗口，而相对薄化修补线路的上方的局部结构，如此将相对延长晶片100的测试以及封装的工艺周期。

请同时参考图1B、1C、2，其中图2示出现有的晶片级的测试及封装的流程图。现有的晶片的测试及凸点工艺大致如下：首先如步骤S11所示，形成多个芯片倒装焊垫108于晶片100的有源表面102，接着如步骤S12所示，形成至少一修补窗114于晶片100的有源表面110。接着如步骤S13所示，形成保护层110于晶片100的有源表面102，其中保护层110暴露出芯片倒装焊垫108。接着如步骤S14所示，进行凸点工艺，以形成凸点、120于晶片100的芯片倒装焊垫108上。接着如步骤S15所示，以这些凸点作为测试接点，进行晶片100的电状态的测试。接着如步骤S16所示，移除局部的保护层110，用以暴露出修补窗口114，因而相对薄化修补线路112的上方的局部结构。接着如步骤S17所示，利用激光来截断欲截断的修补线路112。接着如步骤S18所示，以介电物质来填补修补窗口114。值得注意的是，在移除局部的保护层110之后所暴露出的修补窗口114，必须再次将此修补窗口114加以填补，如此将增加工艺步骤，因而相对增加工艺周期及工艺成本。

另一方面，请参考图1B，由于凸点110在回焊(reflow)成型为球状体时，其顶部的共面度(co-planarity)的误差值约为50微米，而这些探针12的顶端的共面度误差值亦可达50微米。因此，当这些探针12的顶端与球形的凸点120接触时，为了避免部分探针12未能接触凸点120的顶部，因而影响测试的准确性，故须相对增加垂直式探针卡10的探针12下压于凸点120的力量。然而，探针卡10的探针12过度下压(over-travel)的结果，将导致晶片100的内部集成电路的损坏，因而严重影响晶片100的内部集成电路的正常运行。

发明内容

因此，本发明的目的就是提供一种晶片级的测试及凸点工艺，用以减少其工艺步骤，进而降低工艺成本及工艺周期。

此外，本发明的另一目在于提供一种具有测试垫的芯片结构，其主要是利用多个配置于晶片的有源表面的测试垫来作为测试接点，以使探针的顶端可藉由接触测试垫来测试晶片的内部集成电路的电状态，因而降低探针的顶端施压破坏晶片的内部集成电路的程度。

为实现本发明的上述目的，本发明提出一种晶片级的测试及凸点工艺，适用于一晶片，其中晶片具有至少一修补线路，其埋设于晶片的内部，且晶片更具有一有源表面，此晶片级的测试及凸点工艺至少包括下列步骤：(a)配置至少一芯片倒装焊垫及至少一测试垫于有源表面上，且测试垫位于有源表面的周缘，并电连接至芯片倒装焊垫；(b)形成至少一修补窗口于有源表面上，该修补窗口位于该修补线路的上方，且修补窗口相对于晶片的有源表面凹陷，用以薄化修补线路及有源表面之间的局部结构；(c)经由测试垫来测试晶片的电状态，并获得一测试结果；(d)依照测试结果，决定是否经由修补窗口来截断修补线路；(e)形成图案化的一保护层于晶片的有源表面上，其中保护层填补修补窗口及覆盖测试垫，但暴露出芯片倒装焊垫；以及(f)形成一凸点于芯片倒装焊垫上。

依照本发明的优选实施例，上述于步骤(c)时，更包括经由一悬臂式探针卡的至少一探针的尖端来接触测试垫，用以电连接至晶片的内部电路。此外，晶片更具有至少一迹线，其配置于有源表面上，而测试垫经由迹线而电连接至芯片倒装焊垫，且于步骤(e)时，保护层更覆盖迹线。

为实现本发明的上述目的，本发明更提出一种具有测试垫的芯片结构，主要包括一芯片以及一保护层。其中，芯片具有一有源表面、至少一芯片倒装焊垫及至少一测试垫，其中芯片倒装焊垫及测试垫均配置于有源表面上，且测试垫位于有源表面的周缘，并电连接至芯片倒装焊垫。此外，保护层配置于有源表面，且保护层暴露出芯片倒装焊垫，且覆盖该测试垫。

依照本发明的优选实施例，上述的芯片更具有至少一修补线路，其埋设于芯片的内部，且芯片更具有至少一修补窗口，其位于该修补线路的上方，且该修补窗口相对于芯片的有源表面凹陷，用以薄化修补线路及有源表面之间的局部结构，而保护层更填补修补窗口。此外，芯片更具有至少一迹线，其配置于有源表面上，而测试垫经由迹线而电连接至芯片倒装焊垫，且保护层更覆盖迹线。

基于上述，本发明是将芯片倒装焊垫及测试垫同时形成于芯片的有源表面，使得探针的顶端可藉由接触测试垫来测试芯片的电状态，故可降低探针的顶端施压破坏晶片的内部集成电路的程度。此外，本发明更可依照测试结果来决定是否经由修补窗口来截断修补线路，最后再依序形成保护层及凸点于芯片上，故可减少晶片级的测试及凸点的工艺步骤，进而降低工艺成本及工艺周期。

附图说明

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，图中：

图1A示出现有的晶片的有源表面的局部俯视图；

图1B示出现有的晶片沿着I-I线的剖面示意图；

图1C示出现有的晶片的修补窗口沿着II-II线的剖面示意图；

图2示出现有的晶片级测试及封装的流程图；

图3A示出本发明的优选实施例的一种利用测试垫作为晶片(或切割后的芯片)的测试接点的俯视示意图；

图3B示出晶片沿着I-I线的剖面示意图；

图4A～4C示出本发明的优选实施例的晶片级测试及凸点工艺的流程图；以及

图5示出本发明的优选实施例的晶片级测试及凸点工艺的流程图。

附图中的附图标记说明如下：

10：垂直式探针卡                    12：探针

20：悬臂式探针卡                    22：探针

30：激光束                          100：晶片

102：有源表面                       104：有源元件

106：集成电路                       108：芯片倒装焊垫

110、110a：保护层                   112：修补线路

114：修补窗口                       120：凸点

200：晶片                           202：有源表面

204：有源元件                       206：金属内连线

208：芯片倒装焊垫                   208a：测试垫

209：迹线                           210：保护层

212：修补线路                       214：修补窗口

230：凸点

具体实施方式

请同时参考图3A、3B，其中图3A示出本发明的优选实施例的一种具有测试垫的晶片的局部俯视示意图，而图3B示出图3A的沿着I-I线的剖面示意图。首先如图3A所示，晶片200的有源表面202配置有多个芯片倒装焊垫208及多个测试垫208a，而每一芯片倒装焊垫208例如分别经由一迹线209，而电连接至测试垫208a，且这些芯片倒装焊垫208则是经由金属内连线206，而电连接至有源元件204。值得注意的是，测试垫208a位于有源表面202的周缘，且测试垫208a在制作芯片倒装焊垫208时一并完成，用以作为晶片200的电状态的测试接点，并且测试垫208a的面积可小于芯片倒装焊垫208的面积。此外，当制作晶片200的有源表面202的集成电路(包括有源元件104及金属内连线106)时，由于晶片200的内部电路可能会受到工艺上的影响而失效，所以晶片200的内部均埋设有多个修补线路(fuse line)212及备用电路(未示出)，其中修补窗口214相对凹陷于晶片200的有源表面202，用以薄化修补线路212及有源表面202之间的局部结构。因此，当经过测试之后的晶片200发现有失效的电路时，可利用激光穿过修补窗口214，而截断欲截断的修补线路212，因而使得备用电路可取代失效的电路。

图4A～4C示出本发明的优选实施例的晶片级测试及凸点工艺的流程图。请先参考图4A，就本发明的优选实施例而言，晶片200的内部的集成电路其电状态的测试是在晶片200的芯片倒装焊垫208上未形成凸点(bump)之前进行，并可经由一悬臂式探针卡(cantilever probe card)20的探针22(仅示出其中两个)来接触晶片200的有源表面202的测试垫208a，而测试垫208a经由图3A所示的迹线209，而电连接至晶片200表面的芯片倒装焊垫208。因此，晶片200的电状态将可经由测试垫208a作为其电路分析及侦错的测试接点，并依照所获得的测试结果，来决定是否经由修补窗口214，利用激光来截断修补线路212。值得注意的是，由于测试垫208a位于芯片(即切割后的部分晶片200)的有源表面202的周缘，并且悬臂式探针卡20的探针22弹性地接触至这些测试垫208a，使得悬臂式探针卡20的探针22所要求的共面精准度可以较低。另一方面，若为了让悬臂式探针卡20的所有探针22均能同时接触晶片200的有源表面202上的所有测试垫208a，用以提高测试的准确性，可适度地增加悬臂式探针卡20其施压于测试垫208a的力量，使得探针22的尖端可过度下压(over-travel)于测试垫208。值得注意的是，由于测试垫208a仅作为电路分析及侦错的测试接点，所以测试垫208a有所损伤(或刮伤)，也不会影响图4C所示的凸点230与芯片倒装焊垫208之间的接合性。

接着请参考图4B，修补线路212埋设于晶片200的内部，且位于晶片200的有源表面202的修补窗口214中。因此，在完成晶片200的内部集成电路的测试以后，若侦测到晶片200的内部的部分集成电路失效，可利用激光经由修补窗口214来截断欲截断的修补线路212，使得晶片200的备用电路可以取代失效的部分集成电路。

接着请参考图4C，当晶片200的部分集成电路修补完成之后，之后再形成图案化的一保护层210于晶片200的有源表面202上，值得注意的是，保护层210填补于修补窗口214，并同时覆盖于测试垫208a与迹线209，但暴露出芯片倒装焊垫208。接着进行凸点工艺，用以形成凸点230于每一芯片倒装焊垫208上，当凸点230的材料为焊料时，凸点230的外形可经由回焊而略呈一球状外观。另外，凸点230于形成之前或形成之后，更可进行晶片200切割的工艺，用以形成多个芯片(未示出)，以便于进行芯片的后段的封装工艺。

请依序参考图4A～4C，并同时参考图5，其示出本发明的优选实施例的晶片级的测试及封装的流程图。本发明的晶片的测试及封装的工艺大致如下：首先如步骤S21所示，同时形成芯片倒装焊垫208及测试垫208a于晶片200的有源表面202，且每一芯片倒装焊垫208电连接于这些测试垫208a之一。接着如步骤S22所示，形成至少一修补窗口214于晶片200的有源表面202。接着如步骤S23所示，以这些测试垫208a作为测试接点，以测试晶片200(未切割的芯片)的电状态，并获得一测试结果。接着如步骤S24所示，依照此测试结果，决定是否利用激光并经由修补窗口214来截断欲截断的修补线路212。接着如步骤S25所示，形成图案化的一保护层210于晶片200的有源表面202上，其中保护层210填补修补窗口214，并且覆盖测试垫208a，但暴露出芯片倒装焊垫208。最后如步骤S26所示，形成凸点230于晶片200的有源表面202的芯片倒装焊垫208上。

本发明所公开的晶片级测试及凸点工艺最后始形成凸点于晶片的有源表面的芯片倒装焊垫，所以晶片的有源表面于工艺中无须预先覆盖一保护层，且于后续以激光经由修补窗口来截断修补线路时，本发明将无须对保护层进行重新开孔的动作。此外，本发明更可设计配置多个测试垫于晶片的有源表面，用以作为电路分析及侦错的测试接点，而这些测试垫分别电连接于其所对应的芯片倒装焊垫，且测试垫位于芯片的有源表面的周缘，并利用悬臂式探针卡的探针的尖端可直接接触测试垫的表面，以测试晶片的电状态，并依照所获得的测试结果，来决定是否经由修补窗口来截断修补线路。

综上所述，本发明的晶片级的测试及凸点工艺至少具有下列优点：

(1)本发明的晶片级的测试及凸点工艺是在晶片的内部的集成电路修补完成之后，才依序形成保护层及凸点于晶片的有源表面上，与现有的晶片级的测试及封测工艺相比，本发明将无须对保护层进行重新开孔的工作，即可薄化修补线路的上方的局部结构，故可有效减少晶片级的测试及凸点工艺的工艺步骤，因而有效降低晶片级的测试及封装的工艺成本及周期。

(2)本发明的晶片级的测试及凸点工艺是将配置多个测试垫设计配置于芯片的有源表面的周缘，来作为电路分析及侦错的测试接点，因此，在经由悬臂式探针卡的探针来分别接触测试垫，以测试晶片的内部集成电路的电状态时，即使测试垫受到探针的直接接触而有所损伤(或刮伤)，如此也不会影响凸点与芯片倒装焊垫之间的接合性。

(3)承第(2)点所述，由于测试垫配置于芯片的有源表面的周缘，故可利用成本较低的悬臂式探针卡，测试晶片的内部集成电路的电状态，且此低成本的测试在凸点形成前就已完成，之后再进行后续的倒装芯片封装的凸点工艺。

虽然本发明已以一优选实施例公开如上，但是其并非用以限定本发明，在不脱离本发明的精神和范围的情况下，本领域技术人员可作些许的更动与润饰，因此本发明的保护范围应当以所附权利要求所界定的为准。

Claims (8)

1.一种晶片级的测试及凸点工艺，适用于一晶片，其中该晶片具有至少一修补线路，其埋设于该晶片的内部，且该晶片更具有一有源表面，该晶片级的测试及凸点工艺至少包括下列步骤：

(a)配置至少一芯片倒装焊垫及至少一测试垫于该有源表面上，且该测试垫位于该有源表面的周缘，并电连接至该芯片倒装焊垫；

(b)形成至少一修补窗口于该有源表面上，该修补窗口位于该修补线路的上方，且该修补窗口相对于该晶片的该有源表面凹陷，用以薄化该修补线路及该有源表面之间的局部结构；

(c)经由该测试垫来测试该晶片的电状态，并获得一测试结果；

(d)依照该测试结果，决定是否经由该修补窗口来截断该修补线路；

(e)形成图案化的一保护层于该晶片的该有源表面上，其中该保护层填补该修补窗口及覆盖该测试垫，但暴露出该芯片倒装焊垫；以及

(f)形成一凸点于该芯片倒装焊垫上。

2.如权利要求1所述的晶片级的测试及凸点工艺，于步骤(c)时，还包括经由一悬臂式探针卡的至少一探针的尖端来接触该测试垫，用以电连接至该晶片的内部电路。

3.如权利要求1所述的晶片级的测试及凸点工艺，其中该晶片还具有至少一迹线，其配置于该有源表面上，而该测试垫经由该迹线而电连接至该芯片倒装焊垫，且于步骤(e)时，该保护层还覆盖该迹线。

4.如权利要求1所述的晶片级的测试及凸点工艺，还包括一步骤(g)：切割该晶片，用以形成多个芯片。

5.一种具有测试垫的芯片结构，至少包括：

一芯片，具有一有源表面、至少一芯片倒装焊垫及至少一测试垫，其中该芯片倒装焊垫及该测试垫均配置于该有源表面上，且该测试垫位于该有源表面的周缘，并电连接至该芯片倒装焊垫；以及

一保护层，配置于该有源表面，且该保护层暴露出该芯片倒装焊垫，且覆盖该测试垫。

6.如权利要求5所述的具有测试垫的芯片结构，其中该芯片更具有至少一修补线路，其埋设于该芯片的内部，且该芯片更具有至少一修补窗口，其位于该修补线路的上方，且该修补窗口相对于该芯片的该有源表面凹陷，用以薄化该修补线路及该有源表面之间的局部结构，而该保护层更填补该修补窗口。

7.如权利要求5所述的具有测试垫的芯片结构，其中该芯片还具有至少一迹线，其配置于该有源表面上，而该测试垫经由该迹线而电连接至该芯片倒装焊垫，且该保护层更覆盖该迹线。

8.如权利要求5所述的具有测试垫的芯片结构，还包括至少一凸点，其配置于该芯片倒装焊垫上。

Images