JPH0350727A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0350727A JPH0350727A JP18535189A JP18535189A JPH0350727A JP H0350727 A JPH0350727 A JP H0350727A JP 18535189 A JP18535189 A JP 18535189A JP 18535189 A JP18535189 A JP 18535189A JP H0350727 A JPH0350727 A JP H0350727A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- metal wiring
- silicon oxide
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000004528 spin coating Methods 0.000 claims abstract description 4
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 239000012808 vapor phase Substances 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 238000000992 sputter etching Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 4
- 238000000576 coating method Methods 0.000 abstract 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000005457 ice water Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にサブミクロ
ン程度に微細化された多層配線構造に於ける平坦性及び
スルーホールの被覆性に関する。
ン程度に微細化された多層配線構造に於ける平坦性及び
スルーホールの被覆性に関する。
［従来の技術］
従来、多層配線構造を持った微細半導体装置の製造方法
は、例えば特公昭５１−２１７５３に示される第２図の
如＜、トランジスタや抵抗等の半導体素子が作り込まれ
たシリコン基板１１上の第１の絶縁膜１２等を介して、
素子から電極取り出し用のコンタクトホールを開孔した
後、Ａ１合金等を約０５〜１．０μｍスパッタリングし
、フォトエツチングにより所望形状にバターニングし、
第１の金属配線１３を形成した後、眉間絶縁膜として、
Ｓ ｉＨ４と０２をプラズマや熱反応させたシリコン酸
化膜でなる第２の絶縁膜１４を０．５〜０．８ｕｍ程度
気相成長させ、更に微細化構造に於ける平坦化の必要性
からアルコール類にシラノール等を溶かした塗布ガラス
１５をスピンコートし、第１の金属配線１３に支障ない
温度でアニール後、該塗布ガラス１５と第２の絶縁膜１
４をフォトレジスト１６をマスクにして、ＣＦ、、ＣＨ
Ｆ、やＣ＊Ｆｓガス等を用いたドライエツチングしスル
ーホールを開孔しく第２図（ａ））、前記フォトレジス
ト１６を除去した後、Ａ１合金をスパッタリングしフォ
トエツチングした第２の金属配線１７を形成してから。
は、例えば特公昭５１−２１７５３に示される第２図の
如＜、トランジスタや抵抗等の半導体素子が作り込まれ
たシリコン基板１１上の第１の絶縁膜１２等を介して、
素子から電極取り出し用のコンタクトホールを開孔した
後、Ａ１合金等を約０５〜１．０μｍスパッタリングし
、フォトエツチングにより所望形状にバターニングし、
第１の金属配線１３を形成した後、眉間絶縁膜として、
Ｓ ｉＨ４と０２をプラズマや熱反応させたシリコン酸
化膜でなる第２の絶縁膜１４を０．５〜０．８ｕｍ程度
気相成長させ、更に微細化構造に於ける平坦化の必要性
からアルコール類にシラノール等を溶かした塗布ガラス
１５をスピンコートし、第１の金属配線１３に支障ない
温度でアニール後、該塗布ガラス１５と第２の絶縁膜１
４をフォトレジスト１６をマスクにして、ＣＦ、、ＣＨ
Ｆ、やＣ＊Ｆｓガス等を用いたドライエツチングしスル
ーホールを開孔しく第２図（ａ））、前記フォトレジス
ト１６を除去した後、Ａ１合金をスパッタリングしフォ
トエツチングした第２の金属配線１７を形成してから。
更にパシベーション１ｌｉ１８を積層しく第２図（ｂ）
）最後に外部電極取り出し用のパッド部を開孔している
。
）最後に外部電極取り出し用のパッド部を開孔している
。
しかしながら従来技術では、第１の配線又ベースがサブ
ミクロン程度に微細化されてくると、ＳｉＨ４と０□で
気相成長させたシリコン酸化膜はカスピングを生じ、塗
布ガラスをスピンコートしてもスペースが埋まらなかっ
たり、平坦性も好ましくない、又アスペクト比が約０７
以上にもなる為、仮に眉間絶縁の付き回りが良くても、
第１金属配線１３のスペース部には、該配線厚み相当の
溝が形成されるので、ここに塗布ガラスの液留まりがで
き、特に第１の金属配線１３のスペースが０８〜１６μ
ｍの所には、塗布ガラスが０５μｍ以上も厚くなりクラ
ック１９が発生する。
ミクロン程度に微細化されてくると、ＳｉＨ４と０□で
気相成長させたシリコン酸化膜はカスピングを生じ、塗
布ガラスをスピンコートしてもスペースが埋まらなかっ
たり、平坦性も好ましくない、又アスペクト比が約０７
以上にもなる為、仮に眉間絶縁の付き回りが良くても、
第１金属配線１３のスペース部には、該配線厚み相当の
溝が形成されるので、ここに塗布ガラスの液留まりがで
き、特に第１の金属配線１３のスペースが０８〜１６μ
ｍの所には、塗布ガラスが０５μｍ以上も厚くなりクラ
ック１９が発生する。
一方、スルーホール開孔時層間絶縁膜はドライエツチン
グにより異方性エツチングされるので。
グにより異方性エツチングされるので。
スルーホールの側面はほぼ垂直になり、エツジ部分での
第２の金属配線１７のステップカバレージが悪く、コン
タクトやエレクトロマイグレーションの劣化、断線ある
いはパシベーション肋１８のボイド２１等から信頼性、
歩留りが問題となっている。一方ＨＦ系の水溶液でウェ
ットエツチングを施してテーパーをかけることも試みら
れているが、平坦化用塗布ガラス膜１５は高温アニール
が出来ないので、）ＩＦ系氷水溶液対するエツチング速
度が極めて大きく、第３図の様にサイドエツチングが異
常に進んでしまう為、採用が出来なかった。
第２の金属配線１７のステップカバレージが悪く、コン
タクトやエレクトロマイグレーションの劣化、断線ある
いはパシベーション肋１８のボイド２１等から信頼性、
歩留りが問題となっている。一方ＨＦ系の水溶液でウェ
ットエツチングを施してテーパーをかけることも試みら
れているが、平坦化用塗布ガラス膜１５は高温アニール
が出来ないので、）ＩＦ系氷水溶液対するエツチング速
度が極めて大きく、第３図の様にサイドエツチングが異
常に進んでしまう為、採用が出来なかった。
しかるに本発明は、かかる問題点を解決するもので、眉
間絶縁膜のクラックの発生を防ぎ配線金属の平坦性を確
保しながら、スルーホール開孔の為のウェットエツチン
グ処理を可能ならしめ、テーパー化によりスルーホール
エツジ部に於ける金属配線のステップカバレージを良好
にし、多層配線を有する微細半導体装置の安定供給と信
頼性。
間絶縁膜のクラックの発生を防ぎ配線金属の平坦性を確
保しながら、スルーホール開孔の為のウェットエツチン
グ処理を可能ならしめ、テーパー化によりスルーホール
エツジ部に於ける金属配線のステップカバレージを良好
にし、多層配線を有する微細半導体装置の安定供給と信
頼性。
歩留まりの向上を図ることを目的としたものである。
〔課題を解決するための手段１
本発明の半導体装置の製造方法は、多層配線構造を持つ
半導体装置に於いて、少なくとも、所望表面に素子領域
が形成された半導体基板上に第１の絶ａｌｌを介して第
１の金属配線を形成する工程、気相成長による第２の絶
縁膜を形成する工程、有機シランとＯ３を含むガスを気
相反応させた第３の絶縁膜を積層させる工程、第３の絶
縁膜の所定膜厚を異方性エツチングする工程、塗布ガラ
スをスピンコートする工程、該塗布ガラスの所定膜厚を
ドライエツチングし除去する工程、フォトレジストをマ
スクにしてウェットエツチングとドライエツチングの組
み合わせによりスルーホールを開孔する工程、前記フォ
トレジストを除去した後第２の金属配線を形成する工程
を含むことを特徴とする。
半導体装置に於いて、少なくとも、所望表面に素子領域
が形成された半導体基板上に第１の絶ａｌｌを介して第
１の金属配線を形成する工程、気相成長による第２の絶
縁膜を形成する工程、有機シランとＯ３を含むガスを気
相反応させた第３の絶縁膜を積層させる工程、第３の絶
縁膜の所定膜厚を異方性エツチングする工程、塗布ガラ
スをスピンコートする工程、該塗布ガラスの所定膜厚を
ドライエツチングし除去する工程、フォトレジストをマ
スクにしてウェットエツチングとドライエツチングの組
み合わせによりスルーホールを開孔する工程、前記フォ
トレジストを除去した後第２の金属配線を形成する工程
を含むことを特徴とする。
［実 施 例］
本発明の一実施例を、第１図に基づいて詳細に説明する
。サブミクロンルールのＡ１２層構造のＳｉゲートＣＭ
Ｏ３−ＩＣに適用した場合に於いて、トランジスタや抵
抗等の半導体素子が作り込まれたシリコン基板１１上の
選択熱酸化や気相成長シリコン酸化膜による第１の絶縁
１１１１２を形成し、電極取り出しの為コンタクトホー
ルを開孔した後、Ｃｕを約０５％含んだＡ１合金を約０
６μｍの厚みでスパッタリングしてから、０１２等のハ
ロゲンガスを含むドライエツチャーでパクーニングし、
第１の金属配線１３を施した０次に層間絶縁膜として、
まず気相成長装置により３７０〜４００℃でＳｉＨ４と
ＮｔＯを反応ガスとし約１．５ｔｏｒｒでプラズマ気相
反応させたシリコン酸化膜を第２の絶縁膜１４とし約０
．７μｍ成長させた後、Ｓ ｉ （ＯＣ−Ｈ−）とＯｌ
を６０ｔｏｒｒ、３８０℃の減圧下で反応させシリコン
酸化膜を第３の絶縁膜２０とし約０３〜０．４ｕｍ積層
させた（第１図（ａ））、このシリコン酸化膜は、カス
ピングがなく段作部での付き回りはほぼ１００％であり
、溝部への埋まり込みも良（、常圧でも同様である。続
いてＣＨＦ５ 、ＣＦ、とＡｒ等によるプラズマエツチ
ャーで約０４μｍ異方性エツチングし、平坦部の第３の
絶縁膜２０を除去し、第１の金属配線１３のスペースに
は側壁を残す（第１図（ｂ））、！いて塗布ガラス１５
をスピンコートしてから約４００℃のＮ２雰囲気で３０
分のアニールすると、第１の金属配線１３上には約５〜
７００人で、段差部や溝部には厚（でも０．４μｍ程度
の塗布ガラス１５が溜まり平坦化される（第１図（ｃ）
）、次に、ｌＸｌ０−’ｔｏｒｒ程度のＡｒ雰囲気中で
４００Ｗの高周波バイアスをかけながら塗布ガラスを約
１０００人スパッタエツチングし、少なくとも第１の金
属配置ｊｌｌＢ上の塗布ガラス１５は除去する（第１図
（ｄ））、尚、この塗布ガラス１５を除去する工程に於
いては１反応性イオンエツチャー（ＲＩＥ）等を用いて
も良いが、塗布ガラス１５のエツチング速度が気相成長
のシリコン酸化膜より相当大きいため、平坦性が劣るの
で、スパッタエツチングやイオンミーリングの様な物理
的に除去出来るものの方が好しい。次に第１の金属配線
１３と上部金属配線のコンタクトをとるスルーホールを
開孔する為に、最小的０８μｍ径のホールパターンを持
つフォトレジスト１６をマスクにしてまずＨＦ、ＮＨ，
Ｆとの混合水溶液により２０００人程度０第２の絶縁Ｉ
ｔ！ １４をウェットエツチングしく第１図（ｅ））、
続けてＣＨＦ、、ＣＦ４とＨｅガスを用い３００ｍｔｏ
ｒｒの圧力で残った第２の絶縁膜１４をドライエツチン
グしスルーホールを開孔した（第１図（ｆ））。この時
スルーホールエツジ部は等方的に、又底部は異方的にエ
ツチングされている。続いてフォトレジスト１６を剥離
後、Ａ１合金を約１．Ｏｔｉｍの厚みでスパッタリング
、フォトエツチングし第２の金属配線１７を施し、その
後プラズマナイトライドのパシベーションＩＩＩ １８
を成長し、（第１図（ｇ））更に外部電極取り出し用の
パッド部を開孔しである。この様にしてなる半導体装置
は、多層配線構造に関わる全体の平坦化を図ることが出
来、更にスルーホールエツジ部に於ける第２の金属配線
１７の被覆性が改善され、従来に比べて歩留り、信頼性
が改善された。
。サブミクロンルールのＡ１２層構造のＳｉゲートＣＭ
Ｏ３−ＩＣに適用した場合に於いて、トランジスタや抵
抗等の半導体素子が作り込まれたシリコン基板１１上の
選択熱酸化や気相成長シリコン酸化膜による第１の絶縁
１１１１２を形成し、電極取り出しの為コンタクトホー
ルを開孔した後、Ｃｕを約０５％含んだＡ１合金を約０
６μｍの厚みでスパッタリングしてから、０１２等のハ
ロゲンガスを含むドライエツチャーでパクーニングし、
第１の金属配線１３を施した０次に層間絶縁膜として、
まず気相成長装置により３７０〜４００℃でＳｉＨ４と
ＮｔＯを反応ガスとし約１．５ｔｏｒｒでプラズマ気相
反応させたシリコン酸化膜を第２の絶縁膜１４とし約０
．７μｍ成長させた後、Ｓ ｉ （ＯＣ−Ｈ−）とＯｌ
を６０ｔｏｒｒ、３８０℃の減圧下で反応させシリコン
酸化膜を第３の絶縁膜２０とし約０３〜０．４ｕｍ積層
させた（第１図（ａ））、このシリコン酸化膜は、カス
ピングがなく段作部での付き回りはほぼ１００％であり
、溝部への埋まり込みも良（、常圧でも同様である。続
いてＣＨＦ５ 、ＣＦ、とＡｒ等によるプラズマエツチ
ャーで約０４μｍ異方性エツチングし、平坦部の第３の
絶縁膜２０を除去し、第１の金属配線１３のスペースに
は側壁を残す（第１図（ｂ））、！いて塗布ガラス１５
をスピンコートしてから約４００℃のＮ２雰囲気で３０
分のアニールすると、第１の金属配線１３上には約５〜
７００人で、段差部や溝部には厚（でも０．４μｍ程度
の塗布ガラス１５が溜まり平坦化される（第１図（ｃ）
）、次に、ｌＸｌ０−’ｔｏｒｒ程度のＡｒ雰囲気中で
４００Ｗの高周波バイアスをかけながら塗布ガラスを約
１０００人スパッタエツチングし、少なくとも第１の金
属配置ｊｌｌＢ上の塗布ガラス１５は除去する（第１図
（ｄ））、尚、この塗布ガラス１５を除去する工程に於
いては１反応性イオンエツチャー（ＲＩＥ）等を用いて
も良いが、塗布ガラス１５のエツチング速度が気相成長
のシリコン酸化膜より相当大きいため、平坦性が劣るの
で、スパッタエツチングやイオンミーリングの様な物理
的に除去出来るものの方が好しい。次に第１の金属配線
１３と上部金属配線のコンタクトをとるスルーホールを
開孔する為に、最小的０８μｍ径のホールパターンを持
つフォトレジスト１６をマスクにしてまずＨＦ、ＮＨ，
Ｆとの混合水溶液により２０００人程度０第２の絶縁Ｉ
ｔ！ １４をウェットエツチングしく第１図（ｅ））、
続けてＣＨＦ、、ＣＦ４とＨｅガスを用い３００ｍｔｏ
ｒｒの圧力で残った第２の絶縁膜１４をドライエツチン
グしスルーホールを開孔した（第１図（ｆ））。この時
スルーホールエツジ部は等方的に、又底部は異方的にエ
ツチングされている。続いてフォトレジスト１６を剥離
後、Ａ１合金を約１．Ｏｔｉｍの厚みでスパッタリング
、フォトエツチングし第２の金属配線１７を施し、その
後プラズマナイトライドのパシベーションＩＩＩ １８
を成長し、（第１図（ｇ））更に外部電極取り出し用の
パッド部を開孔しである。この様にしてなる半導体装置
は、多層配線構造に関わる全体の平坦化を図ることが出
来、更にスルーホールエツジ部に於ける第２の金属配線
１７の被覆性が改善され、従来に比べて歩留り、信頼性
が改善された。
尚、塗布ガラス１５の所定膜厚をスバツタエ・ンチング
した後に、膜厚調整の為気相成長によるシフコン酸化膜
を更に積層した構造のものにも適用したが、同様にスル
ーホールエツジ部に於ける第２の金属２＃Ｊ ｌ ７の
被覆性が改善された。
した後に、膜厚調整の為気相成長によるシフコン酸化膜
を更に積層した構造のものにも適用したが、同様にスル
ーホールエツジ部に於ける第２の金属２＃Ｊ ｌ ７の
被覆性が改善された。
この他の実施例として、ＴＥ０１ ［Ｓｉ （ＯＣａ
Ｈｓ ） ４ ）と０２を３８０℃、約８ｔＯｒｒで
プラズマ気相反応させたシリコン酸化膜を第２の絶縁膜
１４として適用したが、このシリコン酸化膜は、均一性
、付き回りも良く、カスピングもないため平坦性に優れ
、更にち苫で耐コンタミ性にも優れていた。尚、第２の
絶縁膜１４の形成はプラズマ反応に限らず、常圧もしく
は減圧の加熱反応も適用でき、Ｓ ｉ Ｈ４やＴＥ０１
に０２、Ｎ、ＯやＣＯ２を反応させた膜や、これらの積
層膜でも応用できる。
Ｈｓ ） ４ ）と０２を３８０℃、約８ｔＯｒｒで
プラズマ気相反応させたシリコン酸化膜を第２の絶縁膜
１４として適用したが、このシリコン酸化膜は、均一性
、付き回りも良く、カスピングもないため平坦性に優れ
、更にち苫で耐コンタミ性にも優れていた。尚、第２の
絶縁膜１４の形成はプラズマ反応に限らず、常圧もしく
は減圧の加熱反応も適用でき、Ｓ ｉ Ｈ４やＴＥ０１
に０２、Ｎ、ＯやＣＯ２を反応させた膜や、これらの積
層膜でも応用できる。
更に、本発明は、ＭＯＳＩＣの層間絶縁膜に限らずバイ
ポーラや０ＭＯ５及びこれらを組み合わせたＩＣにも適
用できる一方、金属配線としては、Ａ１合金に限られず
、他金属、ケイ化物や半導体物質でもよく、更にハレー
ション、ヒロック等の防止用キャップメタルやコンタク
トバリヤーの為にＴ１、Ｗ、Ｇｏ、Ｍｏ等の高融点金属
あるいはその窒化物、ケイ化物および合金膜を積層化し
たものでも応用可能である。
ポーラや０ＭＯ５及びこれらを組み合わせたＩＣにも適
用できる一方、金属配線としては、Ａ１合金に限られず
、他金属、ケイ化物や半導体物質でもよく、更にハレー
ション、ヒロック等の防止用キャップメタルやコンタク
トバリヤーの為にＴ１、Ｗ、Ｇｏ、Ｍｏ等の高融点金属
あるいはその窒化物、ケイ化物および合金膜を積層化し
たものでも応用可能である。
〔発明の効果１
以上の様に本発明によれば、層間絶縁膜として、公知の
気相成長シリコン酸化膜と有磯シランと０３による気相
成長シリコン酸化膜を積層し、異方性エッチした後に塗
布ガラスを組合わせ、更に少なくともスルーホール開孔
領域の塗布ガラスをスパッタエツチング等により所定膜
厚を除去してから、スルーホールをウェットエツチング
とドライエツチングの組み合わせにより開孔して、平坦
性とホールエツジ部に於ける金属配線の被覆性確保を行
ない、量産性、信頼性に優れた、微細多層配置ｊＡ橋造
を持つ半導体装置の安定供給に寄与出来るものである。
気相成長シリコン酸化膜と有磯シランと０３による気相
成長シリコン酸化膜を積層し、異方性エッチした後に塗
布ガラスを組合わせ、更に少なくともスルーホール開孔
領域の塗布ガラスをスパッタエツチング等により所定膜
厚を除去してから、スルーホールをウェットエツチング
とドライエツチングの組み合わせにより開孔して、平坦
性とホールエツジ部に於ける金属配線の被覆性確保を行
ない、量産性、信頼性に優れた、微細多層配置ｊＡ橋造
を持つ半導体装置の安定供給に寄与出来るものである。
第１図（ａ）〜（ｇ）は、本発明による半導体装置の製
造方法の実施例を示す概略断面図である。 第２図（ａ）、（ｂ）と第３図は、従来の半導体装置の
製造方法に係わる概略断面図である。 シリコン基板 第１の絶縁膜 第１の金属配線 第２の絶縁膜 塗布ガラス ・フォトレジスト ・第２の金属配線 ・パシベーション膜 ・クラック ・第３の絶縁膜 ・ボイド
造方法の実施例を示す概略断面図である。 第２図（ａ）、（ｂ）と第３図は、従来の半導体装置の
製造方法に係わる概略断面図である。 シリコン基板 第１の絶縁膜 第１の金属配線 第２の絶縁膜 塗布ガラス ・フォトレジスト ・第２の金属配線 ・パシベーション膜 ・クラック ・第３の絶縁膜 ・ボイド
Claims (1)
- 多層配線構造を持つ半導体装置に於いて、少なくとも、
所望表面に素子領域が形成された半導体基板上に第１の
絶縁膜を介して第１の金属配線を形成する工程、気相成
長による第２の絶縁膜を形成する工程、有機シランとＯ
＿３を含むガスを気相反応させた第３の絶縁膜を積層さ
せる工程、第３の絶縁膜の所定膜厚を異方性エッチング
する工程、塗布ガラスをスピンコートする工程、該塗布
ガラスの所定膜厚をドライエッチングにより除去する工
程、フォトレジストをマスクにしウェットエッチングと
ドライエッチングの組み合わせによりスルーホールを開
孔する工程、前記フォトレジストを除去した後第２の金
属配線を形成する工程を含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185351A JPH0682662B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185351A JPH0682662B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350727A true JPH0350727A (ja) | 1991-03-05 |
| JPH0682662B2 JPH0682662B2 (ja) | 1994-10-19 |
Family
ID=16169270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185351A Expired - Fee Related JPH0682662B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682662B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180458A (ja) * | 1985-02-05 | 1986-08-13 | Nec Corp | 半導体装置の製造方法 |
| JPS62261153A (ja) * | 1986-05-08 | 1987-11-13 | Nec Corp | 半導体装置の製造方法 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPH0265256A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-07-18 JP JP1185351A patent/JPH0682662B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180458A (ja) * | 1985-02-05 | 1986-08-13 | Nec Corp | 半導体装置の製造方法 |
| JPS62261153A (ja) * | 1986-05-08 | 1987-11-13 | Nec Corp | 半導体装置の製造方法 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPH0265256A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682662B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000867B1 (ko) | 반도체 장치의 제조 방법 | |
| US5144411A (en) | Method and structure for providing improved insulation in vlsi and ulsi circuits | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH0350727A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60231340A (ja) | 半導体装置の製法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| JPH0629282A (ja) | 半導体装置の製造方法 | |
| JPH02271630A (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH02260554A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2000082740A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS618954A (ja) | 多層配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |