JPS618954A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS618954A JPS618954A JP13045584A JP13045584A JPS618954A JP S618954 A JPS618954 A JP S618954A JP 13045584 A JP13045584 A JP 13045584A JP 13045584 A JP13045584 A JP 13045584A JP S618954 A JPS618954 A JP S618954A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- nitride film
- layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、多層配線の形成方法に関し、特に金層配線間
に絶縁膜を設けて形成される半導体集積回路の多層配線
の形成方法に関するものである。
に絶縁膜を設けて形成される半導体集積回路の多層配線
の形成方法に関するものである。
（従来技術）
従来、半導集積回路装置では集積度向上のため配線の多
層化が行なわれている。特に近年超ＬＳＩに象徴される
ように微細化高集積化を急速に早めつつあシ、配線の微
細多階配線が注目されている。
層化が行なわれている。特に近年超ＬＳＩに象徴される
ように微細化高集積化を急速に早めつつあシ、配線の微
細多階配線が注目されている。
信頼性の高い多層配線実現のためには配線の平坦化が必
要不可欠であシその技術の一つとして、層間絶縁膜を半
導体基板に高周波バイアスを印加してスパッタリングす
ることにより形成した酸化膜つまシバイアススバッタ酸
化膜にすることが行なわれている◇ 第１図に層間絶縁膜としてバイアススパッタ酸化膜で半
導体集積回路の多層配線を形成したときの工程断面図を
示す。
要不可欠であシその技術の一つとして、層間絶縁膜を半
導体基板に高周波バイアスを印加してスパッタリングす
ることにより形成した酸化膜つまシバイアススバッタ酸
化膜にすることが行なわれている◇ 第１図に層間絶縁膜としてバイアススパッタ酸化膜で半
導体集積回路の多層配線を形成したときの工程断面図を
示す。
まず第１図Ａに示すように、シリコン半導体基板１０１
上にシリコン酸化膜１０２を形成した上にスパッタ法な
どによシアルミニウム膜を被着し第１層目のアルミニウ
ム配線１０３を形成する。
上にシリコン酸化膜１０２を形成した上にスパッタ法な
どによシアルミニウム膜を被着し第１層目のアルミニウ
ム配線１０３を形成する。
これにバイアススバ、り法にょシリコン酸化膜１０４を
眉間絶縁膜として形成する。次に第１図Ｂに示すように
１フオトレジスト膜１０５で覆い３真食刻技術によシ選
択的な開孔部を７オトレジスト膜１０５に設ける。層間
絶縁膜としてのシリコン酸化膜１０４には、第１図Ｃの
ように７オトレジスト膜１０５をマスクとしてバッフア
ート弗酸などによシ２割から４割の膜厚を残して等方工
、チングを行ないさらに第１図りのようにリアクティブ
イオンエツチング法などにょシ残りのシリコン酸化膜１
０４を異方性エツチングにょシ除去−シ、層間絶縁膜に
開孔部１０６を設ける。次に第１図Ｅのように７オトレ
ジスト膜１０５を除去しスバ、り法などによシ第２層ア
ルミ配線層１０７が設けられる。最後に配線層間のコン
タクトを確実にして素子特性の安定化を図るために４０
０”０〜５００°Ｃの温度で約１０〜３０分間の熱処理
が行なわれる（第１図Ｆ）。
眉間絶縁膜として形成する。次に第１図Ｂに示すように
１フオトレジスト膜１０５で覆い３真食刻技術によシ選
択的な開孔部を７オトレジスト膜１０５に設ける。層間
絶縁膜としてのシリコン酸化膜１０４には、第１図Ｃの
ように７オトレジスト膜１０５をマスクとしてバッフア
ート弗酸などによシ２割から４割の膜厚を残して等方工
、チングを行ないさらに第１図りのようにリアクティブ
イオンエツチング法などにょシ残りのシリコン酸化膜１
０４を異方性エツチングにょシ除去−シ、層間絶縁膜に
開孔部１０６を設ける。次に第１図Ｅのように７オトレ
ジスト膜１０５を除去しスバ、り法などによシ第２層ア
ルミ配線層１０７が設けられる。最後に配線層間のコン
タクトを確実にして素子特性の安定化を図るために４０
０”０〜５００°Ｃの温度で約１０〜３０分間の熱処理
が行なわれる（第１図Ｆ）。
ところで従来のこの方法では、シリコン酸化膜１０４に
開孔部１０６を設けるとき等方性エツチングの工、チン
グ時間、工、チング速度のはらっきなどによシ、開孔部
の形状か、第１図Ｇ、第１図Ｈに示すようＫさまさまと
なシ信頼性の扁い多層配線は実現し難い。
開孔部１０６を設けるとき等方性エツチングの工、チン
グ時間、工、チング速度のはらっきなどによシ、開孔部
の形状か、第１図Ｇ、第１図Ｈに示すようＫさまさまと
なシ信頼性の扁い多層配線は実現し難い。
また１層間絶縁膜としてバイアススパッタシリコン酸化
膜を用いた場合、最後の熱処理工程で第１層アルミニウ
ム配線層１０３と、バイアススパ、タシリコン酸化膜１
０４の間にふくれ１０８が発生しやすいという欠点があ
る。このふくれの発生機構は明らかではないが、アルミ
ニウムとバイアススパッタシリコン酸化膜の熱膨張率の
大きな違いによると考えられている。これらの問題によ
□ｆり従来の方法では信頼性の高い多層
配線を形成するのは困難であるという欠点があった。
膜を用いた場合、最後の熱処理工程で第１層アルミニウ
ム配線層１０３と、バイアススパ、タシリコン酸化膜１
０４の間にふくれ１０８が発生しやすいという欠点があ
る。このふくれの発生機構は明らかではないが、アルミ
ニウムとバイアススパッタシリコン酸化膜の熱膨張率の
大きな違いによると考えられている。これらの問題によ
□ｆり従来の方法では信頼性の高い多層
配線を形成するのは困難であるという欠点があった。
（発明の目的）
本発明の目的は前述の従来技術の有する問題点を基本的
に取シ除き安定な信頼性の高い半導体集積回路の多層配
線を形成することのできる方法を提供することにある。
に取シ除き安定な信頼性の高い半導体集積回路の多層配
線を形成することのできる方法を提供することにある。
（発明の構成）
本発明は絶縁膜上に所望の電極配線層の形成が完了した
半導体基板表面に対し、プラズマ成長法で形成したシリ
コン窒化膜よりなる下層膜と、スパッタリング法で形成
したシリコン酸化膜よりなる上層膜の多層膜で層間絶縁
膜を形成し、かかる後該絶縁膜上に次の層の電極配線を
形成することを特徴とする。
半導体基板表面に対し、プラズマ成長法で形成したシリ
コン窒化膜よりなる下層膜と、スパッタリング法で形成
したシリコン酸化膜よりなる上層膜の多層膜で層間絶縁
膜を形成し、かかる後該絶縁膜上に次の層の電極配線を
形成することを特徴とする。
（作用）
層間絶縁膜として下層をプラズマ窒化膜、上層をスパッ
タ酸化膜とする多層膜を用いた多層配線に於いて、シリ
コン酸化膜とシリコン窒化膜のエツチング速度の大きな
違いを利用することによシ絶縁膜に開孔部を設けたとき
この開孔部の形状を均一にかつ安定に形成することが容
易である。さらにスパッタ酸化膜の下にプラズマ窒化膜
を被着することにより、下層電極配線と層間絶縁膜の間
のふくれの発生を押さえることを特徴とする０本発明に
よれば、プラズマ窒化膜を２０００〜〜 ４０００Ａの厚さに被着し、さらにスノくツタ酸化膜を
６０００〜８００ＯＡを被着すると、層間絶縁膜に選択
的に開孔部を設ける場合、ノくツファード弗酸などの等
方性エツチング時にシリコン酸化膜とシリコン窒化膜の
エツチング速度の大きな違いによシ、エツチングはシリ
コン窒化膜上部で停止し、開孔部上部の傾斜を持つ形状
を安定にかつ容易に形成できる０ さらに下層にプラズマ窒化膜を被着することによりアル
ミニウム配線層とスパッタ酸化膜の熱膨張の大きな違い
を緩衝し層間絶縁膜をスノクツタ酸イヒ膜一層だけで形
成した時に起りやすい、アルミニウム配線層とスバ、り
酸化膜の間のふくれを完全におさえることができる０ （実施例） 次に本発明をよシ良く理解する゛ために図面を参照にし
て実施例を詳細に説明する。第２図は本発明の主な形成
工程での断面図を示している。第２図Ａの第１層アルミ
ニウム配に２０３までは従来技術によシ形成し、この電
極配線２０３の上にプラズマ成長法によｌｉ化膜２０４
を３０００Ａ被着する。さらにその上に、第２図Ｂに示
すようにスパッタ酸化膜２０５を半導体基板に高周波バ
イアスを印加して７０００Ａ被着することによシ平坦化
する。次に第２図Ｃに示すように７オトレジスト膜２０
６で覆い写真食刻技術によシ選択的な開孔部を７オトレ
ジスト膜２０６に設ける。層間絶縁膜の上層のシリコン
酸化膜１０５を７オトレジスト膜２０６をマスクにし、
バッフアート弗酸でエツチングすると下層のシリコン窒
化膜２０４はエツチング速度が極単に小さいため第２図
りのようにエッチジグはシリコン窒化膜上部で停止する
。
タ酸化膜とする多層膜を用いた多層配線に於いて、シリ
コン酸化膜とシリコン窒化膜のエツチング速度の大きな
違いを利用することによシ絶縁膜に開孔部を設けたとき
この開孔部の形状を均一にかつ安定に形成することが容
易である。さらにスパッタ酸化膜の下にプラズマ窒化膜
を被着することにより、下層電極配線と層間絶縁膜の間
のふくれの発生を押さえることを特徴とする０本発明に
よれば、プラズマ窒化膜を２０００〜〜 ４０００Ａの厚さに被着し、さらにスノくツタ酸化膜を
６０００〜８００ＯＡを被着すると、層間絶縁膜に選択
的に開孔部を設ける場合、ノくツファード弗酸などの等
方性エツチング時にシリコン酸化膜とシリコン窒化膜の
エツチング速度の大きな違いによシ、エツチングはシリ
コン窒化膜上部で停止し、開孔部上部の傾斜を持つ形状
を安定にかつ容易に形成できる０ さらに下層にプラズマ窒化膜を被着することによりアル
ミニウム配線層とスパッタ酸化膜の熱膨張の大きな違い
を緩衝し層間絶縁膜をスノクツタ酸イヒ膜一層だけで形
成した時に起りやすい、アルミニウム配線層とスバ、り
酸化膜の間のふくれを完全におさえることができる０ （実施例） 次に本発明をよシ良く理解する゛ために図面を参照にし
て実施例を詳細に説明する。第２図は本発明の主な形成
工程での断面図を示している。第２図Ａの第１層アルミ
ニウム配に２０３までは従来技術によシ形成し、この電
極配線２０３の上にプラズマ成長法によｌｉ化膜２０４
を３０００Ａ被着する。さらにその上に、第２図Ｂに示
すようにスパッタ酸化膜２０５を半導体基板に高周波バ
イアスを印加して７０００Ａ被着することによシ平坦化
する。次に第２図Ｃに示すように７オトレジスト膜２０
６で覆い写真食刻技術によシ選択的な開孔部を７オトレ
ジスト膜２０６に設ける。層間絶縁膜の上層のシリコン
酸化膜１０５を７オトレジスト膜２０６をマスクにし、
バッフアート弗酸でエツチングすると下層のシリコン窒
化膜２０４はエツチング速度が極単に小さいため第２図
りのようにエッチジグはシリコン窒化膜上部で停止する
。
さらに第２図Ｅのようにリアクティブイオンエラチによ
り、シリコン窒化膜２０４を異方性エツチングによシ除
去し、一層目アルミ配線層２０３に達する開孔部２０７
を設ける。ついで第２図Ｆのように７オトレジスト膜２
０６を除去し、スパッタ法などによシ第２層アルミ配線
層２０８が設けられる０最後に４００℃〜５００℃の温
度で１０〜３０分間の熱処理を行なう。
り、シリコン窒化膜２０４を異方性エツチングによシ除
去し、一層目アルミ配線層２０３に達する開孔部２０７
を設ける。ついで第２図Ｆのように７オトレジスト膜２
０６を除去し、スパッタ法などによシ第２層アルミ配線
層２０８が設けられる０最後に４００℃〜５００℃の温
度で１０〜３０分間の熱処理を行なう。
（発明の効果）
本発明によればシリコン酸化膜とシリコン窒化膜のエツ
チング速度の大きな違いを利用して眉間・絶縁膜として
下層にプラズマ窒化膜、上層にスパッタ酸化膜の２鳩構
造を用いることにより、この層間絶縁膜に開孔部を選択
的に設ける場合、開孔部の形状を均一にかつ安定に設け
ることが容易になり、また熱処理によシふくれの発生し
ゃすいスパッタ酸化膜の下層にプラズマ窒化膜を設けて
いることによりふくれを完全に防止できるため、耐熱性
にすぐれ平坦化された微細多層配線を信頼性良く安定に
かつ容易に形成できる。
チング速度の大きな違いを利用して眉間・絶縁膜として
下層にプラズマ窒化膜、上層にスパッタ酸化膜の２鳩構
造を用いることにより、この層間絶縁膜に開孔部を選択
的に設ける場合、開孔部の形状を均一にかつ安定に設け
ることが容易になり、また熱処理によシふくれの発生し
ゃすいスパッタ酸化膜の下層にプラズマ窒化膜を設けて
いることによりふくれを完全に防止できるため、耐熱性
にすぐれ平坦化された微細多層配線を信頼性良く安定に
かつ容易に形成できる。
（発明のまとめ）
と
本発明の生たる部分は、金属配線間の絶縁膜と
１だして、プラズマ窒化膜を被着し、さらにその
上にスパッタ酸化膜を被着した二層構造を用いると、シ
リコン酸化膜とシリコン窒化膜のエツチング速度の違い
によシ、絶縁膜に選択的に開孔部を設ける場合に開孔部
の形状を確実に均一に形成することが容易に可能であり
、さらにスパッタ酸化膜と下層アルミ配線の間にプラズ
マ窒化膜を設けることによ＃）酸化膜とアルミニウムの
熱膨張の違いをＭ伽し、配線層と絶縁膜の間のふくれを
完全に押さえることができることにある。
１だして、プラズマ窒化膜を被着し、さらにその
上にスパッタ酸化膜を被着した二層構造を用いると、シ
リコン酸化膜とシリコン窒化膜のエツチング速度の違い
によシ、絶縁膜に選択的に開孔部を設ける場合に開孔部
の形状を確実に均一に形成することが容易に可能であり
、さらにスパッタ酸化膜と下層アルミ配線の間にプラズ
マ窒化膜を設けることによ＃）酸化膜とアルミニウムの
熱膨張の違いをＭ伽し、配線層と絶縁膜の間のふくれを
完全に押さえることができることにある。
以上のように本発明の方法によシ平坦化にすぐれ信頼性
の高い半導体集積回路の多層配線を安定かつ容易に形成
することができる。
の高い半導体集積回路の多層配線を安定かつ容易に形成
することができる。
第１図Å、Ｆは従来の製造方法の生な製造工程の断面図
、第１図ＧおよびＨはスルーホール部の形状のばらつき
を示す断面図である。第２図Ａ〜Ｆは本発明の実施例の
製造方法の主な製造工程の断面図である。 図中において、１０１，２０１はシリコン基板、１０２
．２０２はシリコン酸化膜、１０３，２０３は一層目ア
ルミニウム電極配線、１０４，２０５はバイアススパッ
タシリコン酸化膜、１０５，２０６はフォトレジスト膜
、１０６，１０７は層間絶縁膜に設けられた開孔部、１
０７，２０８は二層目アルミニウム電極配線である。 Ｄ 第２図 「 第２図
、第１図ＧおよびＨはスルーホール部の形状のばらつき
を示す断面図である。第２図Ａ〜Ｆは本発明の実施例の
製造方法の主な製造工程の断面図である。 図中において、１０１，２０１はシリコン基板、１０２
．２０２はシリコン酸化膜、１０３，２０３は一層目ア
ルミニウム電極配線、１０４，２０５はバイアススパッ
タシリコン酸化膜、１０５，２０６はフォトレジスト膜
、１０６，１０７は層間絶縁膜に設けられた開孔部、１
０７，２０８は二層目アルミニウム電極配線である。 Ｄ 第２図 「 第２図
Claims (3)
- （１）絶縁膜上に所望の電極配線層の形成が完了した半
導体基板表面に対し、シリコン窒化膜よりなる下層膜と
、シリコン酸化膜よりなる上層膜との多層膜で絶縁膜を
形成し、しかる後該絶縁膜上に次の層の電極配線を形成
する工程を含むことを特徴とする多層配線の形成方法。 - （２）特許請求の範囲第（１）項に記載の多層配線の形
成に於いて、シリコン窒化膜がプラズマ成長法にによっ
て、シリコン酸化膜がスパッタリング法によって形成さ
れることを特徴とする多層配線の形成方法。 - （３）特許請求の範囲第（１）項又は第（２）項に記載
の多層配線の形成に於いて、シリコン窒化膜の膜厚を３
００〜５０００Å、シリコン酸化膜の膜厚を５０００〜
２００００Åとすることを特徴とする多層配線の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13045584A JPS618954A (ja) | 1984-06-25 | 1984-06-25 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13045584A JPS618954A (ja) | 1984-06-25 | 1984-06-25 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618954A true JPS618954A (ja) | 1986-01-16 |
Family
ID=15034645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13045584A Pending JPS618954A (ja) | 1984-06-25 | 1984-06-25 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174945A (ja) * | 1986-01-28 | 1987-07-31 | Rohm Co Ltd | 半導体装置の配線形成方法 |
-
1984
- 1984-06-25 JP JP13045584A patent/JPS618954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174945A (ja) * | 1986-01-28 | 1987-07-31 | Rohm Co Ltd | 半導体装置の配線形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPS618954A (ja) | 多層配線の形成方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPS63258043A (ja) | 半導体装置の製造方法 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JPH0350727A (ja) | 半導体装置の製造方法 | |
| JPS60239042A (ja) | 半導体装置の製造方法 | |
| JP2000133706A (ja) | 半導体装置およびその製造方法 | |
| JPH07297190A (ja) | 多層配線の形成方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 | |
| JPH03108337A (ja) | 半導体装置の製造方法 | |
| JPS63164341A (ja) | 半導体集積回路装置の製造方法 |