JP2576182B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2576182B2 JP2576182B2 JP9250488A JP9250488A JP2576182B2 JP 2576182 B2 JP2576182 B2 JP 2576182B2 JP 9250488 A JP9250488 A JP 9250488A JP 9250488 A JP9250488 A JP 9250488A JP 2576182 B2 JP2576182 B2 JP 2576182B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- wiring
- semiconductor device
- hillock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置の製造におけるオルガノ・シラノールから
絶縁層のエッチング方法に関し、 下部の配線層を覆っているオルガノ・シラノールが完
全に除去されると同時に、配線層を覆っているヒロック
保護膜に対する影響が小さい、選択性に優れたドライエ
ッチング法を実現させることを目的とし、 表面がヒロック保護膜によって覆われた下部のAl配線
層と、Al配線層の凹部に形成されたオルガノ・シラノー
ルからなる平坦化層と、Al配線層および平坦化層の上に
形成された層間絶縁層と、層間絶縁層上に形成された上
部のAl配線層とを有し、層間に介在する絶縁層を貫通す
るように形成された配線接続層で、Al配線層とAl配線層
を接続する半導体装置の製造において、Al配線層上に被
着された平坦化層を除去するに際して、CHF3とCF4を混
合してなるガスにO2を混入しドライエッチングするよう
に構成する。
絶縁層のエッチング方法に関し、 下部の配線層を覆っているオルガノ・シラノールが完
全に除去されると同時に、配線層を覆っているヒロック
保護膜に対する影響が小さい、選択性に優れたドライエ
ッチング法を実現させることを目的とし、 表面がヒロック保護膜によって覆われた下部のAl配線
層と、Al配線層の凹部に形成されたオルガノ・シラノー
ルからなる平坦化層と、Al配線層および平坦化層の上に
形成された層間絶縁層と、層間絶縁層上に形成された上
部のAl配線層とを有し、層間に介在する絶縁層を貫通す
るように形成された配線接続層で、Al配線層とAl配線層
を接続する半導体装置の製造において、Al配線層上に被
着された平坦化層を除去するに際して、CHF3とCF4を混
合してなるガスにO2を混入しドライエッチングするよう
に構成する。
本発明は多層配線を有する半導体装置の製造方法に係
り、特にオルガノ・シラノールからなる絶縁層のエッチ
ング方法に関する。
り、特にオルガノ・シラノールからなる絶縁層のエッチ
ング方法に関する。
多層配線を有し層間絶縁物を貫通するように形成され
た配線接続層で、上下の配線層が接続されてなる半導体
装置の製造において、下部の配線層を形成することによ
って生じた凹凸を平坦化し、上部の配線層を形成する際
のステップカバレージ性を向上させるため、膜焼成後も
有機基を含むオルガノ・シラノールで上下の配線層間に
平坦化層が形成されている。
た配線接続層で、上下の配線層が接続されてなる半導体
装置の製造において、下部の配線層を形成することによ
って生じた凹凸を平坦化し、上部の配線層を形成する際
のステップカバレージ性を向上させるため、膜焼成後も
有機基を含むオルガノ・シラノールで上下の配線層間に
平坦化層が形成されている。
しかし下部の配線層を覆っている絶縁層にスルーホー
ル孔を設け、その孔の中に絶縁層を貫通する配線接続層
を形成する際に、オルガノ・シラノールからなる平坦化
層が孔の壁面に露呈していると、オルガノ・シラノール
から放出されるガスによって配線接続層の成長が阻害さ
れる。そこでスルーホール孔の壁面にオルガノ・シラノ
ールからなる平坦化層が露呈しないように、配線層上の
平坦化層がドライエッチング法によって除去される。
ル孔を設け、その孔の中に絶縁層を貫通する配線接続層
を形成する際に、オルガノ・シラノールからなる平坦化
層が孔の壁面に露呈していると、オルガノ・シラノール
から放出されるガスによって配線接続層の成長が阻害さ
れる。そこでスルーホール孔の壁面にオルガノ・シラノ
ールからなる平坦化層が露呈しないように、配線層上の
平坦化層がドライエッチング法によって除去される。
一方下部の配線層に導電性突起物（ヒロックと称す
る）が発生するのを防止するために、その表面はシリコ
ン酸化物（SiO2）からなるヒロック保護膜で覆われてい
る。しかるにヒロック保護膜もドライエッチングによっ
て削られるため、平坦化層が完全に無くなるまでオーバ
エッチングすると、ヒロック保護膜も削り取られて薄く
なり甚だしい場合は破れることがある。上下の配線層が
絶縁されるべき領域においてヒロック保護膜が削り取ら
れると、そこに発生したヒロックによって上下の配線層
が短絡する。
る）が発生するのを防止するために、その表面はシリコ
ン酸化物（SiO2）からなるヒロック保護膜で覆われてい
る。しかるにヒロック保護膜もドライエッチングによっ
て削られるため、平坦化層が完全に無くなるまでオーバ
エッチングすると、ヒロック保護膜も削り取られて薄く
なり甚だしい場合は破れることがある。上下の配線層が
絶縁されるべき領域においてヒロック保護膜が削り取ら
れると、そこに発生したヒロックによって上下の配線層
が短絡する。
そこで下部の配線層を覆っているオルガノ・シラノー
ルが完全に除去されると同時に、配線層を覆っているヒ
ロック保護膜に対する影響が小さい、選択性に優れたド
ライエッチング法の実現が要望されている。
ルが完全に除去されると同時に、配線層を覆っているヒ
ロック保護膜に対する影響が小さい、選択性に優れたド
ライエッチング法の実現が要望されている。
第３図は多層配線を有する半導体装置の製造工程を示
す図である。
す図である。
以下第３図によって多層配線を有する半導体装置の製
造工程を説明する。
造工程を説明する。
下部の配線層形成工程（第３図参照） 燐珪酸ガラス（PSG）等からなる層間絶縁層１の上
に、厚さが約0.5μｍのアルミ（Al）からなる金属膜を
被着せしめ、リソグラフィ技術を利用して下部のAl配線
層２を形成すると共に、ヒロック保護膜３としてSiO2か
らなる厚さ0.2μｍのプラズマ酸化膜を、層間絶縁層１
およびAl配線層２の表面に被着させる。
に、厚さが約0.5μｍのアルミ（Al）からなる金属膜を
被着せしめ、リソグラフィ技術を利用して下部のAl配線
層２を形成すると共に、ヒロック保護膜３としてSiO2か
らなる厚さ0.2μｍのプラズマ酸化膜を、層間絶縁層１
およびAl配線層２の表面に被着させる。
平坦化層形成工程（第３図参照） ヒロック保護膜３の上にオルガノ・シラノールの膜を
スピンコートし、Al配線層２の形成により生じた凹凸を
平坦化層４を形成する。
スピンコートし、Al配線層２の形成により生じた凹凸を
平坦化層４を形成する。
平坦化工程（第３図参照） 反応性イオンエッチング装置を用いたドライエッチン
グによって、Al配線層２の上部に被着している平坦化層
４を完全に除去する。因に従来の半導体装置の製造にお
けるエッチング条件は、50SCCMのCHF3と50SCCMのCF4を
混合してドライエッチング用ガスとなし、0.4Torrの反
応真空度において800Wの高周波（13.56MHz）が印加され
ている。
グによって、Al配線層２の上部に被着している平坦化層
４を完全に除去する。因に従来の半導体装置の製造にお
けるエッチング条件は、50SCCMのCHF3と50SCCMのCF4を
混合してドライエッチング用ガスとなし、0.4Torrの反
応真空度において800Wの高周波（13.56MHz）が印加され
ている。
層間絶縁層形成工程（第３図参照） Al配線層２の上部に被着している平坦化層４を完全に
除去した後、その上に層間絶縁層５として低温成長によ
る厚さが約0.5μｍのPSGの気相成長膜を形成する。
除去した後、その上に層間絶縁層５として低温成長によ
る厚さが約0.5μｍのPSGの気相成長膜を形成する。
スルーホール孔形成工程（第３図参照） 上下配線層を接続する領域において層間絶縁層５およ
びヒロック保護膜３に、下部のAl配線層２に直接達する
スルーホール孔６を形成する。
びヒロック保護膜３に、下部のAl配線層２に直接達する
スルーホール孔６を形成する。
上部の配線層形成工程（第１図参照） 層間絶縁層４の上に厚さが約0.5μｍのAlからなる金
属膜を被着せしめ、リソグラフィ技術を利用して上部の
Al配線層７を形成する。層間絶縁層５の上にAlからなる
金属膜を被着せしめる際に、上下の配線層を接続する配
線接続層８がスルーホール孔６の内部に形成される。
属膜を被着せしめ、リソグラフィ技術を利用して上部の
Al配線層７を形成する。層間絶縁層５の上にAlからなる
金属膜を被着せしめる際に、上下の配線層を接続する配
線接続層８がスルーホール孔６の内部に形成される。
第４図は従来の製造方法における問題点を示す図であ
る。
る。
半導体装置を製造する従来の方法において第４図
（ａ）に示す如く、Al配線層２の上部に被着している平
坦化層４を除去する際のエッチングが不足すると、下部
のAl配線層２に直接達するスルーホール孔６を形成した
ときに、スルーホール孔６の壁面に残存している平坦化
層４が露呈し、その孔の中に絶縁層を貫通する配線接続
層８を形成する際に、オルガノ・シラノールから放出さ
れるガスによって配線接続層８の成長が阻害される。
（ａ）に示す如く、Al配線層２の上部に被着している平
坦化層４を除去する際のエッチングが不足すると、下部
のAl配線層２に直接達するスルーホール孔６を形成した
ときに、スルーホール孔６の壁面に残存している平坦化
層４が露呈し、その孔の中に絶縁層を貫通する配線接続
層８を形成する際に、オルガノ・シラノールから放出さ
れるガスによって配線接続層８の成長が阻害される。
一方平坦化層４を完全に除去するためオーバーエッチ
ングすると、オルガノ・シラノールとSiO2からなるプラ
ズマ酸化膜のエッチング速度が同等であるため、第４図
（ｂ）に示す如くヒロック保護膜３も削り取られて薄く
なり、これを熱処理することによりAl配線層２に発生し
たヒロック21が層間絶縁層５を貫通して、上下の配線層
２と７が絶縁されるべき領域において短絡されるという
問題があった。
ングすると、オルガノ・シラノールとSiO2からなるプラ
ズマ酸化膜のエッチング速度が同等であるため、第４図
（ｂ）に示す如くヒロック保護膜３も削り取られて薄く
なり、これを熱処理することによりAl配線層２に発生し
たヒロック21が層間絶縁層５を貫通して、上下の配線層
２と７が絶縁されるべき領域において短絡されるという
問題があった。
本発明の目的は下部の配線層を覆っているオルガノ・
シラノールが完全に除去されると同時に、配線層を覆っ
ているヒロック保護膜に対する影響が小さい、選択性に
優れたドライエッチング法を実現されることにある。
シラノールが完全に除去されると同時に、配線層を覆っ
ているヒロック保護膜に対する影響が小さい、選択性に
優れたドライエッチング法を実現されることにある。
第１図は半導体装置の構成例を示す縦断面図である。
なお全図を通し同じ対象物は同一記号で表している。
なお全図を通し同じ対象物は同一記号で表している。
上記課題は表面がヒロック保護膜３によって覆われた
下部のAl配線層２と、Al配線層２の凹部に形成されたオ
ルガノ・シラノールからなる平坦化層４と、Al配線層２
および該平坦化層４の上に形成された層間絶縁層５と、
層間絶縁層５上に形成された上部のAl配線層７とを有
し、層間に介在する絶縁層を貫通するよう形成された配
線接続層８で、Al配線層２とAl配線層７を接続する半導
体装置の製造において、Al配線層２上に被着された平坦
化層４を除去するに際して、CHF3とCF4を混合してなる
ガスにO2を混入し、ドライエッチングする本発明になる
半導体装置の製造方法によって達成される。
下部のAl配線層２と、Al配線層２の凹部に形成されたオ
ルガノ・シラノールからなる平坦化層４と、Al配線層２
および該平坦化層４の上に形成された層間絶縁層５と、
層間絶縁層５上に形成された上部のAl配線層７とを有
し、層間に介在する絶縁層を貫通するよう形成された配
線接続層８で、Al配線層２とAl配線層７を接続する半導
体装置の製造において、Al配線層２上に被着された平坦
化層４を除去するに際して、CHF3とCF4を混合してなる
ガスにO2を混入し、ドライエッチングする本発明になる
半導体装置の製造方法によって達成される。
第１図においてAl配線層上に被着された平坦化層を除
去するに際して、CHF3とCF4を混合してなるガスにO2を
混入しドライエッチングすることによって、SiO2からな
るプラズマ酸化膜に比べオルガノ・シラノールのエッチ
ング速度が早くなり、下部の配線層を覆っているオルガ
ノ・シラノールが完全に除去されると同時に、配線層を
覆っているヒロック保護膜に対する影響が小さい、選択
性に優れたドライエッチング法を実現させることができ
る。
去するに際して、CHF3とCF4を混合してなるガスにO2を
混入しドライエッチングすることによって、SiO2からな
るプラズマ酸化膜に比べオルガノ・シラノールのエッチ
ング速度が早くなり、下部の配線層を覆っているオルガ
ノ・シラノールが完全に除去されると同時に、配線層を
覆っているヒロック保護膜に対する影響が小さい、選択
性に優れたドライエッチング法を実現させることができ
る。
以下本発明の実施例について詳細に説明する。なお第
２図は本発明の製造方法におけるエッチング特性を示す
図である。
２図は本発明の製造方法におけるエッチング特性を示す
図である。
例えば第２図に示す如く100SCCMのCHF3と100SCCMのCF
4に、約15CCMのO2を添加してドライエッチング用ガスと
なし、0.4Torrの反応真空度において800Wの高周波が印
加された場合に、プラズマ酸化膜のエッチングレートが
従来と変わりなく約4000Å/minであるのに対し、オルガ
ノ・シラノールのエッチング速度は8000Å/minと従来の
２倍に促進される。
4に、約15CCMのO2を添加してドライエッチング用ガスと
なし、0.4Torrの反応真空度において800Wの高周波が印
加された場合に、プラズマ酸化膜のエッチングレートが
従来と変わりなく約4000Å/minであるのに対し、オルガ
ノ・シラノールのエッチング速度は8000Å/minと従来の
２倍に促進される。
これはオルガノ・シラノールが焼成後もSi原子との結
合部に有機基を残しており、酸素ラジカルによってオル
ガノ・シラノールの有機部分が分解されて、SiF4を生成
しSi原子を揮発させるフッ素ラジカルやCF3イオンなど
の、エッチング活性種の作用が促進されエッチング速度
が短縮されたものと考えられる。
合部に有機基を残しており、酸素ラジカルによってオル
ガノ・シラノールの有機部分が分解されて、SiF4を生成
しSi原子を揮発させるフッ素ラジカルやCF3イオンなど
の、エッチング活性種の作用が促進されエッチング速度
が短縮されたものと考えられる。
本発明になる製造方法と従来の製造方法との相違点
は、Al配線層上に被着されたオルガノ・シラノールから
なる平坦化層を除去するに際して、反応性イオンエッチ
ング装置に導入されるドライエッチング用ガスの組成に
ある。
は、Al配線層上に被着されたオルガノ・シラノールから
なる平坦化層を除去するに際して、反応性イオンエッチ
ング装置に導入されるドライエッチング用ガスの組成に
ある。
即ち従来の方法において用いられるドライエッチング
用ガスは、50SCCMのCHF3と50SCCMのCF4が混合されてお
り、0.4Torrの反応真空度において800Wの高周波が印加
されているのに対し、本発明になる方法において用いら
れるドライエッチング用ガスは、50SCCMのCHF3と50SCCM
のCF4と50SCCMのO2が混合されていて、0.4Torrの反応真
空度において800Wの高周波が印加されている。
用ガスは、50SCCMのCHF3と50SCCMのCF4が混合されてお
り、0.4Torrの反応真空度において800Wの高周波が印加
されているのに対し、本発明になる方法において用いら
れるドライエッチング用ガスは、50SCCMのCHF3と50SCCM
のCF4と50SCCMのO2が混合されていて、0.4Torrの反応真
空度において800Wの高周波が印加されている。
このようにAl配線層上に被着された平坦化層を除去す
るに際して、CHF3とCF4を混合してなるガスにO2を混入
しドライエッチングすることによって、SiO2からなるプ
ラズマ酸化膜に比べオルガノ・シラノールのエッチング
速度が早くなり、下部の配線層を覆っているオルガノ・
シラノールが完全に除去されると同時に、配線層を覆っ
ているヒロック保護膜に対する影響が小さい、選択性に
優れたドライエッチング法を実現させることができる。
るに際して、CHF3とCF4を混合してなるガスにO2を混入
しドライエッチングすることによって、SiO2からなるプ
ラズマ酸化膜に比べオルガノ・シラノールのエッチング
速度が早くなり、下部の配線層を覆っているオルガノ・
シラノールが完全に除去されると同時に、配線層を覆っ
ているヒロック保護膜に対する影響が小さい、選択性に
優れたドライエッチング法を実現させることができる。
なお反応性イオンエッチング装置にO2を単独で導入
し、グロー放電させても発生した酸素ラジカルの寿命が
極めて短く、その酸素ラジカルによるエッチング速度は
極く遅いが、CHF3とCF4から生成されるフッ素ラジカル
には酸素ラジカルを長寿命化する作用があり、添加され
るO2の量が比較的少なくとも大きい効果を得ることがで
きる。
し、グロー放電させても発生した酸素ラジカルの寿命が
極めて短く、その酸素ラジカルによるエッチング速度は
極く遅いが、CHF3とCF4から生成されるフッ素ラジカル
には酸素ラジカルを長寿命化する作用があり、添加され
るO2の量が比較的少なくとも大きい効果を得ることがで
きる。
上述の如く本発明によればオルガノ・シラノールが完
全に除去されると同時に、配線層を覆っているヒロック
保護膜に対する影響が小さい、選択性に優れたドライエ
ッチング法を提供することができる。
全に除去されると同時に、配線層を覆っているヒロック
保護膜に対する影響が小さい、選択性に優れたドライエ
ッチング法を提供することができる。
第１図は半導体装置の構成例を示す側断面図、 第２図は本発明の製造方法におけるエッチング特性を示
す図、 第３図は多層配線を有する半導体装置の製造工程を示す
図、 第４図は従来の製造方法における問題点を示す図、 である。図において １は層間絶縁層、２は下部のAl配線層、 ３はヒロック保護膜、４は平坦化層、 ５は層間絶縁層、６はスルーホール孔、 ７は上部のAl配線層、８は配線接続層、 をそれぞれ表す。
す図、 第３図は多層配線を有する半導体装置の製造工程を示す
図、 第４図は従来の製造方法における問題点を示す図、 である。図において １は層間絶縁層、２は下部のAl配線層、 ３はヒロック保護膜、４は平坦化層、 ５は層間絶縁層、６はスルーホール孔、 ７は上部のAl配線層、８は配線接続層、 をそれぞれ表す。
Claims (1)
- 【請求項１】表面がヒロック保護膜（３）によって覆わ
れた下部のAl配線層（２）と、該Al配線層（２）の凹部
に形成されたオルガノ・シラノールからなる平坦化層
（４）と、該Al配線層（２）および該平坦化層（４）の
上に形成された層間絶縁層（５）と、該層間絶縁層
（５）上に形成された上部のAl配線層（７）とを有し、
層間に介在する絶縁層を貫通するよう形成された配線接
続層（８）で、該Al配線層（２）と該Al配線層（７）を
接続する半導体装置の製造において、 Al配線層（２）上に被着された平坦化層（４）を除去す
るに際して、CHF3とCF4を混合してなるガスにO2を混入
し、ドライエッチングすることを特徴とした半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9250488A JP2576182B2 (ja) | 1988-04-14 | 1988-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9250488A JP2576182B2 (ja) | 1988-04-14 | 1988-04-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01264244A JPH01264244A (ja) | 1989-10-20 |
| JP2576182B2 true JP2576182B2 (ja) | 1997-01-29 |
Family
ID=14056140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9250488A Expired - Fee Related JP2576182B2 (ja) | 1988-04-14 | 1988-04-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576182B2 (ja) |
-
1988
- 1988-04-14 JP JP9250488A patent/JP2576182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01264244A (ja) | 1989-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665635A (en) | Method for forming field oxide film in semiconductor device | |
| JP3070450B2 (ja) | 多層配線形成法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US5681425A (en) | Teos plasma protection technology | |
| US5522520A (en) | Method for forming an interconnection in a semiconductor device | |
| US6214725B1 (en) | Etching method | |
| JPH05218017A (ja) | 半導体装置の製造方法 | |
| JP3123449B2 (ja) | 多層配線形成法 | |
| JP2956524B2 (ja) | エッチング方法 | |
| JP2576182B2 (ja) | 半導体装置の製造方法 | |
| US5846880A (en) | Process for removing titanium nitride layer in an integrated circuit | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| KR0171953B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
| JPH0689883A (ja) | 接続孔の形成方法 | |
| KR100369338B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
| KR100848247B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| KR20010010919A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR19990045274A (ko) | 반도체 장치의 제조 방법 | |
| KR100419878B1 (ko) | 반도체소자의제조방법 | |
| KR20050005972A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |