KR100213439B1 - 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법 - Google Patents

더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법 Download PDF

Info

Publication number
KR100213439B1
KR100213439B1 KR1019960048017A KR19960048017A KR100213439B1 KR 100213439 B1 KR100213439 B1 KR 100213439B1 KR 1019960048017 A KR1019960048017 A KR 1019960048017A KR 19960048017 A KR19960048017 A KR 19960048017A KR 100213439 B1 KR100213439 B1 KR 100213439B1
Authority
KR
South Korea
Prior art keywords
wafers
wafer
loaded
slot
run
Prior art date
Application number
KR1019960048017A
Other languages
English (en)
Other versions
KR19980028835A (ko
Inventor
최진방
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960048017A priority Critical patent/KR100213439B1/ko
Priority to JP05196997A priority patent/JP3759661B2/ja
Priority to US08/825,118 priority patent/US5950109A/en
Priority to TW086104194A priority patent/TW396390B/zh
Priority to CN97111639A priority patent/CN1131552C/zh
Priority to DE19714296A priority patent/DE19714296C2/de
Priority to GB9707061A priority patent/GB2318682B/en
Publication of KR19980028835A publication Critical patent/KR19980028835A/ko
Application granted granted Critical
Publication of KR100213439B1 publication Critical patent/KR100213439B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 더미 웨이퍼(dummy wafer)를 사용하지 않는 막형성 방법에 관한 것으로, 웨이퍼들을 적재한 적어도 하나의 런 카세트를 로드하는 단계와, 상기 런 카세트내 웨이퍼중 최초 슬롯으로부터 N-1 슬롯까지의 초기 로드용 웨이퍼들 및 N 슬롯 웨이퍼를 순서대로 상기 분산헤드들에 로드하는 단계와, 일정 두께비율로 증착하는 단계와, 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 다음 슬롯의 웨이퍼를 로드하는 단계와, 상기 런 카세트내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 3과 단계 4를 반복하는 단계와, 상기 초기 로드용 웨이퍼를 언로드된 순서대로 상기 분산헤드에 재로드하는 단계와, 상기 일정 두께비율로 증착하는 단계와, 상기 초기 로드용 웨이퍼중 최종 웨이퍼가 로드될 때까지 단계 6과 단계 7을 반복하는 단계와, 클린 업을 실시하여 상기 웨이퍼들을 모두 언로드하는 단계를 포함하는 것을 특징으로 한다.

Description

더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법
본 발명은 더미 웨이퍼(dummy wafer)를 사용하지 않는 막형성 방법에 관한 것이다. 보다 상세하게는 상압 CVD장치 등에서 USG, BPSG 등의 막을 형성하는 경우, 일반적으로 사용되는 더미 웨이퍼를 생략함으로써 설비효율을 증가시키고 웨이퍼의 손실을 방지하며 연속적인(super continuous) 공정을 가능하게 할 수 있는 막형성 방법에 관한 것이다.
일반적으로 CVD막을 형성하는 공정에서는 막을 형성하고자 하는 한 장의 웨이퍼를 대응하는 하나의 분산헤드(dispersion head)에 올려놓는 방식으로 전체 분산헤드를 채운 후에 공정을 진행한다. 이를 도 1을 참고하여 구체적으로 설명하면 다음과 같다.
먼저, 분산헤드가 5 개인 것으로 가정하면, 더미 웨이퍼들 D1-D4를 콜드 아암(12)에 의해 더미 웨이퍼 카세트(1)로부터 순서대로 엘리베이터(11)로 이송한 후 로드 서셉터(13)를 이용하여 각 분산헤드 E 내지 B에 로드(load)한다. 다음에 런 카세트(run cassette; 3)로부터 막을 형성할 1번 슬롯 웨이퍼(slot wafer; W1)를 분산헤드 A에 로드시킴으로써 전체 분산헤드에 웨이퍼를 로드시킨다. 이 상태가 초기 웨이퍼 로딩상태로 도 1에 개략적으로 도시되어 있다.
이어 일정 두께비율로 CVD막을 형성한다. 이때 두께비율은 전체를 100%로 할 때, 100%를 분산헤드의 개수로 나눈 값으로 한다. 즉, 이 실시예에서는 100%/5 = 20% 씩 단계적으로 증착시킨다.
다음에 챔버내 각 웨이퍼들을 다음 분산헤드로 이동하여 최초에 로드된 더미 웨이퍼를 엘리베이터를 통해 언로드(unload)하고 런 카세트(3)로부터 2번 슬롯 웨이퍼를 로드한다. 이와 같은 방법을 반복하게 되면, 더미 웨이퍼들은 각각 로드된 순서에 따라 20%, 40%, 60%, 80% 씩 CVD막이 형성된 상태에서 분산헤드 E를 지나 언로드된다. 또한 런 카세트(3)로부터 로드된 1번 슬롯 웨이퍼부터는 모두 다섯 번의 단계적 증착에 의해 100%의 증착이 완료된 후 언로드된다. 상기 웨이퍼들은 언로드된 후에 쿨링 스테이션(10)에서 30초 정도 대기한 후 꺼내어진 카세트의 해당 슬롯에 각각 적재된다.
이와 같은 방법으로 런 카세트(3)내의 모든 웨이퍼에 대해 증착공정을 실시한다. 25매의 웨이퍼들이 적재된 런 카세트(3)의 경우에는 25번 슬롯 웨이퍼를 분산헤드 A에 로드하여 증착공정을 실시하고 챔버내 각 웨이퍼들을 다음 분산헤드로 이동시키게 되면 분산헤드 E에 로드되었던 21번 슬롯 웨이퍼는 엘리베이터를 통해 언로드된다.
이때, 런 카세트내에는 더 이상의 슬롯 웨이퍼들이 없기 때문에, 초기에 언로드된 더미 웨이퍼들을 언로드된 순서대로 재로드(reload)하고 단계적 증착을 한다. 이같이 하여 25번 슬롯 웨이퍼 W25가 분산헤드 E에 로드되면, 도 2에 도시된 바와 같이 분산헤드 A에서 분산헤드 D까지는 모두 더미 웨이퍼들 D1-D4로 로드된다. 이 상태에서 마지막 증착을 실시하게 되면 25번 슬롯 웨이퍼 W25 및 더미 웨이퍼들 D1-D4은 모두 100%의 증착이 이루어지게 된다. 이후 클린 업(clean up)을 실시하여 모든 웨이퍼를 언로드한다.
그러나, 이러한 종래의 방법에 의할 경우에는 여러 가지 문제점들이 발생하였다.
먼저, 더미 웨이퍼의 손실이 크다는 것이다. 일반적으로 더미 웨이퍼는 타공정에서 테스트용 웨이퍼로 사용하는 도중에 신뢰성이 제거된 웨이퍼로써 그 발생량에는 한계가 있다. 한편, CVD 설비 하나에는 통상 24매의 더미 웨이퍼를 로딩하는데 한 공정을 진행할 때마다 4매의 더미 웨이퍼가 사용되며 약 6,300Å의 두께로 증착막이 형성된다. 따라서 적게는 3주에 한 번, 많게는 1주에 한 번씩 더미 웨이퍼 카세트를 교환해야 하기 때문에 더미 웨이퍼의 손실이 커진다는 문제점이 있다. 또한 더미 웨이퍼가 충분히 공급되지 않는 경우에는 정상적인 웨이퍼를 더미 웨이퍼 대신에 사용해야만 할 가능성도 존재한다.
둘째로, 더미 웨이퍼가 깨짐으로 인해 발생되는 파티클이 챔버내 다른 웨이퍼에 영향을 줄 수 있다는 문제점이 있다. 또한 파티클이 발생한 경우에는 설비의 가동을 중지해야 하기 때문에 이에 따라 설비효율이 감소하게 된다.
셋째, 현재 반도체 공정의 흐름이 자동화로 가고 있는 상태에서 더미 웨이퍼를 사용하게 되면 연속적인 공정이 곤란하다는 문제점이 있다. 즉, 더미 웨이퍼의 적절한 공급 등의 관리는 작업자에 의해서만 가능하기 때문에 자동화가 곤란하며, 이에 따라 연속적인(super continuous) 공정이 실행되기 어렵다.
본 발명의 목적은 더미 웨이퍼를 사용하지 않는 막형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 연속적인 공정이 가능한 막형성 방법을 제공하는 것이다.
본 발명에 의하면 상기 웨이퍼들을 적재한 적어도 하나의 런 카세트를 로드하는 단계와, 상기 런 카세트내 웨이퍼중 최초 슬롯으로부터 N-1 슬롯까지의 초기 로드용 웨이퍼들 및 N 슬롯 웨이퍼를 순서대로 상기 분산헤드들에 로드하는 단계와, 일정 두께비율로 증착하는 단계와, 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 다음 슬롯의 웨이퍼를 로드하는 단계와, 상기 런 카세트내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 3과 단계 4를 반복하는 단계와, 상기 초기 로드용 웨이퍼를 언로드된 순서대로 상기 분산헤드에 재로드하는 단계와, 상기 일정 두께비율로 증착하는 단계와, 상기 초기 로드용 웨이퍼중 최종 웨이퍼가 로드될 때까지 단계 6과 단계 7을 반복하는 단계와, 클린 업을 실시하여 상기 웨이퍼들을 모두 언로드하는 단계를 포함하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법이 개시된다.
도 1은 종래의 막형성 방법에 있어서 경우 초기의 웨이퍼 로딩상태를 나타낸 설명도
도 2는 종래의 막형성 방법에 있어서 최종 웨이퍼 로딩상태를 나타낸 설명도
도 3A는 1 로트 공정의 경우 본 발명에 의한 초기의 웨이퍼 로딩상태를 나타낸 설명도
도 3B는 1 로트 공정의 경우 최종 웨이퍼 로딩상태를 나타낸 설명도
도 4는 1 로트 공정의 경우 본 발명에 의한 막형성 방법을 설명하는 플로우챠트
도 5A는 2 로트 공정의 경우 본 발명에 의한 초기의 웨이퍼 로딩상태를 나타낸 설명도
도 5B는 2 로트 공정의 경우 최종 웨이퍼 로딩상태를 나타낸 설명도
도 6은 2 로트 공정의 경우 본 발명에 의한 막형성 방법을 설명하는 플로우챠트
도 7A는 3 로트 공정의 경우 본 발명에 의한 초기의 웨이퍼 로딩상태를 나타낸 설명도
도 7B는 3 로트 공정의 경우 최종 웨이퍼 로딩상태를 나타낸 설명도
도 8A는 연속 공정의 경우 본 발명의 일실시예에 의한 최종 웨이퍼 로딩상태를 나타낸 설명도
도 8B는 연속 공정의 경우 본 발명의 다른 일실시예에 의한 최종 웨이퍼 로딩상태를 나타낸 설명도
구체적인 설명에 앞서 설명의 편의상 몇 가지 한정조건을 설정한다. 우선, 챔버내 분산헤드는 5개인 것으로 하고 런 카세트내에는 25매의 웨이퍼들이 적재되어 있는 것으로 한다. 또한 제 1 웨이퍼들이라 함은 로드된 후에 100% 증착이 완료되지 않고 언로드될 초기 로드용 웨이퍼들을 지칭하며 제 2 웨이퍼들이라 함은 로드된 후 100% 증착이 완료되어 언로드될 웨이퍼들을 지칭한다. 물론 전체적으로 증착이 완료되는 시점에서는 상기 제 1 웨이퍼들도 100% 증착이 완료됨은 당연하다.
도 3에는 1 로트 공정의 경우 본 발명에 의하여 막을 형성하는 방법을 도식적으로 나타내고 있는 바, 도 3A는 초기의 웨이퍼 로딩상태를 나타내며 도 3B는 최종 웨이퍼 로딩상태를 나타낸다. 도 4에는 1 로트 공정의 경우 본 발명의 방법에 의한 플로우챠트가 도시되어 있다.
카세트 스테이션에 런 카세트(23)를 로드한 후 공정을 시작한다(단계 210).
이어 도 3A에 도시된 바와 같이, 분산헤드 E로부터 분산헤드 A까지 4매의 제 1 웨이퍼들(즉, 1번 슬롯 웨이퍼(A-1) 내지 4번 슬롯 웨이퍼(A-4))과 1매의 제 2 웨이퍼(즉, 5번 슬롯 웨이퍼(A-5))를 각각 로드한다(단계 220). 이때 6번 슬롯 웨이퍼(A-6)는 엘리베이터상에 실려 분산헤드에 로드될 준비가 되어 있다.
이어 일정 두께비율로 단계적 증착을 실시한다(단계 230). 이 실시예에 있어서 두께비율은 전체 분산헤드의 개수가 5이므로 20%씩 단계적으로 증착을 실시한다. 따라서 분산헤드 A에서 분산헤드 E를 거쳐 언로드되면, 모두 5번의 증착을 거치게 되어 100% 증착이 완료된다.
다음에 서셉터를 이동시켜 각 웨이퍼들을 다음 분산헤드에 로드시키고, 분산헤드 E에 로드되었던 제 1 웨이퍼(1번 슬롯 웨이퍼)는 엘리베이터를 통해 언로드하여 쿨링 스테이션(25)에 30초 정도 서냉한 후에 런 카세트(23)의 해당 슬롯에 적재한다. 또한 엘리베이터상에 실려 있는 다음 슬롯의 제 2 웨이퍼(즉, 6번 슬롯 웨이퍼(A-6))를 분산헤드 A에 로드한 후 증착을 실시한다(단계 240).
이와 같은 방법으로 런 카세트(23)내 최종 슬롯 웨이퍼(25번 슬롯 웨이퍼)가 분산헤드 A에 로드될 때까지 상기 단계들을 반복한다. 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트내에 더 이상의 제 2 웨이퍼가 없기 때문에, 증착이 완료되지 않고 언로드된 제 1 웨이퍼들(즉, 1번 슬롯 웨이퍼 내지 4번 슬롯 웨이퍼)이 언로드된 순서대로 재로드된다(단계 270). 따라서 도 3B에 도시된 바와 같이, 제 1 웨이퍼들(A-1, A-2, A-3, A-4)이 모두 로드된 경우에는 최종 슬롯 웨이퍼(즉, 25번 슬롯 웨이퍼(A-25))는 분산헤드 E에 로드된 상태로써 최종 증착을 실시하고(단계 280), 클린 업을 실시하여 챔버내 모든 웨이퍼를 언로드하여 1 로트 공정을 종료한다(290).
따라서 초기에 증착이 100% 완료되지 않은 제 1 웨이퍼들은 공정이 종료된 시점에서는 증착이 100% 완료된다. 이를 도식적으로 설명하면 [표 1]과 같다.
웨이퍼 슬롯 번호 초기 로드시 증착두께비율(T1) 재로드시 증착두께비율(T2) 총 두께비율(T)
1 20 % 80 % 100 %
2 40 % 60 % 100 %
3 60 % 40 % 100 %
4 80 % 20 % 100 %
[표 1]과 같이 제 1 웨이퍼가 초기 로드되어 단계적 증착을 거쳐 언로드된 상태에서 1번 슬롯 웨이퍼 내지 4번 슬롯 웨이퍼의 두께비율은 각각 20%, 40%, 60%, 80%이고, 이 상태에서 재로드되어 단계적 증착을 거치는 동안 각각 80%, 60%, 40%, 20%의 두께비율로 막이 증착된다. 따라서 최종증착이 완료된 때에는 제 1 웨이퍼들은 모두 동일하게 100%의 두께비율을 갖게 된다.
이와 같이 더미 웨이퍼 대신에 그 또한 막을 증착하기 위한 제 1 웨이퍼들을 더미 웨이퍼 역할을 하도록 증착되는 순서를 변경함으로써 더미 웨이퍼를 사용하지 않고도 동일한 효과를 낼 수 있다. 이에 따라 더미 웨이퍼의 손실이 감소하고 챔버내 더미 웨이퍼의 깨짐으로 인한 파티클의 발생을 줄일 수 있어 설비의 가동을 중단하는 등의 설비효율을 감소시키는 원인을 제거할 수 있다. 또한 더미 웨이퍼를 별도로 준비할 필요가 없기 때문에 작업자에 의한 별도의 관리가 없어도 되며, 이에 따라 자동화가 용이하여 연속적인 막형성 공정이 가능하게 된다.
도 5에는 2 로트 공정의 경우 본 발명에 의하여 CVD막을 형성하는 방법이 도식적으로 나타나 있는 바, 도 5A는 초기의 웨이퍼 로딩상태를 나타내며 도 5B는 최종 웨이퍼 로딩상태를 나타낸다. 도 6에는 2 로트 공정의 경우 본 발명의 방법에 의한 플로우챠트가 도시되어 있다.
A, B 카세트 스테이션들에 런 카세트 A(43) 및 런 카세트 B(53)를 로드한 후 공정을 시작한다(단계 500).
이어 도 5A에 도시된 바와 같이, 분산헤드 E로부터 분산헤드 A까지 런 카세트 A의 제 1 웨이퍼들 4매(즉, 1번 슬롯 웨이퍼(A-1) 내지 4번 슬롯 웨이퍼(A-4))와 제 2 웨이퍼 1매(즉, 5번 슬롯 웨이퍼(A-5))를 각각 로드한다(단계 505). 이때 6번 슬롯 웨이퍼(A-6)는 엘리베이터상에 실려 분산헤드에 로드될 준비가 되어 있다.
이어 일정 두께비율로 단계적 증착을 실시한다(단계 510). 이 실시예에 있어서 두께비율은 전체 분산헤드의 개수가 5이므로 20%씩 단계적으로 증착을 실시한다. 따라서 분산헤드 A에서 분산헤드 E를 거쳐 언로드되면, 모두 5번의 증착을 거치게 되어 100% 증착이 완료된다.
다음에 서셉터를 이동시켜 각 웨이퍼들을 다음 분산헤드에 로드시키고, 분산헤드 E에 로드되었던 제 1 웨이퍼(1번 슬롯 웨이퍼)는 엘리베이터를 통해 언로드하여 쿨링 스테이션(45)에 30초 정도 서냉한 후에 런 카세트 A(43)의 해당 슬롯에 적재한다. 또한 다음 슬롯의 제 2 웨이퍼를 분산헤드 A에 로드한 후 증착을 실시한다(단계 515).
이와 같은 방법으로 런 카세트 A(43)내 최종 슬롯 웨이퍼(25번 슬롯 웨이퍼)가 분산헤드 A에 로드될 때까지 상기 단계들을 반복한다. 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 A내에 더 이상의 제 2 웨이퍼가 없기 때문에(단계 520), 런 카세트 B(53)내의 1번 슬롯 웨이퍼가 로드된다(단계 535). 단계적 증착(단계 540) 및 런 카세트 B(53)내의 제 2 웨이퍼 언로드/로드(단계 545)를 반복하면서 런 카세트 B(43)내 최종 슬롯 웨이퍼(25번 슬롯 웨이퍼)가 분산헤드 A에 로드될 때까지 상기 단계들을 반복한다. 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 B내에 더 이상의 제 2 웨이퍼가 없기 때문에, 증착이 완료되지 않고 언로드된 제 1 웨이퍼들(즉, 런 카세트 A의 1번 슬롯 웨이퍼 내지 4번 슬롯 웨이퍼)이 언로드된 순서대로 재로드된다(단계 550). 따라서 도 5B에 도시된 바와 같이, 제 1 웨이퍼들(A-1, A-2, A-3, A-4)이 모두 로드된 경우에는 런 카세트 B의 최종 슬롯 웨이퍼(즉, 25번 슬롯 웨이퍼(B-25))는 분산헤드 E에 로드된 상태로써 최종 증착을 실시하고(단계 555), 클린 업을 실시하여 챔버내 모든 웨이퍼를 언로드하여 2 로트 공정을 종료한다(560).
이와 같이 2 로트 공정에 있어서도, 후 로트의 런 카세트(이 경우에는 런 카세트 B)의 최종 슬롯 웨이퍼에 연속하여 초기로드용 제 1 웨이퍼들을 로드하여 증착공정을 실시함으로써 더미 웨이퍼 없이 간단하게 공정을 완료할 수 있다.
도 7에는 3 로트 공정의 경우 본 발명에 의하여 CVD막을 형성하는 방법이 도식적으로 나타나 있는 바, 도 7A는 초기의 웨이퍼 로딩상태를 나타내며 도 7B는 최종 웨이퍼 로딩상태를 나타낸다.
이 실시예에 있어서도, 도 7A에 도시된 바와 같이, 초기에는 분산헤드 E로부터 분산헤드 A까지 런 카세트 A의 제 1 웨이퍼들 4매(즉, 1번 슬롯 웨이퍼(A-1) 내지 4번 슬롯 웨이퍼(A-4))와 제 2 웨이퍼 1매(즉, 5번 슬롯 웨이퍼(A-5))를 각각 로드한다. 이 상태에서 증착을 시작하며, 도 7B에 도시된 바와 같이, 제 1 웨이퍼들(A-1, A-2, A-3, A-4)이 모두 로드된 경우에는 런 카세트 C의 최종 슬롯 웨이퍼(즉, 25번 슬롯 웨이퍼(C-25))는 분산헤드 E에 로드된 상태에서 최종 증착을 실시하고, 클린 업을 실시하여 챔버내 모든 웨이퍼를 언로드하여 3 로트 공정을 종료한다.
도 8을 참고하면 연속적인 막형성 공정에 본 발명의 방법을 이용하여 증착공정을 실시하는 순서를 도식적으로 나타내고 있다.
첫 번째 방법을 도 8A를 참고하여 구체적으로 설명한다. A, B, C 카세트 스테이션들에 런 카세트 A(73), 런 카세트 B(83) 및 런 카세트 C(93)를 로드한 후 공정을 시작한다.
다음에 분산헤드 E로부터 분산헤드 A까지 런 카세트 A의 제 1 웨이퍼들 4매(즉, 1번 슬롯 웨이퍼(A-1) 내지 4번 슬롯 웨이퍼(A-4))와 제 2 웨이퍼 1매(즉, 5번 슬롯 웨이퍼(A-5))를 각각 로드한다.
이어 일정 두께비율로 단계적 증착을 실시하고, 서셉터를 이동시켜 각 웨이퍼들이 다음 분산헤드에 로드되도록 하며, 분산헤드 E에 로드되었던 제 1 웨이퍼(1번 슬롯 웨이퍼)는 엘리베이터를 통해 언로드하여 쿨링 스테이션(45)에 30초 정도 서냉시킨 후에 런 카세트 A(73)의 해당 슬롯에 적재한다. 또한 다음 슬롯의 제 2 웨이퍼를 분산헤드 A에 로드한 후 증착을 실시한다.
이와 같은 방법으로 런 카세트 A(43)내 최종 슬롯 웨이퍼(25번 슬롯 웨이퍼)가 분산헤드 A에 로드될 때까지 상기 단계들을 반복한다. 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 A내에 더 이상의 제 2 웨이퍼가 없기 때문에, 런 카세트 B(53)내의 1번 슬롯 웨이퍼가 로드된다. 단계적 증착 및 런 카세트 B(83)내의 제 2 웨이퍼 언로드/로드를 반복하면서 런 카세트 B(83)내 최종 슬롯 웨이퍼(25번 슬롯 웨이퍼)가 분산헤드 A에 로드될 때까지 상기 단계들을 반복한다. 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 B내에 더 이상의 제 2 웨이퍼가 없기 때문에, 런 카세트 C(93)내의 1번 슬롯 웨이퍼가 로드된다.
이때, 런 카세트 B내의 모든 웨이퍼들은 증착이 완료되었기 때문에 새로운 로트로 교체된다.
상기 단계들을 반복하여 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 C내에 더 이상의 제 2 웨이퍼가 없기 때문에, 교체된 런 카세트 B의 1번 슬롯 웨이퍼가 로드된다. 또한 런 카세트 C의 최종 슬롯 웨이퍼가 증착완료되어 언로드되면 다시 런 카세트 C내의 모든 웨이퍼들은 증착이 완료되었기 때문에 새로운 로트로 교체된다. 이와 같이 하여 런 카세트 B와 C를 이용하여 연속적으로 고정을 실시할 수 있다.
한편, 공정이 더 이상 진행할 런 카세트가 없다면, 증착이 완료되지 않고 언로드된 제 1 웨이퍼들(즉, 런 카세트 A의 1번 슬롯 웨이퍼 내지 4번 슬롯 웨이퍼)이 언로드된 순서대로 재로드된다. 따라서 도 7A에 도시된 바와 같이, 제 1 웨이퍼들(A-1, A-2, A-3, A-4)이 모두 로드된 경우에는 런 카세트 C나 런 카세트 B의 최종 슬롯 웨이퍼(즉, 25번 슬롯 웨이퍼(C-25, B-25))는 분산헤드 E에 로드된 상태로써 최종 증착을 실시하고, 클린 업을 실시하여 챔버내 모든 웨이퍼를 언로드하여 연속 공정을 종료한다.
이러한 방법에 의할 경우에는 런 카세트 A가 최후에 인출되기 때문에 다소 문제가 발생할 수 있다.
두 번째 방법을 도 8B를 참고하여 설명한다. A, B, C 카세트 스테이션들에 런 카세트 A(73), 런 카세트 B(83) 및 런 카세트 C(93)를 로드한 후 공정을 시작한다.
다음에 분산헤드 E로부터 분산헤드 A까지 런 카세트 A의 제 1 웨이퍼들 4매(즉, 1번 슬롯 웨이퍼(A-1) 내지 4번 슬롯 웨이퍼(A-4))와 제 2 웨이퍼 1매(즉, 5번 슬롯 웨이퍼(A-5))를 각각 로드한다.
이어 일정 두께비율로 단계적 증착을 실시하고, 서셉터를 이동시켜 각 웨이퍼들이 다음 분산헤드에 로드되도록 하며, 분산헤드 E에 로드되었던 제 1 웨이퍼(1번 슬롯 웨이퍼)는 엘리베이터를 통해 언로드하고, 다음 슬롯의 제 2 웨이퍼를 분산헤드 A에 로드한 후 증착을 실시한다.
이와 같은 방법으로 런 카세트 A(43)내 최종 슬롯 웨이퍼(25번 슬롯 웨이퍼)가 분산헤드 A에 로드될 때까지 상기 단계들을 반복한다. 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 A내에 더 이상의 제 2 웨이퍼가 없기 때문에, 런 카세트 B(53)내의 1번 슬롯 웨이퍼가 로드된다. 단계적 증착 및 런 카세트 B(83)내의 제 2 웨이퍼 언로드/로드를 반복하면서 런 카세트 B(83)내 최종 슬롯 웨이퍼(25번 슬롯 웨이퍼)가 분산헤드 A에 로드될 때까지 상기 단계들을 반복한다. 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 B내에 더 이상의 제 2 웨이퍼가 없기 때문에, 런 카세트 C(93)내의 1번 슬롯 웨이퍼가 로드된다.
이때, 런 카세트 B내의 모든 웨이퍼들은 증착이 완료되었기 때문에 새로운 로트로 교체한다.
상기 단계들을 반복하여 최종 슬롯 웨이퍼가 로드되어 증착이 실시되고 서셉터가 다음 분산헤드로 각 웨이퍼를 이동시켜 증착완료된 제 2 웨이퍼가 언로드되면, 이후에는 런 카세트 C내에 더 이상의 제 2 웨이퍼가 없기 때문에, 증착이 완료되지 않고 언로드된 제 1 웨이퍼들(즉, 런 카세트 A의 1번 슬롯 웨이퍼 내지 4번 슬롯 웨이퍼)이 언로드된 순서대로 재로드된다. 따라서 도 7B에 도시된 바와 같이, 제 1 웨이퍼들(A-1, A-2, A-3, A-4)이 모두 로드된 경우에는 런 카세트 C나 런 카세트 B의 최종 슬롯 웨이퍼(즉, 25번 슬롯 웨이퍼(C-25, B-25))는 분산헤드 E에 로드된 상태로써 최종 증착을 실시하고, 클린 업을 실시하여 챔버내 모든 웨이퍼를 언로드하여 연속 공정을 종료한다.
이어서 분산헤드 E로부터 분산헤드 A까지 교체된 런 카세트 B의 제 1 웨이퍼들 4매(즉, 1번 슬롯 웨이퍼(B-1) 내지 4번 슬롯 웨이퍼(B-4))와 제 2 웨이퍼 1매(즉, 5번 슬롯 웨이퍼(B-5))를 각각 로드하여 새로운 공정을 시작한다. 또한 이와 동시에 런 카세트 A, B를 교체함으로써 연속적으로 공정을 실시할 수 있다.
이와 같은 방법에 있어서는 클린 업 후 재로드시에 예열에 의해 3 로트당 약 4분 정도의 시간 손실이 발생한다는 문제점이 있으나, 이는 무시할 수 있는 정도이다.
상기한 바와 같이, 본 발명의 막형성 방법에 의할 경우, 더미 웨이퍼 대신에 그 또한 막을 증착하기 위한 제 1 웨이퍼들을 더미 웨이퍼 역할을 하도록 증착되는 순서를 변경함으로써 더미 웨이퍼를 사용하지 않고도 동일한 효과를 낼 수 있다. 이에 따라 더미 웨이퍼의 손실이 감소하고 챔버내 더미 웨이퍼의 깨짐으로 인한 파티클의 발생을 줄일 수 있어 설비의 가동을 중단하는 등의 설비효율을 감소시키는 원인을 제거할 수 있다. 또한 더미 웨이퍼를 별도로 준비할 필요가 없기 때문에 작업자에 의한 별도의 관리가 없어도 되며, 이에 따라 자동화가 용이하여 연속적인 막형성 공정이 가능하게 된다.

Claims (20)

  1. 챔버와 상기 챔버내에 설치된 N개의 분산헤드들 및 서셉터들을 구비한 막형성 장치를 이용하여 웨이퍼상에 단계적으로 막을 형성하는 방법에 있어서,
    (1) 상기 웨이퍼들을 적재한 적어도 하나의 런 카세트를 로드하는 단계와;
    (2) 상기 런 카세트내 웨이퍼중 최초 슬롯으로부터 N-1 슬롯까지의 초기 로드용 웨이퍼들 및 N 슬롯 웨이퍼를 순서대로 상기 분산헤드들에 로드하는 단계와;
    (3) 일정 두께비로 증착하는 단계와;
    (4) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (5) 상기 런 카세트내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 3과 단계 4를 반복하는 단계와;
    (6) 상기 초기 로드용 웨이퍼를 언로드된 순서대로 상기 분산헤드에 재로드하는 단계와;
    (7) 상기 일정 두께비로 증착하는 단계와;
    (8) 상기 초기 로드용 웨이퍼중 최종 웨이퍼가 로드될 때까지 단계 6과 단계 7을 반복하는 단계와;
    (9) 클린 업을 실시하여 상기 웨이퍼들을 모두 언로드하는 단계를 포함하는 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  2. 제 1 항에 있어서, 상기 N은 5인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  3. 제 2 항에 있어서, 상기 일정 두께비율은 20%인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  4. 제 2 항에 있어서, 상기 런 카세트에는 25매의 웨이퍼가 적재되는 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 막은 CVD막인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  6. 제 5 항에 있어서, 상기 막형성 설비는 상압 CVD장치인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  7. 챔버와 상기 챔버내에 설치된 N개의 분산헤드들 및 서셉터들을 구비한 막형성 장치를 이용하여 웨이퍼상에 단계적으로 막을 형성하는 방법에 있어서,
    (1) 상기 웨이퍼들을 적재한 두 개의 런 카세트들 A, B를 로드하는 단계와;
    (2) 상기 런 카세트 A내 웨이퍼중 최초 슬롯으로부터 N-1 슬롯까지의 초기 로드용 웨이퍼들 및 N 슬롯 웨이퍼를 순서대로 상기 분산헤드들에 로드하는 단계와;
    (3) 일정 두께비로 증착하는 단계와;
    (4) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 A내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (5) 상기 런 카세트 A내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 3과 단계 4를 반복하는 단계와;
    (6) 상기 런 카세트 B내 최초 슬롯 웨이퍼를 로드하는 단계와;
    (7) 상기 일정 두께비로 증착하는 단계와;
    (8) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 B내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (9) 상기 런 카세트 B내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 7과 단계 8을 반복하는 단계와;
    (10) 상기 초기 로드용 웨이퍼를 언로드된 순서대로 상기 분산헤드에 재로드하는 단계와;
    (11) 상기 일정 두께비로 증착하는 단계와;
    (12) 상기 초기 로드용 웨이퍼중 최종 웨이퍼가 로드될 때까지 단계 10과 단계 11을 반복하는 단계와;
    (13) 클린 업을 실시하여 상기 웨이퍼들을 모두 언로드하는 단계를 포함하는 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  8. 제 7 항에 있어서, 상기 N은 5인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  9. 제 8 항에 있어서, 상기 일정 두께비는 20%인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  10. 제 8 항에 있어서, 상기 런 카세트 A 및 B에는 25매의 웨이퍼가 적재되는 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  11. 제 7 항 내지 제 10 항중 어느 한 항에 있어서, 상기 막은 CVD막인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  12. 제 11 항에 있어서, 상기 막형성 설비는 상압 CVD장치인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  13. 챔버와 상기 챔버내에 설치된 N개의 분산헤드들 및 서셉터들을 구비한 막형성 장치를 이용하여 웨이퍼상에 단계적으로 막을 형성하는 방법에 있어서,
    (1) 상기 웨이퍼들을 적재한 세 개의 런 카세트들 A, B, C를 로드하는 단계와;
    (2) 상기 런 카세트 A내 웨이퍼중 최초 슬롯으로부터 N-1 슬롯까지의 초기 로드용 웨이퍼들 및 N 슬롯 웨이퍼를 순서대로 상기 분산헤드들에 로드하는 단계와;
    (3) 일정 두께비로 증착하는 단계와;
    (4) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 A내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (5) 상기 런 카세트 A내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 3과 단계 4를 반복하는 단계와;
    (6) 상기 런 카세트 B내 최초 슬롯 웨이퍼를 로드하는 단계와;
    (7) 상기 일정 두께비로 증착하는 단계와;
    (8) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 B내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (9) 상기 런 카세트 B내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 7과 단계 8을 반복하는 단계와;
    (10) 상기 런 카세트 C내 최초 슬롯 웨이퍼를 로드하는 단계와;
    (11) 상기 일정 두께비로 증착하는 단계와;
    (12) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 C내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (13) 상기 런 카세트 C내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 11과 단계 12를 반복하는 단계와;
    (14) 상기 초기 로드용 웨이퍼를 언로드된 순서대로 상기 분산헤드에 재로드하는 단계와;
    (15) 상기 일정 두께비로 증착하는 단계와;
    (16) 상기 초기 로드용 웨이퍼중 최종 웨이퍼가 로드될 때까지 단계 14와 단계 15를 반복하는 단계와;
    (17) 클린 업을 실시하여 상기 웨이퍼들을 모두 언로드하는 단계를 포함하는 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  14. 제 13 항에 있어서, 상기 N은 5인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  15. 제 14 항에 있어서, 상기 일정 두께비는 20%인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  16. 제 14 항에 있어서, 상기 런 카세트 A 및 B에는 25매의 웨이퍼가 적재되는 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  17. 제 13 항 내지 제 16 항중 어느 한 항에 있어서, 상기 막은 CVD막인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  18. 제 17 항에 있어서, 상기 막형성 설비는 상압 CVD장치인 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  19. 제 13 항에 있어서, 단계 10 이후에 상기 런 카세트 B를 새로운 런 카세트로 교체하는 단계를 더 포함함으로써 클린 업 후에 고정을 다시 시작할 때, 상기 런 카세트 B로부터 시작하도록 한 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
  20. 챔버와 상기 챔버내에 설치된 N개의 분산헤드들 및 서셉터들을 구비한 막형성 장치를 이용하여 웨이퍼상에 단계적으로 막을 형성하는 방법에 있어서,
    (1) 상기 웨이퍼들을 적재한 세 개의 런 카세트들 A, B, C를 로드하는 단계와;
    (2) 상기 런 카세트 A내 웨이퍼중 최초 슬롯으로부터 N-1 슬롯까지의 초기 로드용 웨이퍼들 및 N 슬롯 웨이퍼를 순서대로 상기 분산헤드들에 로드하는 단계와;
    (3) 일정 두께비로 증착하는 단계와;
    (4) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 A내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (5) 상기 런 카세트 A내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 3과 단계 4를 반복하는 단계와;
    (6) 상기 런 카세트 B내 최초 슬롯 웨이퍼를 로드하는 단계와;
    (7) 상기 일정 두께비로 증착하는 단계와;
    (8) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 B내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (9) 상기 런 카세트 B내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 7과 단계 8을 반복하는 단계와;
    (10) 상기 런 카세트 C내 최초 슬롯 웨이퍼를 로드하는 단계와;
    (11) 상기 런 카세트 B를 새로운 런 카세트로 교체하는 단계와;
    (12) 상기 일정 두께비로 증착하는 단계와;
    (13) 상기 로드된 웨이퍼들을 다음 분산헤드로 이동시켜 최종 분산헤드에 로드되었던 상기 웨이퍼를 언로드하고 상기 런 카세트 C내 다음 슬롯의 웨이퍼를 로드하는 단계와;
    (14) 상기 런 카세트 C내 최종 슬롯 웨이퍼가 상기 분산헤드에 로드될 때까지 단계 11과 단계 12를 반복하는 단계와;
    (15) 상기 런 카세트 B내 최초 슬롯 웨이퍼를 로드하는 단계와;
    (16) 상기 런 카세트 C를 새로운 런 카세트로 교체하는 단계와;
    (17) 더 이상 공정을 진행할 런 카세트가 없을 때까지 단계 7 내지 단계 16을 반복하는 단계와;
    (18) 상기 초기 로드용 웨이퍼를 언로드된 순서대로 상기 분산헤드에 재로드하는 단계와;
    (19) 상기 일정 두께비로 증착하는 단계와;
    (20) 상기 초기 로드용 웨이퍼중 최종 웨이퍼가 로드될 때까지 단계 14와 단계 15를 반복하는 단계와;
    (21) 클린 업을 실시하여 상기 웨이퍼들을 모두 언로드하는 단계를 포함하는 것을 특징으로 하는 더미 웨이퍼를 사용하지 않는 웨이퍼상의 막형성 방법.
KR1019960048017A 1996-10-24 1996-10-24 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법 KR100213439B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960048017A KR100213439B1 (ko) 1996-10-24 1996-10-24 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법
JP05196997A JP3759661B2 (ja) 1996-10-24 1997-03-06 ダミーウェハを使用しないウェハ上の膜形成方法
US08/825,118 US5950109A (en) 1996-10-24 1997-03-27 Methods of depositing films on semiconductor wafers using partial deposition and reloading techniques
TW086104194A TW396390B (en) 1996-10-24 1997-04-01 Methods of depositing films on semiconductor wafers using partial deposition and reloading techniques
CN97111639A CN1131552C (zh) 1996-10-24 1997-04-07 用部分淀积和重新装载技术在半导体晶片上淀积膜的方法
DE19714296A DE19714296C2 (de) 1996-10-24 1997-04-07 Beschichtungsverfahren für Halbleiter-Wafer unter Verwendung von Teilbeschichtungen und Nachladetechniken
GB9707061A GB2318682B (en) 1996-10-24 1997-04-07 Method of depositing films on semiconductor wafers using partial deposition and reloading techniques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048017A KR100213439B1 (ko) 1996-10-24 1996-10-24 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법

Publications (2)

Publication Number Publication Date
KR19980028835A KR19980028835A (ko) 1998-07-15
KR100213439B1 true KR100213439B1 (ko) 1999-08-02

Family

ID=19478738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048017A KR100213439B1 (ko) 1996-10-24 1996-10-24 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법

Country Status (7)

Country Link
US (1) US5950109A (ko)
JP (1) JP3759661B2 (ko)
KR (1) KR100213439B1 (ko)
CN (1) CN1131552C (ko)
DE (1) DE19714296C2 (ko)
GB (1) GB2318682B (ko)
TW (1) TW396390B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635556B1 (en) * 2001-05-17 2003-10-21 Matrix Semiconductor, Inc. Method of preventing autodoping
US8155767B2 (en) * 2006-03-03 2012-04-10 Siemens Industry, Inc. Remote building control data display with automatic updates
KR100805526B1 (ko) * 2006-05-11 2008-02-20 삼성에스디아이 주식회사 박막 증착장치 및 이를 이용한 박막 증착방법
CN102664146A (zh) * 2012-05-28 2012-09-12 上海华力微电子有限公司 消除多站连续式沉积设备负载效应的方法
CN107858665A (zh) * 2017-11-13 2018-03-30 上海华力微电子有限公司 一种防止气相沉积成膜设备滑片的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217340A (en) * 1989-01-28 1993-06-08 Kokusai Electric Co., Ltd. Wafer transfer mechanism in vertical CVD diffusion apparatus
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US5668056A (en) * 1990-12-17 1997-09-16 United Microelectronics Corporation Single semiconductor wafer transfer method and manufacturing system
JPH0812846B2 (ja) * 1991-02-15 1996-02-07 株式会社半導体プロセス研究所 半導体製造装置
JPH05275511A (ja) * 1991-03-01 1993-10-22 Tokyo Electron Ltd 被処理体の移載システム及び処理装置
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
US5747381A (en) * 1996-02-12 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback

Also Published As

Publication number Publication date
DE19714296A1 (de) 1998-04-30
US5950109A (en) 1999-09-07
GB9707061D0 (en) 1997-05-28
KR19980028835A (ko) 1998-07-15
GB2318682B (en) 2001-09-26
JPH10125668A (ja) 1998-05-15
JP3759661B2 (ja) 2006-03-29
CN1131552C (zh) 2003-12-17
GB2318682A (en) 1998-04-29
CN1180926A (zh) 1998-05-06
TW396390B (en) 2000-07-01
DE19714296C2 (de) 2002-07-11

Similar Documents

Publication Publication Date Title
KR101553417B1 (ko) 기판 처리 장치 및 기판 처리 방법
US5250114A (en) Coating apparatus with nozzle moving means
US5980591A (en) System for processing a plurality of objects contained in a plurality of cassettes
US4544318A (en) Manufacturing system
US6036426A (en) Wafer handling method and apparatus
US20090246962A1 (en) Substrate processing method
US20080026153A1 (en) Coating and developing system, coating and developing method and storage medium
WO2008008727A2 (en) Scheduling method for processing equipment
US6851872B1 (en) Substrate processing apparatus and substrate processing method
US7566665B2 (en) Semiconductor device manufacturing method and manufacturing line thereof
JPH07312388A (ja) 処理されたウエハを製造するためのウエハ移動アーキテクチュア
KR100213439B1 (ko) 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법
KR0150052B1 (ko) 웨이퍼 이송장치 및 방법
JPH1041239A (ja) 基板処理方法
KR20090001924U (ko) 기판처리장치
JPH10135097A (ja) 半導体製造装置のスケジューリング方法
KR20010043705A (ko) 워크 스테이션간에 웨이퍼당 이송을 위한 웨이퍼 버퍼스테이션과 방법
US20090011612A1 (en) Method of shortening photoresist coating process
KR101935942B1 (ko) 기판 처리 장치, 그 제어 방법, 그리고 반도체 제조 설비
JP2004356606A (ja) 製造装置及び製造方法
US6645877B2 (en) Method of operating a processing chamber having multiple stations
US6786970B2 (en) Equipment for fabricating a semiconductor product
KR19980068977A (ko) 웨이퍼 플로우 관리방법
KR100735606B1 (ko) 반도체장치 사진공정설비 및 그 방법
KR100816329B1 (ko) 액정 표시 장치용 인라인 제조 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee