TW201929014A - 鐵電組件及形成鐵電組件之方法 - Google Patents

鐵電組件及形成鐵電組件之方法 Download PDF

Info

Publication number
TW201929014A
TW201929014A TW107144920A TW107144920A TW201929014A TW 201929014 A TW201929014 A TW 201929014A TW 107144920 A TW107144920 A TW 107144920A TW 107144920 A TW107144920 A TW 107144920A TW 201929014 A TW201929014 A TW 201929014A
Authority
TW
Taiwan
Prior art keywords
electrode
metal
ferroelectric
capacitor
metal oxide
Prior art date
Application number
TW107144920A
Other languages
English (en)
Other versions
TWI700714B (zh
Inventor
艾爾伯 廖
曼札拉 西迪克
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201929014A publication Critical patent/TW201929014A/zh
Application granted granted Critical
Publication of TWI700714B publication Critical patent/TWI700714B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一些實施例包含鐵電組件。一些實施例包含一種電容器，該電容器具有在一第一電極與一第二電極之間之鐵電絕緣材料。該電容器亦具有在該第二電極與該鐵電絕緣材料之間之一金屬氧化物。該金屬氧化物具有小於或等於約30 Å之一厚度。一些實施例包含一種形成一組件之方法。一第一電容器電極形成於一含半導體之基底上方。鐵電絕緣材料形成於該第一電極上方。一含金屬材料形成於該鐵電絕緣材料上方。該含金屬材料經氧化以自該含金屬材料形成一金屬氧化物。一第二電極形成於該金屬氧化物上方。

Description

鐵電組件及形成鐵電組件之方法
本發明係關於鐵電組件及形成鐵電組件之方法。在一些應用中，本發明係關於鐵電電容器及形成鐵電電容器之方法。
電容器係可用於積體電路中之電氣部件。一電容器具有由電絕緣材料分離之兩個電導體。作為一電場之能量可靜電地儲存於此材料內。
一鐵電電容器具有鐵電材料作為絕緣材料之至少部分。鐵電材料之特徵在於具有兩個穩定極化狀態。鐵電材料之極化狀態可藉由施加適合程式化電壓而改變且在移除程式化電壓之後保持(至少達一段時間)。
在一些應用中，可在記憶體/儲存器中利用電容器。例如，鐵電電容器可併入至鐵電隨機存取記憶體(FeRAM)中。
FeRAM可具有許多有吸引力的特徵，包含非揮發性、低功耗、高速操作等。然而，在製造包括FeRAM之高度整合記憶體時遇到困難。期望發展出適於在FeRAM中利用之新電容器及製造FeRAM之新穎方法。
可在除電容器之外之其他組件中利用鐵電材料。例如，可在鐵電場效電晶體(FeFET)及鐵電穿隧接面(FTJ)裝置中利用鐵電材料。期望發展出可跨廣泛範圍之鐵電組件；包含例如鐵電電容器、FeFET及FTJ裝置利用之改良。
本發明之一個態樣提供一種鐵電組件，其包括：一金屬氧化物，其在一鐵電絕緣材料上方；該金屬氧化物具有小於或等於約30 Å之一厚度；及一含金屬之電極，其在該金屬氧化物上方。
本發明之另一態樣係關於一種電容器，其包括：鐵電絕緣材料，其在一第一電極與一第二電極之間；及一金屬氧化物，其在該第二電極之至少一部分與該鐵電絕緣材料之間；該金屬氧化物具有小於或等於約30 Å之一厚度。
本發明之另一態樣提供一種電容器，其包括：鐵電絕緣材料，其在一第一電極與一第二電極之間；及一含金屬材料，其在該第二電極之至少一部分與該鐵電絕緣材料之間；該含金屬材料具有小於或等於約30 Å之一厚度；該含金屬材料包含氧及鈦、鋁、釕、鈮及鉭之一或多者。
另外，本發明之另一態樣係關於一種形成一組件之方法，該方法包括：在一含半導體之基底上方形成鐵電絕緣材料；在該鐵電絕緣材料上方形成一含金屬材料；使該含金屬材料氧化以自該含金屬材料形成一金屬氧化物；及在使該含金屬材料氧化之後，在該金屬氧化物上方形成一電極。
一些態樣包含以下認知：習知鐵電電容器之一問題在於鐵電材料內、且尤其是沿著鐵電材料與跨鐵電材料形成之一上電極之間之一界面可存在氧空位。氧空位可不利地影響鐵電電容器之效能，且在一些應用中可不利地影響利用鐵電電容器之記憶體/儲存器(例如，FeRAM)之效能。一些實施例包含形成鐵電電容器之方法，其中跨鐵電材料提供反應性金屬且隨後使其氧化，其中此氧化包含氧流入至下層鐵電材料中以減少鐵電材料內(或至少鐵電材料之一上部區域內)之氧空位之數目。接著，可跨經氧化之反應性金屬形成一上電極，且鐵電材料可保持與鐵電材料相關聯之所要操作特性而沿著鄰近上電極之一界面具有相對較少氧空位。最終電容器構造中剩餘之經氧化金屬可區分利用本文中描述之方法論形成之電容器與利用習知方法形成之電容器；且一些實施例包含具有在一上電極之至少一部分與一鐵電材料之間之經氧化金屬的鐵電電容器。除電容器之外之其他鐵電組件中(例如，FeFET及FTJ裝置中)可發生氧空位之問題，且本文中描述之實施例可適用於廣泛範圍之鐵電組件。
參考圖1至圖10描述例示性方法及結構。
圖1至圖5描述用於製造例示性鐵電組件之一例示性程序。
參考圖1，一構造10包括由一基底12支撐之一電極14。
基底12可包括半導體材料；且可例如包括單晶矽、本質上由單晶矽組成或由單晶矽組成。基底12可被稱為一半導體基板。術語「半導體基板」意謂包括半導電材料之任何構造，包含但不限於諸如一半導電晶圓之塊狀半導電材料(單獨或在包括其他材料之組合中)，及半導電材料層(單獨或在包括其他材料之組合中)。術語「基板」指代任何支撐結構，包含但不限於上文描述之半導體基板。在一些應用中，基底12可對應於含有與積體電路製造相關聯之一或多個材料之一半導體基板。此等材料可包含例如耐火金屬材料、障壁材料、擴散材料、絕緣體材料等之一或多者。
展示基底12與電極14之間之一間隙。此間隙用於圖解地指示可存在提供於基底12與電極14之間之額外結構或材料。例如，在一些應用中，電極14可併入至一鐵電電容器中，該鐵電電容器係一記憶體陣列內之許多實質上相同鐵電電容器之一者(其中術語「實質上相同」意謂在合理製造及量測容限內相同)。個別電容器可與電晶體電耦合，且可利用數位線及字線進行存取。電晶體、數位線及/或字線可整個或至少部分提供於基底12與電極14之間。
電極14可包括任何適合組合物或組合物之組合；諸如(舉例而言)各種金屬(例如，鈦、鎢、鈷、鎳、鉑等)、含金屬之組合物(例如，金屬矽化物、金屬氮化物、金屬碳化物等)及/或導電摻雜半導體材料(例如，導電摻雜矽、導電摻雜鍺等)之一或多者。在一些實施例中，電極14可包括氮化鈦、本質上由氮化鈦組成或由氮化鈦組成。
電極14可具有任何適合厚度；且在一些實施例中可具有在自約10埃(Å)至約200 Å之一範圍內之一厚度。
參考圖2，絕緣材料16形成於電極14上方。在一些實施例中，絕緣材料16可被稱為電容器絕緣材料。至少一些絕緣材料16包括鐵電絕緣材料，且在一些實施例中，整個絕緣材料16係鐵電絕緣材料。
鐵電絕緣材料可包括任何適合組合物或組合物之組合；且在一些實例實施例中可包含過渡金屬氧化物、鋯、氧化鋯、鈮、氧化鈮、鉿、氧化鉿、鋯鈦酸鉛及鈦酸鋇鍶之一或多者。再者，在一些實例實施例中，鐵電絕緣材料中可具有摻雜物，包括矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及一稀土元素之一或多者。
絕緣材料16可形成為任何適合厚度；且在一些實施例中可具有在自約30 Å至約250 Å之一範圍內之一厚度。
參考圖3，含金屬材料18形成於絕緣材料16上方。在所展示之實施例中，氧空位(藉由符號「+」表示)在絕緣材料沿著與金屬18之一界面的一區域內。氧空位可在鐵電絕緣材料之氧化物內。儘管僅展示氧空位沿著與含金屬材料18之界面，然應瞭解，氧空位亦可比圖3中所示更深地延伸於絕緣材料16內。然而，氧空位一般沿著絕緣材料16之上界面，此係最成問題的。
可歸因於從絕緣材料16拉出氧以使鄰近絕緣材料16之含金屬材料18的區域氧化而在形成含金屬材料18期間或之後產生氧空位。或者，可因其他程序產生氧空位。無論如何，氧空位如此餘留在包括絕緣材料16之一最終鐵電組件(例如，電容器、FeFET、FTJ裝置等)中在一定程度上是有問題的。
含金屬材料18可包括任何適合組合物或組合物之組合；且在一些實施例中可包括以下之一或多者、本質上由以下之一或多者組成或由以下之一或多者組成：鈦、鋁、釕、鈮及鉭。含金屬材料18可額外地包括氮、碳、矽及鍺之一或多者。
在一些實施例中，發現可期望含金屬材料18包含鈦；且在一些實例實施例中，含金屬材料18可包括鈦、本質上由鈦組成或由鈦組成。
含金屬材料18可保持相對較薄；且在一些實施例中可具有小於或等於約30 Å之一厚度。例如，在一些實施例中，含金屬材料18可具有在自約一個單層至約20 Å之一範圍內之一厚度。含金屬材料18可形成為一連續層(如所展示)或可形成為一不連續膜。
參考圖4，將構造10曝露於氧(藉由符號「O」表示)，且此使含金屬材料18 (圖3)氧化以形成一金屬氧化物20。氧曝露可包括在形成含金屬材料18 (圖3)之後將構造10曝露於空氣，或可包括任何其他適合曝露(例如，曝露於臭氧、過氧化氫等)。在一些實施例中，在一腔室內在其中實質上排除氧存在於腔室中之一環境內的條件下形成含金屬材料18；且接著自腔室移除構造10並將其曝露於空氣以使材料18氧化且形成氧化物20。替代地或額外地，可將構造10曝露於用於形成材料18之相同腔室中之氧化劑，其中在形成材料18之後提供此氧化劑；及/或可在於一第一腔室內形成材料18之後將構造10轉移至一第二腔室，且接著將其曝露於第二腔室中之氧化劑。
儘管材料20被稱為一金屬氧化物，然在一些實施例中，材料20可被代替性地稱為「包括氧之含金屬材料」以指示材料20可或可不具有與氧之完全化學計量飽和度。例如，氧化鈦具有化學計量式TiO2 ；且在一些實施例中，材料20可為具有與氧之完全化學計量飽和度的氧化鈦，使得氧化鈦具有化學計量式TiO2 ，而在其他實施例中，材料20可為具有少於與氧之完全化學計量飽和度之氧化鈦，而使氧化鈦具有化學計量式TiO(2-x) (其中x係大於零之一數)。
一些氧轉移至沿著鄰近金屬氧化物20之一界面的鐵電絕緣材料16，且此氧填充材料16內之氧空位(藉由圖4中之加號(+)與圖3相比之一數目縮減表示)；此減少鐵電絕緣材料16內之氧空位之量。
例如，金屬氧化物20可包括以下之一或多者、本質上由以下之一或多者組成或由以下之一或多者組成：氧化鈦、氧化鋁、氧化釕、氧化鈮及氧化鉭。另外，金屬氧化物20可包含氮、碳、矽及鍺之一或多者。在一些實施例中，發現可期望金屬氧化物20包括氧化鈦、本質上由氧化鈦組成或由氧化鈦組成。
金屬氧化物20可包括任何適合厚度；且在一些實施例中可具有小於或等於約30 Å之一厚度。例如，金屬氧化物20可具有在自約一個單層至約20 Å之一範圍內之一厚度。金屬氧化物20在一些實施例中可為一連續層，且在其他實施例中可為一不連續膜。
參考圖5，一電極22形成於金屬氧化物20上方。在一些實施例中，電極14及22可被稱為第一電極及第二電極以將電極彼此區分。電極14及22之任一者可為第一電極，且另一者將為第二電極。或者，電極14及22可分別被稱為一底部電極及一頂部電極；其中底部電極係最靠近含半導體之基底12之電極。在一些實施例中，電極14及22可被稱為電容器電極。金屬氧化物20可在整個電極22與鐵電絕緣材料16之間，或可在電極22之一部分與鐵電絕緣材料16之間。一般而言，金屬氧化物20在電極22之至少一部分與鐵電絕緣材料16之間。
電極22可包括任何適合組合物或組合物之組合；諸如(舉例而言)各種金屬(例如，鈦、鎢、鈷、鎳、鉑等)、含金屬之組合物(例如，金屬矽化物、金屬氮化物、金屬碳化物等)及/或導電摻雜半導體材料(例如，導電摻雜矽、導電摻雜鍺等)之一或多者。在一些實施例中，電極22可包括以下之一或多者、本質上由以下之一或多者組成或由以下之一或多者組成：矽化鉬、氮化鈦、鈦矽氮化物、矽化釕、釕、鉬、氮化鉭、鉭矽氮化物及鎢。
電極22可具有任何適合厚度，且在一些實施例中可具有在自約10 Å至約20 Å之一範圍內之一厚度。
電極14及22在一些實施例中可包括彼此相同之組合物，或可包括相對於彼此不同之組合物。在一些實施例中，電極14及22兩者可包括氮化鈦、本質上由氮化鈦組成或由氮化鈦組成。
電極14及22連同絕緣材料16及金屬氧化物20一起形成一鐵電組件24 (例如，一鐵電電容器、一FTJ裝置等)。鐵電組件24可具有沿著鐵電絕緣材料16與金屬氧化物20之間之一界面的少量(若有)氧空位。因此，與習知方法論相比，參考圖1至圖5描述之類型之方法論可減少一鐵電組件之鐵電絕緣材料內之氧空位之數目。與利用習知方法論形成之鐵電組件相比，減少數目之氧空位可改良根據本文中描述之方法論形成之鐵電組件的操作態樣。例如，發現與利用習知方法論形成之鐵電電容器相比，利用本文中描述之方法論形成之鐵電電容器可能已改良耐久性；且在一些態樣中，發現利用本文中描述之方法論形成之鐵電電容器相對於利用習知方法論形成之類似鐵電電容器可具有至少約兩倍之壽命。
圖5之鐵電組件24內之金屬氧化物20被展示為均質的。在其他實施例中，金屬氧化物可為異質的。例如，在整個金屬氧化物20內之氧濃度可包括一梯度。圖6展示包括一鐵電組件24a (例如，一電容器、一FTJ裝置等)內之一金屬氧化物20a之一構造10a。展示金屬氧化物20a具有延伸穿過其之氧梯度，其中氧濃度被表示為「[O]」，且其中所繪示梯度(藉由一箭頭21表示)顯示氧濃度在朝向絕緣材料16之一方向上增加。金屬氧化物20a內之氧濃度梯度可因沿著金屬氧化物20a之一上表面之氧在形成上電極22之前或期間的一減少引起，可因在自絕緣材料16內移除氧空位之前或之後材料20a沿著與絕緣材料16之一界面之增加的氧化引起等。
圖5之實施例將金屬氧化物20展示為一連續層。在其他實施例中，金屬氧化物可為一不連續膜。例如，圖7展示包括一鐵電組件24b (例如，一電容器、一FTJ裝置等)內之一金屬氧化物20b之一構造10b；且金屬氧化物20b組態為一不連續膜。開口23延伸穿過所繪示實施例中之金屬氧化物20b之不連續膜延伸。此等開口可為非常小的；且例如在一些應用中可為針孔開口。
在一些實施例中，本文中描述之鐵電組件(例如，組件24)係電容器，且此可併入至記憶體陣列中。參考圖8描述一例示性記憶體陣列50。記憶體陣列包含複數個實質上相同之鐵電電容器24。字線52沿著記憶體陣列之列延伸，且數位線54沿著記憶體陣列之行延伸。電容器24之各者在一記憶體胞56內，記憶體胞56利用一字線及一數位線之一組合唯一地定址。字線52延伸至驅動器電路58，且數位線54延伸至偵測電路60。在一些應用中，記憶體陣列50可組態為鐵電隨機存取記憶體(FeRAM)。
記憶體胞56可包含與鐵電電容器組合之電晶體。例如，在一些應用中，記憶體胞56之各者可包含與一鐵電電容器24組合之一電晶體62，如圖9中所示。記憶體胞56被展示為與一字線52及一數位線54耦合。再者，電容器24之電極之一者被展示為與一板線64耦合，板線64與字線52組合利用用於控制鐵電電容器24之一操作狀態。
可關於鐵電電容器或其他組件利用上文描述之用於減少氧空位之實施例。例如，圖5之組件24可對應於一FTJ裝置(或類似地，圖6及圖7之組件24a及24b可對應於FTJ裝置)。在此等實施例中，材料16可為電極14與22之間之鐵電材料之一薄層；且材料20在一些應用中可為電絕緣的或導電的，此取決於其相對於流過組件之電流的所要影響。再者，材料20可保持非常薄，使得其對流過最終結構之電流的具有可忽略的(或至少幾乎可忽略的)影響。
作為另一實例，可利用類似於圖5至圖7之組件24、24a及24b之組件作為FeFET，其中在圖10中展示一例示性FeFET組件作為一構造10c之部分。材料16可為一通道區域35與一閘極電極22之間之一鐵電材料層。通道區域(其亦可被稱為一電晶體通道區域)在一對源極/汲極區域37及39之間；且全部區域35、37及39在一半導體基底33內(其中此基底33包括任何適合半導體材料，諸如(舉例而言)矽、鍺、III/V族材料、半導體氧化物等)。一般技術者將認知用於基底33及區域35、37及39之適當摻雜劑及/或材料。構造10c之FeFET組件之材料20在一些應用中可為電絕緣的或導電的，此取決於其相對於流過FeFET組件之電流的所要影響。再者，材料20可保持非常薄，使得其對流過最終結構之電流具有可忽略的(或至少幾乎可忽略的)影響。
在一些實施例中，圖5至圖7之構造10至10b展示例示性鐵電電容器。儘管例示性電容器係平面電容器(即，具有平面底部電極)，然應瞭解，電容器可具有任何適合組態；包含例如容器型組態(即，可具有容器形底部電極)、柱型組態(即，可具有柱形底部電極)等。
上文論述之結構可併入至電子系統中。電子系統可為廣泛範圍之系統之任一者，諸如(舉例而言)相機、無線裝置、顯示器、晶片組、機上盒、遊戲、照明器具、車輛、時鐘、電視、蜂巢式電話、個人電腦、汽車、工業控制系統、飛機等。
除非另有指定，否則可用現在已知或尚待發展之任何適合方法論(包含例如原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)等)形成本文中描述之各種材料、物質、組合物等。
術語「介電」及「絕緣」可用於描述具有絕緣電性質之材料。該等術語在本發明中被視為同義的。在一些例項中利用術語「介電」且在其他例項中利用術語「絕緣」(或「電絕緣」)可在本發明內提供語言變動以簡化隨後發明申請專利範圍內之前述基礎，且並非用於指示任何顯著化學或電差異。
圖式中之各種實施例之特定定向僅用於闡釋性目的，且在一些應用中可相對於所展示之定向旋轉實施例。本文中提供之描述及隨後發明申請專利範圍係關於具有各種特徵之間之所描述關係的任何結構，而無關於結構是否在圖式之特定定向中或相對於此定向旋轉。
隨附繪示之橫截面視圖僅展示橫截面之平面內之特徵，且並未展示橫截面之平面後面之材料以簡化圖式，除非另有指示。
當在上文將一結構稱為在另一結構「上」或「抵靠」另一結構時，該結構可直接在另一結構上或亦可存在中介結構。相比之下，當將一結構稱為「直接在另一結構上」或「直接抵靠」另一結構時，不存在中介結構。
一些實施例包含一種鐵電組件，其具有在一鐵電絕緣材料上方之一金屬氧化物。金屬氧化物具有小於或等於約30 Å之一厚度。一含金屬之電極在金屬氧化物上方。
一些實施例包含一種電容器，其具有在一第一電極與一第二電極之間之鐵電絕緣材料。電容器亦具有在第二電極之至少一部分與鐵電絕緣材料之間之一金屬氧化物。金屬氧化物具有小於或等於約30 Å之一厚度。
一些實施例包含一種電容器，其包含在一第一電極與一第二電極之間之鐵電絕緣材料。電容器亦包含在第二電極之至少一部分與鐵電絕緣材料之間之一含金屬材料。含金屬材料具有小於或等於約30 Å之一厚度。含金屬材料包含氧及鈦、鋁、釕、鈮及鉭之一或多者。
一些實施例包含一種形成一組件之方法。鐵電絕緣材料形成於一含半導體之基底上方。一含金屬材料形成於鐵電絕緣材料上方。含金屬材料經氧化以自含金屬材料形成一金屬氧化物。一電極形成於金屬氧化物上方。
按照法規，已或多或少專門針對結構及方法特徵書面描述本文中揭示之標的。然而，應瞭解，發明申請專利範圍不受限於所展示且描述之特定特徵，此係因為本文中揭示之手段包括實例實施例。因此，發明申請專利範圍應被給予如字面措詞之全範疇且應根據均等論適當地解釋。
10‧‧‧構造
10a‧‧‧構造
10b‧‧‧構造
10c‧‧‧構造
12‧‧‧基底/含半導體之基底
14‧‧‧電極
16‧‧‧絕緣材料/鐵電絕緣材料
18‧‧‧含金屬材料/金屬
20‧‧‧金屬氧化物
20a‧‧‧金屬氧化物
20b‧‧‧金屬氧化物
21‧‧‧箭頭
22‧‧‧電極
23‧‧‧開口
24‧‧‧鐵電組件/鐵電電容器
24a‧‧‧鐵電組件
24b‧‧‧鐵電組件
33‧‧‧半導體基底
35‧‧‧通道區域
37‧‧‧源極/汲極區域
39‧‧‧源極/汲極區域
50‧‧‧記憶體陣列
52‧‧‧字線
54‧‧‧數位線
56‧‧‧記憶體胞
58‧‧‧驅動器電路
60‧‧‧偵測電路
62‧‧‧電晶體
64‧‧‧板線
圖1至圖5係在用於製造一鐵電裝置之一例示性方法之例示性程序階段處之一構造之圖解橫截面視圖。
圖6係包括一例示性鐵電裝置之一構造之一圖解橫截面視圖。
圖7係包括一例示性鐵電裝置之一構造之一圖解橫截面視圖。
圖8係包括鐵電裝置之一例示性記憶體陣列之一示意圖。
圖9係包括一鐵電電容器之一例示性記憶體胞之一示意圖。
圖10係包括一例示性鐵電裝置之一構造之一圖解橫截面視圖。

Claims (33)

  1. 一種鐵電組件，其包括： 一金屬氧化物，其在一鐵電絕緣材料上方；該金屬氧化物具有小於或等於約30 Å之一厚度；及 一含金屬之電極，其在該金屬氧化物上方。
  2. 如請求項1之組件，其中該金屬氧化物係一連續層，其具有在自約1個單層至約30 Å之一範圍內之一厚度。
  3. 如請求項1之組件，其中該金屬氧化物係一不連續膜。
  4. 如請求項1之組件，其係一鐵電電容器。
  5. 如請求項1之組件，其係一鐵電穿隧接面裝置。
  6. 如請求項1之組件，其係一鐵電場效電晶體。
  7. 一種電容器，其包括： 鐵電絕緣材料，其在一第一電極與一第二電極之間；及 一金屬氧化物，其在該第二電極之至少一部分與該鐵電絕緣材料之間；該金屬氧化物具有小於或等於約30 Å之一厚度。
  8. 如請求項7之電容器，其中該金屬氧化物係一連續層，其具有在自約1個單層至約30 Å之一範圍內之一厚度。
  9. 如請求項7之電容器，其中該金屬氧化物係一不連續膜。
  10. 如請求項7之電容器，其中該電容器由一含半導體之基底支撐；且其中該第一電極係一底部電極且該第二電極係一頂部電極，其中該底部電極比該頂部電極更靠近基底。
  11. 如請求項10之電容器，其中該金屬氧化物係一連續層，其具有在自約1個單層至約20 Å之一範圍內之一厚度。
  12. 如請求項10之電容器，其中該金屬氧化物係一不連續膜。
  13. 如請求項10之電容器，其中該金屬氧化物包括一含金屬材料，該含金屬材料具有延伸穿過其之氧濃度梯度，其中該氧濃度沿著與該第二電極之一界面最高，且沿著與該第二電極之一界面最低。
  14. 如請求項10之電容器，其中該金屬氧化物本質上由氧與鈦、鋁、釕、鈮及鉭之一或多者組合組成。
  15. 如請求項10之電容器，其中該金屬氧化物本質上由氧化鈦組成。
  16. 如請求項7之電容器，其係一記憶體陣列內之複數個實質上相同之電容器之一者。
  17. 一種電容器，其包括： 鐵電絕緣材料，其在一第一電極與一第二電極之間；及 一含金屬材料，其在該第二電極之至少一部分與該鐵電絕緣材料之間；該含金屬材料具有小於或等於約30 Å之一厚度；該含金屬材料包含氧及鈦、鋁、釕、鈮及鉭之一或多者。
  18. 如請求項17之電容器，其中該電容器由一含半導體之基底支撐；且其中該第一電極係一底部電極且該第二電極係一頂部電極，其中該底部電極比該頂部電極更靠近基底。
  19. 如請求項18之電容器，其中該含金屬材料包含氮、碳、矽及鍺之一或多者。
  20. 如請求項18之電容器，其中該含金屬材料包含鈦及氧。
  21. 如請求項20之電容器，其中該第一電極及該第二電極包括氮化鈦。
  22. 如請求項17之電容器，其係一記憶體陣列內之複數個實質上相同之電容器之一者。
  23. 一種形成一組件之方法，其包括： 在一含半導體之基底上方形成鐵電絕緣材料； 在該鐵電絕緣材料上方形成一含金屬材料； 使該含金屬材料氧化以自該含金屬材料形成一金屬氧化物；及 在使該含金屬材料氧化之後，在該金屬氧化物上方形成一電極。
  24. 如請求項23之方法，其中該電極係一第二電極，且該方法進一步包括： 形成由該含半導體之基底支撐之一第一電極；及 在該第一電極上方形成該鐵電絕緣材料。
  25. 如請求項23之方法，其進一步包括： 在該半導體基底內形成一電晶體通道區域；及 在該電晶體通道區域上方形成該鐵電絕緣材料。
  26. 如請求項23之方法，其中該含金屬材料具有小於或等於約30 Å之一厚度。
  27. 如請求項23之方法，其中該含金屬材料係跨該鐵電絕緣材料之一連續層。
  28. 如請求項23之方法，其中該含金屬材料係跨該鐵電絕緣材料之一不連續膜。
  29. 如請求項23之方法，其中該含金屬材料包含鈦、鋁、釕、鈮及鉭之一或多者。
  30. 如請求項29之方法，其中該含金屬材料包含氮、碳、矽及鍺之一或多者。
  31. 如請求項23之方法，其中該金屬氧化物本質上由氧化鈦組成。
  32. 如請求項31之方法，其中該含金屬材料本質上由鈦組成，其中該氧化包括在於該鐵電絕緣材料上方形成該鈦之後將該鈦曝露於空氣，且其中該電極包括形成於該氧化鈦上方之氮化鈦。
  33. 如請求項23之方法，其中該氧化包含使氧通過該含金屬材料且至該鐵電絕緣材料中，以減少該鐵電絕緣材料內之氧空位之一量。
TW107144920A 2017-12-15 2018-12-13 鐵電組件及形成鐵電組件之方法 TWI700714B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/843,402 US10930751B2 (en) 2017-12-15 2017-12-15 Ferroelectric assemblies
US15/843,402 2017-12-15

Publications (2)

Publication Number Publication Date
TW201929014A true TW201929014A (zh) 2019-07-16
TWI700714B TWI700714B (zh) 2020-08-01

Family

ID=66814736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144920A TWI700714B (zh) 2017-12-15 2018-12-13 鐵電組件及形成鐵電組件之方法

Country Status (4)

Country Link
US (4) US10930751B2 (zh)
CN (1) CN111492479A (zh)
TW (1) TWI700714B (zh)
WO (1) WO2019118227A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210075401A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 장치
KR102410417B1 (ko) 2021-02-18 2022-06-16 연세대학교 산학협력단 강유전체 소자 기반 puf 장치 및 이의 동작 방법
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
WO2023004379A1 (en) * 2021-07-23 2023-01-26 Intermolecular, Inc. Ferroelectric tunnel junction with multilevel switching

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US6350643B1 (en) 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US6255121B1 (en) 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
WO2001024265A1 (fr) * 1999-09-30 2001-04-05 Rohm, Co., Ltd. Memoire non volatile
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
US7008833B2 (en) 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US20050184328A1 (en) 2004-02-19 2005-08-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
JP4543378B2 (ja) * 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
JP2006344684A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP4445446B2 (ja) * 2005-09-13 2010-04-07 株式会社東芝 半導体装置の製造方法
EP2053642A4 (en) * 2006-08-02 2011-01-05 Ulvac Inc METHOD AND DEVICE FOR FORMING FILM
KR100791074B1 (ko) * 2006-08-23 2008-01-02 삼성전자주식회사 귀금속을 함유하는 장벽막을 갖는 콘택 구조체, 이를채택하는 강유전체 메모리 소자 및 그 제조방법들
CN101636836B (zh) * 2007-03-20 2011-03-30 富士通半导体股份有限公司 半导体装置及其制造方法
JP2012256702A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
WO2015141625A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US20170345831A1 (en) 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US20180095550A1 (en) 2016-09-30 2018-04-05 Intel Corporation Position determining techniques for virtual reality systems

Also Published As

Publication number Publication date
TWI700714B (zh) 2020-08-01
US20210159320A1 (en) 2021-05-27
US20230045210A1 (en) 2023-02-09
CN111492479A (zh) 2020-08-04
US10930751B2 (en) 2021-02-23
US20190189768A1 (en) 2019-06-20
WO2019118227A1 (en) 2019-06-20
US11769816B2 (en) 2023-09-26
US11515396B2 (en) 2022-11-29
US20230395690A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
CN109196654B (zh) 铁电装置及形成铁电装置的方法
JP7265570B2 (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US9608111B2 (en) Recessed transistors containing ferroelectric material
TWI700714B (zh) 鐵電組件及形成鐵電組件之方法
US8741712B2 (en) Leakage reduction in DRAM MIM capacitors
TW201941406A (zh) 將漏斗裝置結合至電容器組態以減少單元干擾的方法及結合漏斗裝置之電容器組態
US8603877B2 (en) Methods of forming dielectric material-containing structures
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US8722504B2 (en) Interfacial layer for DRAM capacitor
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
JP4758709B2 (ja) 漏れ電流を減少させた誘電体層を備えるキャパシタ、その製造方法及び半導体メモリ装置
CN115224194A (zh) 电介质材料、电容器和存储器阵列
US8647960B2 (en) Anneal to minimize leakage current in DRAM capacitor
CN114005872A (zh) 集成组合件和形成集成组合件的方法
JP2001210795A (ja) 誘電体素子
KR20070054022A (ko) 전도성 화합물 층을 구비한 커패시터 및 그 제조 방법
Bhat et al. Capacitors including conductive TiO x N x
JP2001267525A (ja) 強誘電体不揮発性記憶装置