CN111492479A - 铁电组合件及形成铁电组合件的方法 - Google Patents

铁电组合件及形成铁电组合件的方法 Download PDF

Info

Publication number
CN111492479A
CN111492479A CN201880081034.4A CN201880081034A CN111492479A CN 111492479 A CN111492479 A CN 111492479A CN 201880081034 A CN201880081034 A CN 201880081034A CN 111492479 A CN111492479 A CN 111492479A
Authority
CN
China
Prior art keywords
electrode
metal
ferroelectric
capacitor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880081034.4A
Other languages
English (en)
Inventor
艾伯特·廖
曼札拉·西迪克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111492479A publication Critical patent/CN111492479A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一些实施例包含铁电组合件。一些实施例包含一种电容器，所述电容器在第一电极与第二电极之间具有铁电绝缘材料。所述电容器还在所述第二电极与所述铁电绝缘材料之间具有金属氧化物。所述金属氧化物具有小于或等于约
Figure DDA0002539926700000011
的厚度。一些实施例包含一种形成组合件的方法。在含半导体基底上方形成第一电容器电极。在所述第一电极上方形成铁电绝缘材料。在所述铁电绝缘材料上方形成含金属材料。氧化所述含金属材料以由所述含金属材料形成金属氧化物。在所述金属氧化物上方形成第二电极。

Description

铁电组合件及形成铁电组合件的方法
技术领域
本发明涉及铁电组合件及形成铁电组合件的方法。在一些应用中，本发明涉及铁电电容器及形成铁电电容器的方法。
背景技术
电容器是可在集成电路中使用的电子组件。电容器具有通过电绝缘材料分离的两个电导体。作为电场的能量可静电地存储在此材料内。
铁电电容器具有铁电材料作为绝缘材料的至少一部分。铁电材料的特征在于具有两种稳定极化状态。铁电材料的极化状态可通过施加合适编程电压来改变，且在移除所述编程电压之后(至少在一段时间内)保持不变。
在一些应用中，电容器可用于存储器/存储装置中。例如，铁电电容器可并入到铁电随机存取存储器(FeRAM)中。
FeRAM可具有许多吸引人的特征，包含非易失性、低功耗、高速操作等。然而，在制造包括FeRAM的高度集成存储器时遇到困难。期望开发适用于FeRAM的新电容器及制造FeRAM的新方法。
除电容器之外，铁电材料还可用于其它组合件中。例如，铁电材料可用于铁电场效应晶体管(FeFET)及铁电隧道结(FTJ)装置中。期望开发出可跨广泛范围的铁电组合件利用的改进装置；包含例如铁电电容器、FeFET及FTJ装置。
附图说明
图1到5是在用于制造铁电装置的实例方法的实例过程阶段的构造的示意性横截面图。
图6是包括实例铁电装置的构造的示意性横截面图。
图7是包括实例铁电装置的构造的示意性横截面图。
图8是包括铁电装置的实例存储器阵列的示意图。
图9是包括铁电电容器的实例存储器单元的示意图。
图10是包括实例铁电装置的构造的示意性横截面图。
具体实施方式
一些方面包含认识到常规铁电电容器的问题是：在铁电材料内，且特别是沿着铁电材料与跨铁电材料形成的上电极之间的界面，可能存在氧空位。氧空位可能不利地影响铁电电容器的性能，且在一些应用中可能不利地影响利用铁电电容器的存储器/存储装置(例如，FeRAM)的性能。一些实施例包含形成铁电电容器的方法，其中跨铁电材料提供且随后氧化反应性金属，其中此氧化包含使氧流入下伏铁电材料以减少在铁电材料内(或至少在铁电材料的上区内)的氧空位数。接着可跨经氧化反应性金属形成上电极，且铁电材料可保持与沿着邻近上电极的界面具有相对少氧空位的铁电材料相关联的所要操作特性。保留在最终电容器构造中的经氧化金属可将利用本文中所描述的方法形成的电容器与利用常规方法形成的电容器区分开；且一些实施例包含在上电极的至少一部分与铁电材料之间具有经氧化金属的铁电电容器。氧空位的问题可能在电容器之外的其它铁电组合件中(例如，在FeFET及FTJ装置中)发生，且本文中所描述的实施例可能适用于广泛范围的铁电组合件。
参考图1到10描述实例方法及结构。
图1到5描述用于制造实例铁电组合件的实例过程。
参考图1，构造10包括由基底12支撑的电极14。
基底12可包括半导体材料；且可例如包括单晶硅，本质上由其组成或由其组成。基底12可被称为半导体衬底。术语“半导体衬底”表示包括半导电材料的任何构造，包含但不限于块状半导电材料，例如半导电晶片(单独地或在包括其它材料的组合件中)及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上述半导体衬底。在一些应用中，基底12可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、势垒材料、扩散材料、绝缘体材料等中的一或多者。
间隙被展示为在基底12与电极14之间。此间隙用于示意性地指示可存在提供在基底12与电极14之间的额外结构或材料。例如，在一些应用中，电极14可并入铁电电容器中，所述铁电电容器是存储器阵列内的众多基本上相同的铁电电容器中的一者(其中术语“基本上相同”表示在合理制造及测量公差内相同)。个别电容器可与晶体管电耦合，且可利用数字线及字线来存取。晶体管、数字线及/或字线可全部或至少部分地提供在基底12与电极14之间。
电极14可包括任何合适组合物或组合物组合；例如举例来说，各种金属(例如，钛、钨、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，电极14可包括氮化钛，本质上由其组成或由其组成。
电极14可具有任何合适厚度；且在一些实施例中可具有在从约10埃
Figure BDA0002539926680000031
到约
Figure BDA0002539926680000032
的范围内的厚度。
参考图2，在电极14上方形成绝缘材料16。在一些实施例中，绝缘材料16可被称为电容器绝缘材料。绝缘材料16的至少部分包括铁电绝缘材料，且在一些实施例中整个绝缘材料16是铁电绝缘材料。
铁电绝缘材料可包括任何合适组合物或组合物组合；且在一些实例实施例中可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸铅锆及钛酸锶钡中的一或多者。而且，在一些实例实施例中，铁电绝缘材料可在其中具有掺杂剂，所述掺杂剂包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者。
绝缘材料16可经形成为任何合适厚度；且在一些实施例中可具有在从约
Figure BDA0002539926680000036
埃到约
Figure BDA0002539926680000035
的范围内的厚度。
参考图3，在绝缘材料16上方形成含金属材料18。在所展示实施例中，氧空位(由符号“+”表示)在沿着与金属18的界面的绝缘材料区内。氧空位可在铁电绝缘材料的氧化物内。尽管氧空位被展示为仅沿着与含金属材料18的界面，但是应理解，氧空位还可在绝缘材料16内延伸得比图3中所展示的更深。然而，通常最有问题的是沿着绝缘材料16的上界面的氧空位。
氧空位可在形成含金属材料18期间或之后生成，这是由于从绝缘材料16抽出氧以氧化含金属材料18中邻近绝缘材料16的区。替代地，氧空位可能起因于其它过程。无论如何，氧空位在保留在包括绝缘材料16的最终铁电组合件(例如，电容器、FeFET、FTJ装置等)中的程度上可能是有问题的。
含金属材料18可包括任何合适组合物或组合物组合；且在一些实施例中可包括钛、铝、钌、铌及钽中的一或多者，本质上由其组成或由其组成。含金属材料18可另外包括氮、碳、硅及锗中的一或多者。
在一些实施例中，已发现，可能期望含金属材料18包含钛；且在一些实例实施例中，含金属材料18可包括钛，本质上由其组成或由其组成。
含金属材料18可保持相对薄；且在一些实施例中可具有小于或等于约
Figure BDA0002539926680000033
的厚度。例如，在一些实施例中，含金属材料18可具有在从约一个单层到约
Figure BDA0002539926680000034
的范围内的厚度。含金属材料18可经形成为连续层(如所展示)，或可经形成为不连续膜。
参考图4，构造10暴露于氧(由符号“O”表示)，且此氧化含金属材料18(图3)以形成金属氧化物20。氧暴露可包括在形成含金属材料18之后(图3)将构造物10暴露于空气，或可包括任何其它合适暴露(例如，暴露于臭氧、过氧化氢等)。在一些实施例中，在其中基本上排除氧存在于腔室内的环境中的条件下在腔室内形成含金属材料18；且接着将构造10从腔室移除并暴露于空气以氧化材料18并形成氧化物20。替代地或另外，可在用于形成材料18的同一腔室中将构造10暴露于氧化剂，其中在形成材料18之后提供此氧化剂；及/或可在第一腔室内形成材料18之后将此氧化剂转移到第二腔室，且接着可将此氧化剂暴露于第二腔室中的氧化剂。
尽管材料20被称为金属氧化物，但是在一些实施例中，材料20可代替地被称为“包括氧的含金属材料”以指示材料20可具有或可不具有完全化学计量的氧饱和度。例如，氧化钛具有化学计量式TiO2；且在一些实施例中，材料20可为具有完全化学计量的氧饱和度的氧化钛使得氧化钛具有化学计量式TiO2，而在其它实施例中，材料20可为完全化学计量的氧饱和度小于具有化学计量式TiO(2-x)(其中x是大于零的数字)的氧化钛的氧化钛。
一些氧沿着邻近金属氧化物20的界面转移到铁电绝缘材料16，且此氧填充材料16内的氧空位(相较于图3，由图4中的加号(+)数减少表示)；这减少铁电绝缘材料16内的氧空位量。
金属氧化物20可例如包括氧化钛、氧化铝、氧化钌、氧化铌及氧化钽中的一或多者，本质上由其组成或由其组成。另外，金属氧化物20可包含氮、碳、硅及锗中的一或多者。在一些实施例中，已发现，可能期望金属氧化物20包括氧化钛，本质上由其组成或由其组成。
金属氧化物20可包括任何合适厚度；且在一些实施例中可具有小于或等于约
Figure BDA0002539926680000042
的厚度。例如，金属氧化物20可具有在从约一个单层到约
Figure BDA0002539926680000041
的范围内的的厚度。在一些实施例中金属氧化物20可为连续层，且在其它实施例中金属氧化物20可为不连续膜。
参考图5，在金属氧化物20上方形成电极22。在一些实施例中，电极14及22可被称为第一电极及第二电极以将所述电极彼此区分开。电极14及22中的任一者可为第一电极，且另一者将是第二电极。替代地，电极14及22可分别被称为底部电极及顶部电极；其中底部电极是最靠近含半导体基底12的电极。在一些实施例中，电极14及22可被称为电容器电极。金属氧化物20可在整个电极22与铁电绝缘材料16之间，或可在电极22的部分与铁电绝缘材料16之间。通常，金属氧化物20在电极22的至少一部分与铁电绝缘材料16之间。
电极22可包括任何合适组合物或组合物组合；例如举例来说，各种金属(例如，钛、钨、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，电极22可包括硅化钼、氮化钛、氮化硅钛、硅化钌、钌、钼、氮化钽、氮化硅钽及钨中的一或多者，本质上由其组成或由其组成。
电极22可具有任何合适厚度，且在一些实施例中可具有在从约
Figure BDA0002539926680000051
到约
Figure BDA0002539926680000052
范围内的厚度。
电极14及22可在一些实施例中包括彼此相同的组合物，或可包括彼此不同的组合物。在一些实施例中，电极14及22可均包括氮化钛，本质上由其组成或由其组成。
电极14及22与绝缘材料16及金属氧化物20一起形成铁电组合件24(例如，铁电电容器、FTJ装置等)。铁电组合件24沿着铁电绝缘材料16与金属氧化物20之间的界面可具有很少氧空位，如果有的话。因此，相较于常规方法，参考图1到5所描述的类型的方法可减少铁电组合件的铁电绝缘材料内的氧空位数。相较于利用常规方法形成的铁电组合件，减少的氧空位数可改进根据本文中所描述的方法形成的铁电组合件的操作方面。例如，已发现，相较于利用常规方法形成的铁电电容器，利用本文中所描述的方法形成的铁电电容器可具有改进式耐久性；且在一些方面已发现，相对于利用常规方法形成的类似铁电电容器，利用本文中所描述的方法形成的铁电电容器的寿命可至少约为两倍。
图5的铁电组合件24内的金属氧化物20被展示为均质。在其它实施例中，金属氧化物可为非均质的。例如，贯穿金属氧化物20的氧浓度可由梯度构成。图6展示在铁电组合件24a(例如，电容器、FTJ装置等)内包括金属氧化物20a的构造10a。金属氧化物20a被展示为具有延伸穿过其的氧梯度，其中氧浓度被表示为“[O]”，且其中所说明梯度(由箭头21表示)展示氧浓度在朝向绝缘材料16的方向上增加。金属氧化物20a内的氧浓度梯度可起因于在形成上电极22之前或期间沿着金属氧化物20a的上表面的氧还原，可起因于在从绝缘材料16内移除氧空位之前或之后沿着与绝缘材料16的界面的材料20a的氧化增加等。
图5的实施例展示作为连续层的金属氧化物20。在其它实施例中，金属氧化物可为不连续膜。例如，图7展示在铁电组合件24b(例如，电容器、FTJ装置等)内包括金属氧化物20b的构造10b；且金属氧化物20b经配置为不连续膜。在所说明实施例中，开口23延伸穿过金属氧化物20b的不连续膜。此类开口可能非常小；且例如在一些应用中可为针孔开口。
在一些实施例中，本文中所描述的铁电组合件(例如，组合件24)是电容器，且此铁电组合件可并入到存储器阵列中。参考图8描述实例存储器阵列50。所述存储器阵列包含多个基本上相同的铁电电容器24。字线52沿着所述存储器阵列的行延伸，且数字线54沿着所述存储器阵列的列延伸。电容器24中的每一者在利用字线及数字线的组合唯一地寻址的存储器单元56内。字线52延伸到驱动器电路58，且数字线54延伸到检测电路60。在一些应用中，存储器阵列50可经配置为铁电随机存取存储器(FeRAM)。
存储器单元56可包含与铁电电容器组合的晶体管。例如，在一些应用中，存储器单元56中的每一者可包含与铁电电容器24组合的晶体管62，如图9中所展示。存储器单元56被展示为与字线52及数字线54耦合。而且，电容器24的电极中的一者被展示为与板线64耦合，板线64与字线52组合用于控制铁电电容器24的操作状态。
相对于铁电电容器或其它组合件，可利用上述用于减少氧空位的实施例。例如，图5的组合件24可对应于FTJ装置(或类似地，图6及7的组合件24a及24b可对应于FTJ装置)。在此类实施例中，材料16可为在电极14与22之间的铁电材料的薄层；且材料20在一些应用中可为电绝缘的或导电的，这取决于其相对于通过组合件的电流的所要影响。而且，材料20可保持非常薄使得其对通过最终结构的电流的影响可忽略不计(或至少几乎可忽略不计)。
作为另一实例，与图5到7的组合件24、24a及24b类似的组合件可用作FeFET，其中实例FeFET组合件在图10中被展示为构造10c的部分。材料16可为在沟道区35与栅电极22之间的铁电材料层。沟道区(其也可被称为晶体管沟道区)在一对源极/漏极区37与39之间；且所有区35、37及39在半导体基底33内(其中此基底33包括任何合适半导体材料，例如举例来说硅、锗、III/V材料、半导体氧化物等)。所属领域的一般技术人员将认识到用于基底33及区35、37及39的适当掺杂剂及/或材料。构造10c的FeFET组合件的材料20在一些应用中可为电绝缘的或导电的，这取决于其相对于通过FeFET组合件的电流的所要影响。而且，材料20可保持非常薄使得其对通过最终结构的电流的影响可忽略不计(或至少几乎可忽略不计)。
在一些实施例中，图5到7的构造10到10b展示实例铁电电容器。尽管实例电容器是平坦电容器(即，具有平坦底部电极)，但是应理解，所述电容器可具有任何合适配置；例如包含容器型配置(即，可具有容器形底部电极)、柱型配置(即，可具有柱形底部电极)等。
上文所论述的结构可并入到电子系统中。电子系统可为广泛范围的系统中的任一者，例如举例来说相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明设备、车辆、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。
除非另有指定，否则本文中所描述的各种材料、物质、组合物等可通过现在已知或尚待开发的任何合适方法来形成，包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”及“绝缘”可用来描述具有绝缘电性质的材料。在本发明中，所述术语被视为同义词。在一些情况下术语“介电”及在其它情况下术语“绝缘”(或“电绝缘”)的利用可提供本发明内的语言变动以简化所附权利要求书内的前提基础，且不用于指示任何显著化学或电气差异。
附图中的各个实施例的特定定向仅用于说明目的，且在一些应用中所述实施例可相对于所展示定向旋转。本文中所提供的描述及所附权利要求书涉及具有各种特征之间的所描述关系的任何结构，而不管所述结构是处于附图的特定定向还是相对于此定向旋转。
为了简化附图，除非另有指示，否则附图的横截面图仅展示横截面平面内的特征，且未展示横截面平面后的材料。
当结构在上文被称为“在另一结构上”或“抵靠另一结构”时，其可在另一结构正上方或也可存在中间结构。相比之下，当结构被称为“在另一结构正上方”或“直接抵靠另一结构”时，不存在中间结构。
一些实施例包含一种铁电组合件，其具有铁电绝缘材料上方的金属氧化物。所述金属氧化物具有小于或等于约
Figure BDA0002539926680000071
的厚度。含金属电极在所述金属氧化物上方。
一些实施例包含一种电容器，其具有第一电极与第二电极之间的铁电绝缘材料。所述电容器还具有所述第二电极的至少一部分与所述铁电绝缘材料之间的金属氧化物。所述金属氧化物具有小于或等于约
Figure BDA0002539926680000072
的厚度。
一些实施例包含一种电容器，其包含第一电极与第二电极之间的铁电绝缘材料。所述电容器还包含所述第二电极的至少一部分与所述铁电绝缘材料之间的含金属材料。所述含金属材料具有小于或等于约
Figure BDA0002539926680000073
的厚度。所述含金属材料包含氧以及钛、铝、钌、铌及钽中的一或多者。
一些实施例包含一种形成组合件的方法。在含半导体基底上方形成铁电绝缘材料。在所述铁电绝缘材料上方形成含金属材料。氧化所述含金属材料以由所述含金属材料形成金属氧化物。在所述金属氧化物上方形成电极。
根据法规，已用或多或少特定于结构及方法特征的语言描述本文中所揭示的标的物。然而，应理解，权利要求书不限于所展示及所描述的特定特征，因为本文中所揭示的部件包括实例实施例。因此，权利要求书应按字面意思提供全部围，且应根据等同原则适当地解释。

Claims (33)

1.一种铁电组合件，其包括：
铁电绝缘材料上方的金属氧化物；所述金属氧化物具有小于或等于约
Figure FDA0002539926670000014
的厚度；及
所述金属氧化物上方的含金属电极。
2.根据权利要求1所述的组合件，其中所述金属氧化物是具有在从约1个单层到约
Figure FDA0002539926670000011
的范围内的厚度的连续层。
3.根据权利要求1所述的组合件，其中所述金属氧化物是不连续膜。
4.根据权利要求1所述的组合件，其是铁电电容器。
5.根据权利要求1所述的组合件，其是铁电隧道结装置。
6.根据权利要求1所述的组合件，其是铁电场效应晶体管。
7.一种电容器，其包括：
第一电极与第二电极之间的铁电绝缘材料；及
所述第二电极的至少一部分与所述铁电绝缘材料之间的金属氧化物；所述金属氧化物具有小于或等于约
Figure FDA0002539926670000012
的厚度。
8.根据权利要求7所述的电容器，其中所述金属氧化物是具有在从约1个单层到约
Figure FDA0002539926670000013
的范围内的厚度的连续层。
9.根据权利要求7所述的电容器，其中所述金属氧化物是不连续膜。
10.根据权利要求7所述的电容器，其中所述电容器由含半导体基底支撑；且其中所述第一电极是底部电极且所述第二电极是顶部电极，其中所述底部电极比所述顶部电极更靠近基底。
11.根据权利要求10所述的电容器，其中所述金属氧化物是具有在从约1个单层到约
Figure FDA0002539926670000021
的范围内的厚度的连续层。
12.根据权利要求10所述的电容器，其中所述金属氧化物是不连续膜。
13.根据权利要求10所述的电容器，其中所述金属氧化物由含金属材料构成，所述含金属材料具有延伸穿过其的氧浓度梯度，其中所述氧浓度沿着与所述第二电极的界面最高而沿着与所述第二电极的界面最低。
14.根据权利要求10所述的电容器，其中所述金属氧化物本质上由氧以及钛、铝、钌、铌及钽中的一或多者组成。
15.根据权利要求10所述的电容器，其中所述金属氧化物本质上由氧化钛组成。
16.根据权利要求7所述的电容器，其是存储器阵列内的多个基本上相同的电容器中的一者。
17.一种电容器，其包括：
第一电极与第二电极之间的铁电绝缘材料；及
所述第二电极的至少一部分与所述铁电绝缘材料之间的含金属材料；所述含金属材料具有小于或等于约
Figure FDA0002539926670000022
的厚度；所述含金属材料包含氧以及钛、铝、钌、铌及钽中的一或多者。
18.根据权利要求17所述的电容器，其中所述电容器由含半导体基底支撑；且其中所述第一电极是底部电极且所述第二电极是顶部电极，其中所述底部电极比所述顶部电极更靠近基底。
19.根据权利要求18所述的电容器，其中所述含金属材料包含一或多种氮、碳、硅及锗。
20.根据权利要求18所述的电容器，其中所述含金属材料包含钛及氧。
21.根据权利要求20所述的电容器，其中所述第一电极及所述第二电极包括氮化钛。
22.根据权利要求17所述的电容器，其是存储器阵列内的多个基本上相同的电容器中的一者。
23.一种形成组合件的方法，其包括：
在含半导体基底上方形成铁电绝缘材料；
在所述铁电绝缘材料上方形成含金属材料；
氧化所述含金属材料以由所述含金属材料形成金属氧化物；及
在氧化所述含金属材料之后，在所述金属氧化物上方形成电极。
24.根据权利要求23所述的方法，其中所述电极是第二电极，且所述方法进一步包括：
形成待由所述含半导体基底支撑的第一电极；及
在所述第一电极上方形成所述铁电绝缘材料。
25.根据权利要求23所述的方法，其进一步包括：
在所述半导体基底内形成晶体管沟道区；及
在所述晶体管沟道区上方形成所述铁电绝缘材料。
26.根据权利要求23所述的方法，其中所述含金属材料具有小于或等于约
Figure FDA0002539926670000031
的厚度。
27.根据权利要求23所述的方法，其中所述含金属材料是跨所述铁电绝缘材料的连续层。
28.根据权利要求23所述的方法，其中所述含金属材料是跨所述铁电绝缘材料的不连续膜。
29.根据权利要求23所述的方法，其中所述含金属材料包含钛、铝、钌、铌及钽中的一或多者。
30.根据权利要求29所述的方法，其中所述含金属材料包含氮、碳、硅及锗中的一或多者。
31.根据权利要求23所述的方法，其中所述金属氧化物本质上由氧化钛组成。
32.根据权利要求31所述的方法，其中所述含金属材料本质上由钛组成，其中所述氧化包括在所述铁电绝缘材料上方形成所述钛之后将所述钛暴露于空气，且其中所述电极包括形成在所述氧化钛上方的氮化钛。
33.根据权利要求23所述的方法，其中所述氧化包含使氧穿过所述含金属材料且进入所述铁电绝缘材料以减少所述铁电绝缘材料内的氧空位量。
CN201880081034.4A 2017-12-15 2018-12-04 铁电组合件及形成铁电组合件的方法 Withdrawn CN111492479A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/843,402 2017-12-15
US15/843,402 US10930751B2 (en) 2017-12-15 2017-12-15 Ferroelectric assemblies
PCT/US2018/063743 WO2019118227A1 (en) 2017-12-15 2018-12-04 Ferroelectric assemblies and methods of forming ferroelectric assemblies

Publications (1)

Publication Number Publication Date
CN111492479A true CN111492479A (zh) 2020-08-04

Family

ID=66814736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880081034.4A Withdrawn CN111492479A (zh) 2017-12-15 2018-12-04 铁电组合件及形成铁电组合件的方法

Country Status (4)

Country Link
US (4) US10930751B2 (zh)
CN (1) CN111492479A (zh)
TW (1) TWI700714B (zh)
WO (1) WO2019118227A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210075401A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 장치
KR102410417B1 (ko) 2021-02-18 2022-06-16 연세대학교 산학협력단 강유전체 소자 기반 puf 장치 및 이의 동작 방법
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
KR20240054981A (ko) * 2021-07-23 2024-04-26 인터몰레큘러 인코퍼레이티드 멀티레벨 스위칭을 사용한 강유전성 터널 접합

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015453A1 (en) * 2000-02-23 2001-08-23 Agarwal Vishnu K. Capacitor forming methods
CN101636836A (zh) * 2007-03-20 2010-01-27 富士通微电子株式会社 半导体装置及其制造方法
US20170162587A1 (en) * 2015-12-03 2017-06-08 Micron Technology, Inc. Ferroelectric Capacitor, Ferroelectric Field Effect Transistor, And Method Used In Forming An Electronic Component Comprising Conductive Material And Ferroelectric Material

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US6350643B1 (en) 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US6255121B1 (en) 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
US6674109B1 (en) * 1999-09-30 2004-01-06 Rohm Co., Ltd. Nonvolatile memory
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
US7008833B2 (en) 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US20050184328A1 (en) 2004-02-19 2005-08-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
JP4543378B2 (ja) * 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
JP2006344684A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP4445446B2 (ja) * 2005-09-13 2010-04-07 株式会社東芝 半導体装置の製造方法
KR20090042285A (ko) * 2006-08-02 2009-04-29 가부시키가이샤 아루박 막 형성방법 및 막 형성장치
KR100791074B1 (ko) * 2006-08-23 2008-01-02 삼성전자주식회사 귀금속을 함유하는 장벽막을 갖는 콘택 구조체, 이를채택하는 강유전체 메모리 소자 및 그 제조방법들
JP2012256702A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US20170345831A1 (en) 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US20180095550A1 (en) 2016-09-30 2018-04-05 Intel Corporation Position determining techniques for virtual reality systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015453A1 (en) * 2000-02-23 2001-08-23 Agarwal Vishnu K. Capacitor forming methods
CN101636836A (zh) * 2007-03-20 2010-01-27 富士通微电子株式会社 半导体装置及其制造方法
US20170162587A1 (en) * 2015-12-03 2017-06-08 Micron Technology, Inc. Ferroelectric Capacitor, Ferroelectric Field Effect Transistor, And Method Used In Forming An Electronic Component Comprising Conductive Material And Ferroelectric Material

Also Published As

Publication number Publication date
US20230395690A1 (en) 2023-12-07
US11769816B2 (en) 2023-09-26
US20190189768A1 (en) 2019-06-20
TW201929014A (zh) 2019-07-16
US20230045210A1 (en) 2023-02-09
TWI700714B (zh) 2020-08-01
US11515396B2 (en) 2022-11-29
US20210159320A1 (en) 2021-05-27
WO2019118227A1 (en) 2019-06-20
US10930751B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
US11469250B2 (en) Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs; and methods of forming integrated assemblies
US11856790B2 (en) Ferroelectric capacitors
KR102185788B1 (ko) 강유전 소자 및 강유전 소자를 형성하는 방법
US11404217B2 (en) Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11769816B2 (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies
US10833092B2 (en) Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US9608111B2 (en) Recessed transistors containing ferroelectric material
US11935574B2 (en) Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US8603877B2 (en) Methods of forming dielectric material-containing structures
US20080014694A1 (en) Capacitors and methods of forming capacitors
JP4758709B2 (ja) 漏れ電流を減少させた誘電体層を備えるキャパシタ、その製造方法及び半導体メモリ装置
US11888019B2 (en) Ferroelectric devices
KR20070054022A (ko) 전도성 화합물 층을 구비한 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200804

WW01 Invention patent application withdrawn after publication